具有外延結構的半導體元件及其製作方法與流程

2023-06-04 19:00:41 1

本發明涉及一種具有外延結構的半導體元件及其製作方法，尤其是涉及一種選擇性應力系統(selective strain scheme，SSS)的外延半導體結構及其製作方法。

背景技術：

外延(epitaxial)結構廣泛地用於半導體製作工藝中，舉例來說，現有技術常利用選擇性外延成長(selective epitaxial growth，以下簡稱為SEG)技術於一單晶基板內形成一晶格排列與基板相同的外延結構，例如矽鍺(silicon germanium，SiGe)外延結構，作為增高式源極/漏極(raised source/drain)，或者嵌入式源極/漏極(recessed source/drain)。利用矽鍺外延結構的晶格常數(lattice constant)大於矽基板晶格的特點，矽鍺外延結構對MOS電晶體的通道區產生應力，故可增加通道區的載流子遷移率(carrier mobility)，並用於增加MOS電晶體的速度。也因此，利用SEG技術形成的外延結構成為選擇性應力系統的選項之一。

利用外延結構作為源極/漏極固然可有效提升元件效能，但外延結構的製作大大地增加了半導體製作工藝的複雜度以及製作工藝控制的困難度。此外，外延源極/漏極提供的應力是否能正確且有效率地指向並施加於通道區域等問題，一直在增加具有外延結構的半導體元件在設計與製作上的難度。

由此可知，外延結構的存在雖可有效增進元件效能，然而隨著半導體製作工藝與產品的複雜度不斷提升，業界仍不斷地面對挑戰。

技術實現要素：

因此，本發明的一目的在於提供一種具有外延結構的半導體元件，且該半導體元件的外延結構可有效率地對通道區域提供應力。

根據本發明所提供的一種具有外延結構的半導體元件的製作方法。該制 作方法首先提供一基底，該基底上形成有多個柵極結構，且該等柵極結構的側壁分別形成有一間隙壁。接下來，進行一第一蝕刻製作工藝，用以於該等間隙壁兩側分別形成一第一凹槽。在該第一蝕刻製作工藝之後對該等第一凹槽進行一離子注入製作工藝，並且於該離子注入製作工藝之後進行一第二蝕刻製作工藝，用以拓寬該等第一凹槽並分別形成一加寬後第一凹槽，以及於該等加寬後第一凹槽的底部分別形成一第二凹槽。在形成該等加寬後第一凹槽與該等第二凹槽之後，在該等加寬後第一凹槽與該等第二凹槽內形成一外延結構。

本發明另提供一種包含外延結構的半導體元件，該半導體元件包含有一基底、一形成於該基底上的柵極結構、一形成於該柵極結構的側壁的間隙壁、以及多個復Σ形(hyper-sigma shaped)外延應力件(epitaxial stressor)，分別形成於該柵極結構與該間隙壁兩側的該基底內。該基底包含有一第一半導體材料，該等復Σ形外延應力件分別包含該第一半導體材料與一第二半導體材料，且該第二半導體材料的晶格係數不同於該第一半導體材料的晶格係數。該等復Σ形外延應力件分別還包含一第一部分、一第二部分、與一實體連接該第一部分與該第二部分的頸部，該第一部分包含有一對第一尖角(tip)，該第二部分包含有一對第二尖角，且該等第一尖角與該等第二尖角在一剖面視角中指向該柵極結構。該頸部包含有一形成於該第一部分內的第一斜面與一形成該第二部分內的第二斜面。

本發明還提供一種包含外延結構的半導體元件，該半導體元件包含有一基底、一形成於該基底上的柵極結構、一形成於該柵極結構的側壁的間隙壁、以及多個分別形成於該柵極結構與該間隙壁兩側的該基底內的外延應力件。該基底包含有一第一半導體材料，而該等外延應力件分別包含該第一半導體材料與一第二半導體材料，且該第二半導體材料的晶格係數不同於該第一半導體材料的晶格係數。該等外延應力件分別還包含一對第一尖角與一對第二尖角，該等第一尖角該等第二尖角在一剖面視角中指向該柵極結構，且該等第一尖角與該等第二尖角與該基底的表面的垂直距離都小於450埃。

本發明所提供的具有外延結構的半導體元件，是利用兩次的蝕刻製作工藝以及兩次蝕刻製作工藝間隔中的離子注入製作工藝形成具有至少二對尖角的外延結構，且此外延結構的二對尖角指向通道區域。更重要的是，由於本發明所提供的復Σ形外延應力件具有至少二對指向通道區域的尖角，因此 本發明所能提供的應力遠大於現有技術。另外，由於外延結構的尖角深度都小於450埃，因此外延結構所提供的應力可在有效範圍內施加於半導體元件的通道區域。簡單地說，根據本發明所提供的具有外延結構的半導體元件，作為應力供應者的外延結構可有效率地對通道區域提供更多的應力，最終大幅提升半導體元件的效能。

附圖說明

圖1為本發明所提供的具有外延結構的半導體元件的製作方法的一優選實施例的流程示意圖；

圖2至圖7為該優選實施例所提供的具有外延結構的半導體結構的製作方法的示意圖；

圖8為本發明所提供的具有外延結構的半導體元件的製作方法的一變化型的示意圖。

主要元件符號說明

1 具有外延結構的半導體元件的製作方法

S10 提供一基底，該基底上形成有多個柵極結構，且該等柵極結構的側壁分別形成有一間隙壁

S12 進行一第一蝕刻製作工藝，用以於該等間隙壁兩側分別形成一第一凹槽

S14 對該等第一凹槽進行一離子注入製作工藝

S16 進行一第二蝕刻製作工藝，用以拓寬該等第一凹槽並分別形成一加寬後第一凹槽，以及於該等加寬後第一凹槽的底部分別形成一第二凹槽

S18 於該等加寬後第一凹槽與該等第二凹槽內形成一外延結構

100 基底

100S 基底表面

110 柵極結構

110C 通道區域

112 柵極介電層

114 柵極導電層

116 覆蓋層

118 輕摻雜漏極

120 間隙壁

130 第一蝕刻製作工藝、幹蝕刻步驟

132 第一蝕刻製作工藝、溼蝕刻步驟

140 第一凹槽

150 離子注入製作工藝

160 第二蝕刻製作工藝、幹蝕刻步驟

162 第二蝕刻製作工藝、溼蝕刻步驟

170 加寬後第一凹槽

172 第二凹槽

172B 第二凹槽底部

180、180』 復Σ形外延應力件

180a 第一部分

180b 第二部分

180c 第三部分

182a 第一尖角

182b 第二尖角

182c 第三尖角

184 頸部

186a 第一上斜面

186b 第二上斜面

188a 第一下斜面

188b 第二下斜面

DR1 第一凹槽深度

DR2 第二凹槽深度

W1 加寬後第一凹槽最寬度、第一對尖角彼此距離

W2 第二凹槽最寬度、第二對尖角彼此距離

W3 第三對尖角彼此距離

SN 頸部與柵極結構水平距離

S1 第一尖角與柵極結構水平距離

S2 第二尖角與柵極結構水平距離

DT1 第一尖角與基底表面垂直距離

DT2 第二尖角與基底表面垂直距離

DT3 第三尖角與基底表面垂直距離

n 法線

θ 離子注入製作工藝入射方向與法線夾角

具體實施方式

熟悉該項技術的人士應可理解的是，以下提供多個不同的實施例，用以公開本發明的不同特徵，但不以此為限。另外，以下公開的附圖被簡化以更清楚表達本發明的特徵，故以下公開的附圖並未繪示出一指定元件(或裝置)的所有元件。此外，以下公開的附圖是根據本發明理想化的示意圖，故由這些示意圖變異的型態，利如因製造技術和或容許誤差造成的差異為可預期的。也因此本發明的公開不應指限定於已下圖是公開的特定形狀，且應包括如因製作工藝技術造成的形狀的偏差。

此外，熟悉該項技術的人士應可理解以下說明中，當某一組成元件，例如一區域、一層、一部分等類似組成元件，被稱為在另一組成元件「上」，是指該組成元件直接設置於該另一組成元件上，也可指涉或有其他組成元件介於兩者之間。然而，當某一組成元件被稱為直都形成在另一組成元件上，則是指這兩個組成元件之間並未再有其他組成元件存在。另外，本發明所揭露的當某一組成元件「形成」在另一組成元件上時，該組成元件可以生長(growth)、沉積(deposition)、蝕刻(etch)、連結(attach)、連接(connect)耦接(couple)等方法，或其他方式製備或製造於該組成元件上。

另外，本發明中所使用的用語如「底部」、「下方」、「上方」、「頂部」等，是用以描述附圖中不同組成元件的相對位置。然而，當將附圖翻轉使其上下顛倒時，前述的「上方」即成為「下方」。由此可知，本發明中所使用的相對性描述用語可依據該元件或設備的方位而定。

請參閱圖1至圖7，其中圖1為本發明所提供的具有外延結構的半導體元件的製作方法的一優選實施例的流程示意圖，而圖2至圖7為本優選實施例所提供的具有外延結構的半導體結構的製作方法的示意圖。首先請參閱圖1。根據本優選實施例所提供的製作方法1，首先進行步驟S10：

步驟S10：提供一基底，該基底上形成有多個柵極結構，且該等柵極結構的側壁分別形成有一間隙壁

同時參閱圖2。本優選實施例首先提供一基底100，基底100包含有一第一半導體材料，第一半導體材料可以是矽、鍺、III-V族化合物(compound)、或者是II-VI族化合物。在本優選實施例中，第一半導體材料優選為矽，然而不限於此。另外，在本優選實施例中，基底100可以是一塊矽(bulk)基底，且可具有(100)晶面(crystal plane)。基底100上形成有多個柵極結構110，柵極結構110主要包含一柵極介電層112、一柵極導電層114與一覆蓋層116，由下而上堆疊於基底100上。如熟悉該項技術的人士所知，覆蓋層116覆蓋於柵極導電層114上，用以於後續進行的各光刻製作工藝、離子注入製作工藝、蝕刻製作工藝或任何必需的清洗製作工藝中保護柵極導電層114，避免柵極導電層114在上述製作工藝中受到傷害。柵極結構110兩側的基底100內分別形成有一輕摻雜漏極(lightly-doped drain，LDD)118；而柵極結構110的側壁上，則分別形成有一間隙壁120，間隙壁120優選為一複合膜層。間隙壁120於完成LDD 118的製作後，形成於柵極結構110的側壁上，其可在後續製作工藝中保護柵極結構110的側壁，並用以定義後續欲形成的源極/漏極的預定形成位置。

根據本優選實施例所提供的製作方法1，接下來進行步驟S12：

步驟S12：進行一第一蝕刻製作工藝，用以於該等間隙壁兩側分別形成一第一凹槽

請同時參閱圖3。接下來，是進行一第一蝕刻製作工藝130/132，用以於間隙壁120兩側分別形成一第一凹槽140。首先需注意的是，第一蝕刻製作工藝130/132為一二步驟蝕刻製作工藝，其依序包含一幹蝕刻步驟130與一溼蝕刻步驟132，且溼蝕刻步驟132包含氫氧化四甲基銨(Tetramethylammonium hydroxide，以下簡稱為TMAH)。在第一蝕刻製作工藝130/132中，幹蝕刻步驟130主要對第一凹槽140的深度影響較大：在幹蝕刻步驟130之中，對間隙壁120兩側的基底100的蝕刻深度約為200埃(angstrom，)，但不限於此。而在第一蝕刻製作工藝130/132中，溼蝕刻步驟132對基底100的(111)晶面的蝕刻率較高，因此溼蝕刻步驟132主要是側向蝕刻基底100。然而仍需注意的是，雖然溼蝕刻步驟132主要對第一凹槽140的寬度影響較大，但其對第一凹槽140的深度也有貢獻：在溼蝕刻步驟132之中，對間隙壁120兩側的基底100的蝕刻深度約為但不限於此。因此，如圖3所示，通過第一蝕刻製作工藝130/132所形成的第一凹槽140 具有一深度DR1，且深度DR1約為但不限於此。

根據本優選實施例所提供的製作方法1，接下來進行步驟S14：

步驟S14：對該等第一凹槽進行一離子注入製作工藝

請同時參閱圖4。在第一蝕刻製作工藝130/132之後，對第一凹槽140進行一離子注入製作工藝150。離子注入製作工藝150可包含氟化硼((boron fluoride，以下簡稱為BF)，且BF的濃度為2.5E14。另外，離子注入製作工藝150具有一入射方向，而此入射方向與基底100表面的法線n具有一夾角θ，且夾角θ為25度，但不限於此。

根據本優選實施例所提供的製作方法1，接下來進行步驟S16：

步驟S16：進行一第二蝕刻製作工藝，用以拓寬該等第一凹槽並分別形成一加寬後第一凹槽，以及於該等加寬後第一凹槽的底部分別形成一第二凹槽

請同時參閱圖5。在離子注入製作工藝150之後，進行一第二蝕刻製作工藝160/162，用以拓寬第一凹槽140並分別形成一加寬後第一凹槽170，以及於加寬後第一凹槽170的底部分別形成一第二凹槽172。首先需注意的是，第二蝕刻製作工藝160/162也為一二步驟蝕刻製作工藝，其依序包含一幹蝕刻步驟160與一溼蝕刻步驟162，且溼蝕刻步驟162也包含TMAH。值得注意的是，由於離子注入製作工藝150是將BF注入進入第一凹槽140，因而改變了第一凹槽140底部材料的蝕刻率。因此，在第二蝕刻製作工藝160/162中，幹蝕刻步驟160向下蝕刻的蝕刻深度為但不限於此。而在第二蝕刻製作工藝160/162中，溼蝕刻步驟162對基底100的(111)晶面的蝕刻率較高，因此溼蝕刻步驟162主要是側向蝕刻基底100，使得第一凹槽140的寬度增加。然而，溼蝕刻步驟162仍然具有向下蝕刻的能力，且其向下蝕刻的蝕刻深度約為但不限於此。如圖5所示，在第二蝕刻製作工藝160/162之後，在基底100內形成加寬後第一凹槽170以及形成於加寬後第一凹槽170底部的第二凹槽172。第二凹槽172的底部172B具有一深度DR2，且深度DR2即為第二凹槽172的底部172B與基底100的表面100S的垂直距離。在本優選實施例中，深度DR2可小於例如可以是但不限於此。此外如圖5所示，第二凹槽172的底部172B與基底100的表面100S的垂直距離(即深度DR2)大於第一凹槽140的底部140B與基底100的表面100S的垂直距離(即深度DR1)。此外，為凸顯第一凹槽140 與加寬後第一凹槽170/第二凹槽172的差異，圖5中更以虛線表示出原第一凹槽140形成的位置。如圖5所示，第一凹槽140的深度DR1，即第一蝕刻製作工藝130/132所蝕刻的深度約為而第二蝕刻製作工藝160/162所蝕刻的深度約為換句話說，第一蝕刻製作工藝130/132所蝕刻的深度大於第二蝕刻製作工藝160/162所蝕刻的深度。另外需注意的是，加寬後第一凹槽170包含一第一最寬度W1，而第二凹槽172包含一第二最寬度W2，且圖5所示，第一最寬度W1大於該第二最寬度W2。

根據本優選實施例所提供的製作方法1，接下來進行步驟S18：

步驟S18：在該等加寬後第一凹槽與該等第二凹槽內形成一外延結構

請同時參閱圖6。接下來，進行一SEG方法，以於加寬後第一凹槽170與第二凹槽172內形成一外延層180，且外延層180填滿加寬後第一凹槽170與第二凹槽172。熟悉該項技術的人士應知，在進行SEG方法時，外延層180沿著凹槽170/172的各表面成長。因此，本優選實施例中外延層180沿著凹槽170/172的底部172B與各斜側壁向上成長，至終形成如圖6所示的具有復Σ形的外延層180。值得注意的是，由於凹槽170/172具有平坦的底部172B，因此外延層180也據此獲得一平坦底部。外延層180包含前述的第一半導體材料(即矽)以及一第二半導體材料，且第二半導體材料的晶格係數(lattice constant)不同於第一半導體材料的晶格係數。此外，第二半導體材料可依據電性要求(p型或n型)而不同。舉例來說，在本優選實施例中，第二半導體材料為鍺。由於這些復Σ形外延層180晶格係數不同於其周邊的基底100材料的晶格係數，復Σ形外延層180可作為應力件。也就是說，本優選實施例於柵極結構110與間隙壁120兩側分別提供一復Σ形外延應力件180。

請另外參閱圖7，圖7為圖6中復Σ形外延應力件180的放大示意圖。如圖7所示，復Σ形外延應力件180包含有一第一部分180a與一第二部分180b，第二部分180b形成於第一部分180a下方，且第一部分180a可突出於基底的表面100S。第一部分180a包含有一對第一尖角(tip)182a，且第一尖角182a在一剖面視角中指向柵極結構110；第二部分180b包含有一對第二尖角182b，且第二尖角在剖面視角中也指向柵極結構110。第一尖角182a之間的距離也就是前述的加寬後第一凹槽170的第一最寬度W1，而第二尖角182b之間的距離也就是前述的第二凹槽172的第二最寬度W2，因此第一 尖角182a之間的距離W1大於第二尖角182b之間的距離W2。更重要的是，第一尖角182a與第二尖角182b與基底100的表面100S的垂直距離DT1、DT2都小於450埃。如圖6與圖7所示，復Σ形外延應力件180還包含一頸部184，實體連接該第一部分180a與第二部分180b。更詳細地說，第一部分180a包含有一第一上斜面186a與一第一下斜面188a，而第二部分180b包含有一第二上斜面186b與一第二下斜面188b。如圖6與圖7所示，復Σ形外延應力件180的頸部184包含第一部分180a的第一下斜面188a與第二部分180b的第二上斜面186b。換句話說，第一部分180a的第一下斜面188a與第二部分180b的第二上斜面186b在頸部184實體連接。在本優選實施例中，頸部184與柵極結構110的水平距離SN小於但不限於此。

請繼續參閱圖6與圖7。外延層180的第二半導體材料包含有濃度(即鍺濃度)，且濃度可由下而上由0％逐漸提升至大於50％。然而需注意的是，第一尖角182a與第二尖角182b所包含的第二半導體材料濃度大於50％。另外須注意的是，一般說來，當外延結構中的鍺濃度大於38％，外延結構內即易發生差排(dislocation)缺陷，差排缺陷降低了外延結構所能提供的應力。但在本優選實施例，由於復Σ形外延應力件180的生成是由凹槽170/172的平坦底部與斜側面長成，因此在最終獲得的復Σ形外延應力件180中，即使鍺濃度大於50％，復Σ形外延應力件180也未發生差排缺陷。也就是說，本優選實施例的復Σ形外延應力件180具有良好的成長結果以及應有的應力。

請仍然參閱圖7。根據本優選實施例，復Σ形外延應力件180中垂直距離最接近通道區域110C的第一尖角182a與柵極結構110的水平距離S1為因此復Σ形外延應力件180所提供的應力可更有效地施加於通道區域110C。然而，熟悉該項技術的人士應知第一尖角182a與柵極結構110的水平距離S1可通過調整前述溼蝕刻步驟132/162的參數調整，故不限於此。另外，本優選實施例中復Σ形外延應力件180的第二尖角182b與柵極結構110的水平距離S2可以是但不限於此。由於本優選實施例所提供的復Σ形外延應力件180具有至少二對尖角182a/182b，且這二對尖角182a/182b都指向通道區域110C，因此本優選實施例的復Σ形外延應力件180可提供的應力遠大於現有技術。另外，由於復Σ形外延應力件180的尖角182a/182b深度DT1/DT2都小於450埃，因此復Σ形外延應力件180所提供的應力可在有效範圍內施加於半導體元件的通道區域110C。

請重新參閱圖1與圖8，其中圖8為本優選實施例的一變化型示意圖。如圖1與圖8所示，根據本變化型，在具有外延結構的半導體元件的製作方法1中的步驟S14與步驟16可重複進行。也就是說，離子注入製作工藝150與第二蝕刻製作工藝160/162是於第一蝕刻製作工藝130/132之後可依需要重複進行。舉例來說，在本變化型中離子注入製作工藝150與第二蝕刻製作工藝160/162即重複進行一次，而再度加寬第一凹槽，同時加寬第二凹槽，並於第二凹槽底部形成一第三凹槽(圖未示)。值得注意的是，第三凹槽的最寬部分與基底100的表面100S的垂直距離不可大於為確保此一條件，可調整第一蝕刻製作工藝130/132中對深度影響較大的幹蝕刻步驟130，與第二蝕刻製作工藝160/162中對深度影響較大的幹蝕刻步驟160的製作工藝參數，舉例來說可縮減製作工藝時間，使得在經歷三次幹蝕刻步驟後，最終凹槽的深度不致超過預定深度。

請參閱圖8。根據本變化型，在依序進行第一蝕刻製作工藝130/132、離子注入製作工藝150、第二蝕刻製作工藝160/162、離子注入製作工藝150與第二蝕刻製作工藝160/162之後，可進行一SEG方法，以於最終獲得的凹槽形成一復Σ形外延應力件180』。如圖8所示，復Σ形外延應力件180』包含有一第一部分180a、一第二部分180b與一第三部分180c，第三部分180c形成於復Σ形外延應力件180』最下方，第二部分180b則夾設於第一部分180a與第三部分180c之間，而第一部分180a可突出於基底的表面100S。第一部分180a包含有一對第一尖角182a，且第一尖角182a在一剖面視角中指向柵極結構110；第二部分180b包含有一對第二尖角182b，且第二尖角182b在剖面視角中也指向柵極結構110；同理第三部分180c包含有一對第三尖角182c，且第三尖角182c在剖面視角中也指向柵極結構110。如圖8所示，第一尖角182a之間的距離W1大於第二尖角182b之間的距離W2，而第二尖角182b之間的距離W2大於第三尖角182c之間的距離W3。更重要的是，第一尖角182a、第二尖角182b、與第三尖角182c與基底100的表面100S的垂直距離DT1、DT2、DT3都小於450埃。由於復Σ形應力件180』具有更多指向柵極結構110的尖角182a/182b/182c，故復Σ形應力件180』可對通道區域110C提供更多的應力。此外，且這些尖角182a/182b/182c與基底的表面100S的垂直距離DT1、DT2、DT3都小於450埃，故復Σ形應力件180』所提供的應力可有效地施加於通道區域110C。

綜上所述，根據本發明所提供的具有外延結構的半導體元件，利用兩次的蝕刻製作工藝以及兩次蝕刻製作工藝間隔中的離子注入製作工藝形成具有至少二對尖角的外延結構，且此外延結構的二對尖角都指向通道區域。更重要的是，由於本發明所提供的復Σ形外延應力件具有至少二對指向通道區域的尖角，因此本發明所能提供的應力遠大於現有技術。另外，由於外延結構的尖角深度都小於450埃，因此外延結構所提供的應力可在有效範圍內施加於半導體元件的通道區域。簡單地說，根據本發明所提供的具有外延結構的半導體元件，作為應力供應者的外延結構可有效率地對通道區域提供更多的應力，最終大幅提升半導體元件的效能。

以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變化與修飾，都應屬本發明的涵蓋範圍。