銅大馬士革工藝金屬-絕緣層-金屬電容結構及製造工藝的製作方法

2023-06-19 23:51:11

專利名稱：銅大馬士革工藝金屬-絕緣層-金屬電容結構及製造工藝的製作方法
技術領域：
本發明涉及一種銅大馬士革工藝，尤其涉及一種銅大馬士革工藝金屬-絕緣層-金屬(Metal-Insulator-Metal，簡稱MIM)電容結構及製造方法。
背景技術：
隨著半導體器件特徵尺寸的減小，半導體後段銅製程取代鋁製程成為主流工藝。 在混合信號和射頻電路中，開發能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝的 MIM電容結構及製造流程成為必要。這不僅改善了工藝的複雜性；而且使用低電阻銅作為電極板可改善MIM電容性能。專利US63^234，銅工藝兼容CMOS金屬絕緣層金屬電容器的結構及工藝流程，其所採用的技術方案是在雙大馬士革結構中製作單層大馬士革MIM電容。專利US6670237，銅工藝兼容CMOS金屬絕緣層金屬電容器的結構及工藝流程，其所採用的技術方案是在單大馬士革通孔結構中製作單層大馬士革MIM電容。而且隨著半導體尺寸的減小，必須減小MIM電容面積。這就要求必須增加電容密度。本發明提出的雙層MIM電容結構及銅大馬士革製造工藝，能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝，並增大MIM電容密度。

發明內容
本發明公開了一種銅大馬士革工藝金屬-絕緣層-金屬電容結構及製造方法，能夠完全兼容CMOS邏輯電路及電感的的銅大馬士革工藝，並增大MIM電容密度。本發明的上述目的是通過以下技術方案實現的
一種銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中， 澱積一基體介電層，通過大馬士革工藝在基體上形成第一電極溝槽和金屬互連線溝槽，並製作第一電極和金屬互連線；
在基體介電層上依次澱積第一介電阻擋層和第一介電層；
刻蝕第一介電層、第一介電阻擋層形成第二電極溝槽，使所述第二電極溝槽的底部接觸所述第一電極；
澱積形成第一絕緣層，使所述第一絕緣層覆蓋所述第一介電層及所述第二電極溝槽； 通過光刻和刻蝕形成通孔，使所述通孔穿過所述第一絕緣層、所述第一介電層以及所述第一介電阻擋層，接觸所述金屬互連線；
在通孔及覆蓋有第一絕緣層的第二電極溝槽中澱積形成金屬阻擋層和銅籽晶層，並填充金屬銅，之後進行化學機械研磨平坦化，以去除多餘金屬，形成第二電極和通孔連線； 依次在所述第一介電層上澱積第二介電阻擋層和第二介電層； 刻蝕第二介電層、第二介電阻擋層形成第三電極溝槽，使所述第三電極溝槽的底部接觸所述第二電極；澱積形成第二絕緣層，使所述第二絕緣層覆蓋所述第二介電層及所述第三電極溝槽； 刻蝕第二絕緣層、第二介電層、第二介電阻擋層形成第一連線溝槽和第二連線溝槽，使所述第一連線溝槽穿過所述第二絕緣層、所述第二介電層以及所述第二介電阻擋層，接觸所述通孔連線；使所述第二連線溝槽穿過所述第二絕緣層、所述第二介電層以及所述第二介電阻擋層，接觸所述第二電極；
在第一連線溝槽、第二連線溝槽以及覆蓋有第二絕緣層的第三電極溝槽中澱積形成金屬阻擋層和銅籽晶層，填充金屬銅，並進行化學機械研磨平坦化，以去除多餘金屬，形成第三電極、第一溝槽連線和第二溝槽連線。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中，所述大馬士革工藝具體為通過光刻和刻蝕在基體介電層上形成第一電極溝槽以及金屬互連線溝槽， 澱積金屬阻擋層和銅籽晶層；在第一電極溝槽以及金屬互連線溝槽中填充金屬銅；化學機械研磨平坦化，以去除多餘金屬，形成第一電極和金屬互連線。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中，通過化學氣相澱積形成所述基體介電層、所述第一介電層、所述第二介電層、所述第一介電阻擋層以及所述第二介電阻擋層。 如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中，澱積所述基體介電層、所述第一介電層和所述第二介電層的材料從Si02、Si0CH、FSG等中選取。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中，澱積所述第一介電阻擋層和所述第二介電阻擋層材料從SiN、SiCN等中選取。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中，通過物理氣相澱積形成所述金屬阻擋層和銅籽晶層。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中，澱積所述金屬阻擋層的材料為TaN或Ta。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其中，通過化學氣相澱積或原子層澱積保型的可防銅擴散介電層，以形成所述第一絕緣層以及所述第二絕緣層。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其中，可防銅擴散介電層常採用氮化矽。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其中，所述第一絕緣層與所述第二絕緣層上均澱積有一層刻蝕選擇比高的犧牲保護層，以避免後續製程對絕緣層的損傷。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其中，在進行物理氣相澱積金屬阻擋層之前分別將澱積在所述第一絕緣層與所述第二絕緣層上的犧牲保護層去除。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其中，通過化學氣相澱積或原子層澱積雙層介電層以形成所述第一絕緣層和所述第二絕緣層。如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其中，使用SiN 層和Si02層所作為雙層介電層，或使用SiN層和高介電常數材料層作為雙層介電層。
如上所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其中，所述高介電常數材料採用HfO、ZrO, A10, LaO等。一種銅大馬士革工藝金屬-絕緣層-金屬電容的結構，其中，
一基底上覆蓋有一基體介電層，所述基體介電層的上表面上設有第一電極溝槽以及金屬互連線溝槽，所述第一電極溝槽以及所述金屬互連線溝槽內表面均覆蓋有金屬阻擋層， 且所述第一電極溝槽及所述金屬互連線溝槽內填充金屬銅，分別作為第一電極和金屬互連線.
一入 ，
所述基體介電層上依次設有一第一介電阻擋層和一第一介電層，所述第一介電層上開設有第二電極溝槽及通孔，所述第二電極溝槽穿過所述第一介電層以及所述第一介電阻擋層止於所述第一電極，所述通孔穿過所述第一介電層及所述第一介電阻擋層止於所述金屬互連線，所述第二電極溝槽內表面依次覆蓋有一第一絕緣層和金屬阻擋層，且所述第二電極溝槽內填充有金屬銅為第二電極；所述通孔內壁及底部設有金屬阻擋層，且所述通孔內均填充有金屬銅為通孔連線；
所述第一介電層上依次設有一第二介電阻擋層以及一第二介電層，所述第二介電層上設有第三電極溝槽、第一連線溝槽以及第二連線溝槽，所述第三電極溝槽穿過所述第二介電層以及所述第二介電阻擋層止於所述第二電極，所述第一連線溝槽穿過所述第二介電層以及所述第二介電阻擋層止於所述通孔連線，所述第二連線溝槽穿過所述第二介電層以及所述第二介電阻擋層止於所述第二電極；所述第三電極溝槽內表面依次覆蓋有一第二絕緣層和金屬阻擋層，且所述第三電極溝槽內填充有金屬銅為第三電極；所述第一連線溝槽內表面覆蓋有金屬阻擋層，且所述第一連線溝槽內填充有金屬銅為第一溝槽連線；所述第二連線溝槽內壁覆蓋有金屬阻擋層，且所述第二連線溝槽內填充有金屬銅為第二溝槽連線。綜上所述，由於採用了上述技術方案，本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝，通過添加兩張掩模板，使用單大馬士革工藝同時製作金屬-絕緣層-金屬電容和電感，使得通過本發明的技術方案生產出的金屬-絕緣層-金屬雙層電容結構能夠完全兼容CMOS邏輯電路及電感的的銅大馬士革工藝，並增大金屬-絕緣層-金屬電容密度。


圖1是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的形成第一電極和金屬互連線後的結構示意圖2是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的澱積第一介電阻擋層和第一介電層後的結構示意圖3是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成第二電極溝槽後的結構示意圖4是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的完成第一絕緣層的澱積後的結構示意圖5是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成通孔後的結構示意圖6是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的形成第二電極和通孔連線後的結構示意圖；圖7是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的澱積形成第二介電阻擋層和第二介電層後的結構示意圖8是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成第三電極溝槽後的結構示意圖9是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的澱積形成第二絕緣層後的結構示意圖10是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成第一連線溝槽和第二連線溝槽後的結構示意圖11是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的形成第三電極、第一溝槽連線、第二溝槽連線後的結構示意圖12是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的電路示意圖。
具體實施例方式
下面結合附圖對本發明的具體實施方式
作進一步的說明 一種銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其中， 圖1是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的形成第一電極和金屬互連線後的結構示意圖，請參見圖1，通過大馬士革工藝在基體介電層101上光刻刻蝕形成第一電極溝槽3011和金屬互連線溝槽4011，澱積金屬阻擋層801和銅籽晶層，電鍍填充金屬銅，化學機械研磨平坦化去除多餘金屬，製作第一電極301和金屬互連線 401 ；
圖2是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的澱積第一介電阻擋層和第一介電層後的結構示意圖，請參見圖2，在基體介電層101上依次澱積第一介電阻擋層201和第一介電層102，由於第一電極301和金屬互連線401均形成於基體介電層101內，故第一介電阻擋層將第一電極301和金屬互連線401完全覆蓋；
圖3是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成第二電極溝槽後的結構示意圖，請參見圖3，旋塗光刻膠，通過光刻形成所述第二電極302的圖形，之後刻蝕第一介電層102、第一介電阻擋層201，以形成第二電極溝槽 3021，打開第一介電阻擋層201，使所述第二電極溝槽3021的底部接觸所述第一電極301， 所述第二電極溝槽3021部分位於第一電極301上方；
圖4是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的完成第一絕緣層的澱積後的結構示意圖，請參見圖4，澱積形成第一絕緣層3022，使所述第一絕緣層3022覆蓋所述第一介電層102及所述第二電極溝槽3021，也就是說第一絕緣層3022覆蓋第一介電層102的上表面以及第二電極溝槽3021的內壁；
圖5是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成通孔後的結構示意圖，請參見圖5，通過光刻和刻蝕形成通孔4021，使所述通孔 4021穿過所述第一絕緣層3022、所述第一介電層102以及所述第一介電阻擋層201，接觸所述金屬互連線401，也就是說在刻蝕過程中打開第一絕緣層3022、第一介電層102以及所述第一介電阻擋層201 ；圖6是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的形成第二電極和通孔連線後的結構示意圖，請參見圖6，在通孔及覆蓋有第一絕緣層3022的第二電極溝槽3021中澱積金屬阻擋層801和銅籽晶層，填充金屬銅(ECP)，化學機械研磨(CMP) 平坦化去除多餘金屬，以形成第二電極302和通孔連線402，在澱積金屬阻擋層801和銅籽晶層及電鍍金屬銅的過程中，金屬阻擋層801和金屬銅會覆蓋在第一介電層102的上面，通過進行化學研磨平坦化可直接將覆蓋在第一介電層102上面的金屬銅和金屬阻擋層801去除，同樣第一介電層102上表面的第一絕緣層3022也會在研磨過程中被去除；
圖7是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的澱積形成第二介電阻擋層和第二介電層後的結構示意圖，請參見圖7，依次在所述第一介電層102 上澱積第二介電阻擋層202和第二介電層103，其中，由於第二電極302以及通孔連線402 均形成在第一介電層102上，第二介電阻擋層202及第二介電層103同時覆蓋在第二電極 302以及通孔連線402上；
圖8是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成第三電極溝槽後的結構示意圖，請參見圖8，在第二介電層103上旋塗光刻膠，通過光刻形成第三電極303的圖形，之後刻蝕第二介電層103、第二介電阻擋層202，以形成第三電極溝槽3031，打開第二介電阻擋層202，使所述第三電極溝槽3031的底部接觸所述第二電極302，第三電極溝槽3031位於第二電極302的上方，與第二電極302相連通；
圖9是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的澱積形成第二絕緣層後的結構示意圖，請參見圖9，澱積形成第二絕緣層3032，使所述第二絕緣層 3032覆蓋所述第二介電層103及所述第三電極溝槽3031，也就是說澱積的第二絕緣層3032 覆蓋了第二介電層103的上表面以及第三電極溝槽3031的內壁；
圖10是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的光刻和刻蝕形成第一連線溝槽和第二連線溝槽後的結構示意圖，請參見圖10，通過光刻和刻蝕形成第一連線溝槽4031和第二連線溝槽5011，即刻蝕第二絕緣層3032、第二介電層103、 第二介電阻擋層202，形成第一連線溝槽4031和第二連線溝槽5011，使所述第一連線溝槽 4031穿過所述第二絕緣層3032、所述第二介電層103以及所述第二介電阻擋層202，接觸所述通孔連線402，使所述第二連線溝槽5011穿過所述第二絕緣層3032、所述第二介電層 103以及所述第二介電阻擋層202，接觸所述第二電極302，也就是說，在本發明的一個實施例中，刻蝕過程中打開第二絕緣層3032、第二介電層103和第二介電阻擋層202，第一電極溝槽4031底部與通孔連線402連通，第二連線溝槽5011底部與第二電極302相連通；
圖11是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的形成第三電極、第一溝槽連線、第二溝槽連線後的結構示意圖，請參見圖11，在第一連線溝槽 4031、第二連線溝槽5011以及覆蓋有第二絕緣層3032的第三電極溝槽3031中澱積金屬阻擋層801和銅籽晶層，之後電鍍填充金屬銅，化學機械研磨平坦化去除多餘金屬，以形成第三電極303、第一溝槽連線403和第二溝槽連線501，在澱積金屬阻擋層801和銅籽晶層及電鍍金屬銅的過程中，金屬阻擋層801和金屬銅會覆蓋在第二介電層103的上面，通過進行化學機械研磨平坦化可直接將覆蓋在第二介電層103上面的金屬銅和金屬阻擋層801去除，同樣，第二介電層103上表面的第二絕緣層3032也會被同時去除。
本發明中通過化學氣相澱積(CVD)形成所述基體介電層101、所述第一介電層102、所述第二介電層103、所述第一介電阻擋層201以及所述第二介電阻擋層202。本發明中澱積所述基體介電層101、第一介電層102及所述第二介電層103的材料從Si02、SiOCH、FSG等中選取。本發明中澱積所述第一介電阻擋層201及所述第二介電阻擋層202材料從SiN、 SiCN等中選取。本發明中通過物理氣相澱積(PVD)形成所述金屬阻擋層801和銅籽晶層。本發明中澱積所述金屬阻擋層的材料為TaN或Ta。本發明中通過化學氣相澱積或原子層澱積保型的可防銅擴散介電層，以形成所述第一絕緣層3022以及所述第二絕緣層3032。本發明中所述可防銅擴散介電層常採用保型的氮化矽。本發明中刻蝕過程中使所述第一電極溝槽3011與所述金屬互連線溝槽4011的深度相同，以使得所述第一電極301的厚度與所述金屬互連線401的厚度相當。本發明中刻蝕過程中使所述第二電極溝槽3021與所述通孔4021深度相同，以使得所述第二電極302的厚度與所述通孔連線402的高度相當。本發明中刻蝕過程中是所述第三電極溝槽3031與所述第一連線溝槽4031和第二連線溝槽5011的深度相同，以使得所述第三電極303的厚度與所述第一溝槽連線403和第二溝槽連線501的厚度相當。本發明中所述第一絕緣層3022與所述第二絕緣層3032上均澱積有一層刻蝕選擇比高的犧牲保護層，以避免後續製程對絕緣層的損傷。本發明中在進行物理氣相澱積金屬阻擋層801之前分別將澱積在所述第一絕緣層3022與所述第二絕緣層3032上的犧牲保護層去除。本發明中通過化學氣相澱積或原子層澱積雙層介電層以形成所述第一絕緣層 3022和所述第二絕緣層3032。本發明中使用SiN層和Si02層所作為雙層介電層，或使用SiN層和高介電常數材料層作為雙層介電層。本發明中所述高介電常數材料採用Hf0、Zr0、AW、La0等。圖11是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的形成第三電極、第一溝槽連線、第二溝槽連線後的結構示意圖，請參見圖11，一種銅大馬士革工藝金屬-絕緣層-金屬電容的結構，其中，
一基底上覆蓋有一基體介電層101，所述基體介電層101的上表面上設有第一電極溝槽3011以及金屬互連線溝槽4011，第一電極溝槽3011的深度與金屬互連線溝槽4011的深度相同，所述第一電極溝槽3011以及所述金屬互連線溝槽4011內表面均覆蓋有金屬阻擋層801，且所述第一電極溝槽3011及所述金屬互連線溝槽4011內填充有金屬銅，分別作為第一電極301和金屬互連線401，其中，第一電極301的厚度與所述金屬互連線401的厚度相當；
所述基體介電層101上依次設有一第一介電阻擋層201和一第一介電層102，所述第一介電層102上開設有第二電極溝槽3021及通孔4021，所述第二電極溝槽3021穿過所述第一介電層102以及所述第一介電阻擋層201止於所述第一電極301，所述通孔4021穿過所述第一介電層102及所述第一介電阻擋層201止於所述金屬互連線401，第二電極溝槽3021的深度與通孔4021的深度相同，所述第二電極溝槽3021內表面依次覆蓋有一第一絕緣層3022和金屬阻擋層801，且所述第二電極溝槽3021內填充有金屬銅為第二電極302 ； 所述通孔4021內壁及底部設有金屬阻擋層801，且所述通孔4021內填充有金屬銅為通孔連線402，其中，第二電極302的厚度與通孔連線402的高度相當；
所述第一介電層102上依次設有一第二介電阻擋層202以及一第二介電層103，所述第二介電層103上設有第三電極溝槽3031以及第一連線溝槽4031和第二連線溝槽5011， 所述第三電極溝槽3031穿過所述第二介電層103以及所述第二介電阻擋層202止於所述第二電極302，所述第一連線溝槽4031穿過所述第二介電層103以及所述第二介電阻擋層 202止於所述通孔連線402，所述第二連線溝槽5011穿過所述第二介電層103以及所述第二介電阻擋層202止於所述第二電極302，第一連線溝槽4031和第二連線溝槽5011的深度與第三電極溝槽3031的深度相同，所述第三電極溝槽3031內表面依次覆蓋有一第二絕緣層3032、金屬阻擋層801，且所述第三電極溝槽3031內填充有金屬銅為第三電極303 ；所述第一連線溝槽4031和第二連線溝槽5011內表面覆蓋有金屬阻擋層801，且所述第一連線溝槽4031和第二連線溝槽5011內填充有金屬銅分別為第一溝槽連線403和第二溝槽連線 501，其中，第三電極303的厚度與第一溝槽連線403和第二溝槽連線501厚度相當。圖12是本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝的電路示意圖，請參見圖12，通過本發明提供的工藝和結構製造出金屬-絕緣層-金屬電容， 形成的電容有兩個，第一電極和第二電極之間設有一電容，第三電極與第二電極之間同樣設有一電容。本發明所公開的結構和工藝步驟是在單層金屬層內製作多層金屬-絕緣層-金屬電容，當然本發明並不僅僅局限於單層金屬，本發明所公開的方法和結構也同樣適用於多層金屬內製作更多層的金屬-絕緣層-金屬電容。綜上所述，由於採用了上述技術方案，本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝，通過添加兩張掩模板，使用單大馬士革工藝同時製作金屬-絕緣層-金屬電容和電感，使得通過本發明的技術方案生產出的金屬-絕緣層-金屬雙層電容結構能夠完全兼容CMOS邏輯電路及電感的的銅大馬士革工藝，並增大金屬-絕緣層-金屬電容密度。以上對本發明的具體實施例進行了詳細描述，但其只是作為範例，本發明並不限制於以上描述的具體實施例。對於本領域技術人員而言，任何對本發明進行的等同修改和替代也都在本發明的範疇之中。因此，在不脫離本發明的精神和範圍下所作的均等變換和修改，都應涵蓋在本發明的範圍內。
權利要求
1.一種銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，澱積一基體介電層，通過大馬士革工藝在基體上形成第一電極溝槽和金屬互連線溝槽，並製作第一電極和金屬互連線；在基體介電層上依次澱積第一介電阻擋層和第一介電層；刻蝕第一介電層、第一介電阻擋層形成第二電極溝槽，使所述第二電極溝槽的底部接觸所述第一電極；澱積形成第一絕緣層，使所述第一絕緣層覆蓋所述第一介電層及所述第二電極溝槽； 通過光刻和刻蝕形成通孔，使所述通孔穿過所述第一絕緣層、所述第一介電層以及所述第一介電阻擋層，連接所述金屬互連線；在通孔及覆蓋有第一絕緣層的第二電極溝槽中澱積形成金屬阻擋層和銅籽晶層，並填充金屬銅，之後進行化學機械研磨平坦化，以去除多餘金屬，形成第二電極和通孔連線； 依次在所述第一介電層上澱積第二介電阻擋層和第二介電層； 刻蝕第二介電層、第二介電阻擋層形成第三電極溝槽，使所述第三電極溝槽的底部接觸所述第二電極；澱積形成第二絕緣層，使所述第二絕緣層覆蓋所述第二介電層及所述第三電極溝槽； 刻蝕第二絕緣層、第二介電層、第二介電阻擋層形成第一連線溝槽和第二連線溝槽，使所述第一連線溝槽穿過所述第二絕緣層、所述第二介電層以及所述第二介電阻擋層，接觸所述通孔連線；使所述第二連線溝槽穿過所述第二絕緣層、所述第二介電層以及所述第二介電阻擋層，接觸所述第二電極；在第一連線溝槽、第二連線溝槽以及覆蓋有第二絕緣層的第三電極溝槽中澱積形成金屬阻擋層和銅籽晶層，填充金屬銅，並進行化學機械研磨平坦化，以去除多餘金屬，形成第三電極、第一溝槽連線和第二溝槽連線。
2.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，所述大馬士革工藝具體為通過光刻和刻蝕在基體介電層上形成第一電極溝槽以及金屬互連線溝槽，澱積金屬阻擋層和銅籽晶層；在第一電極溝槽以及金屬互連線溝槽中填充金屬銅；化學機械研磨平坦化，以去除多餘金屬，形成第一電極和金屬互連線。
3.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，通過化學氣相澱積形成所述基體介電層、所述第一介電層、所述第二介電層、所述第一介電阻擋層以及所述第二介電阻擋層。
4.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，澱積所述基體介電層、所述第一介電層及所述第二介電層的材料從Si02、SiOCH、FSG 等中選取。
5.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，澱積所述第一介電阻擋層及所述第二介電阻擋層材料從SiN、SiCN等中選取。
6.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，通過物理氣相澱積形成所述金屬阻擋層和銅籽晶層。
7.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，澱積所述金屬阻擋層材料為TaN或Ta。
8.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其特徵在於，通過化學氣相澱積或原子層澱積保型的可防銅擴散介電層，以形成所述第一絕緣層以及所述第二絕緣層。
9.根據權利要求8所述的銅大馬士革工藝金屬-絕緣層-金屬電容製造方法，其特徵在於，所述可防銅擴散介電層常採用氮化矽。
10.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其特徵在於，所述第一絕緣層與所述第二絕緣層上均澱積有一層刻蝕選擇比高的犧牲保護層， 以避免後續製程對絕緣層的損傷。
11.根據權利要求10所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其特徵在於，在進行物理氣相澱積金屬阻擋層之前分別將澱積在所述第一絕緣層與所述第二絕緣層上的犧牲保護層去除。
12.根據權利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其特徵在於，通過化學氣相澱積或原子層澱積雙層介電層以形成所述第一絕緣層和所述第二絕緣層。
13.根據權利要求12所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其特徵在於，使用SiN層和Si02層所作為雙層介電層，或使用SiN層和高介電常數材料層作為雙層介電層。
14.根據權利要求13所述的銅大馬士革工藝金屬-絕緣層-金屬電容的製造方法，其特徵在於，所述高介電常數材料採用HfO、ZrO, Α10、LaO等。
15.一種銅大馬士革工藝金屬-絕緣層-金屬電容的結構，其特徵在於，一基底上覆蓋有一基體介電層，所述基體介電層的上表面上設有第一電極溝槽以及金屬互連線溝槽，所述第一電極溝槽以及所述金屬互連線溝槽內表面均覆蓋有金屬阻擋層， 且所述第一電極溝槽及所述金屬互連線溝槽內填充金屬銅，分別作為第一電極和金屬互連線.一入 ，所述基體介電層上依次設有一第一介電阻擋層和一第一介電層，所述第一介電層上開設有第二電極溝槽及通孔，所述第二電極溝槽穿過所述第一介電層以及所述第一介電阻擋層止於所述第一電極，所述通孔穿過所述第一介電層及所述第一介電阻擋層止於所述金屬互連線，所述第二電極溝槽內表面依次覆蓋有一第一絕緣層和金屬阻擋層，且所述第二電極溝槽內填充有金屬銅為第二電極；所述通孔內壁及底部設有金屬阻擋層，且所述通孔內均填充有金屬銅為通孔連線；所述第一介電層上依次設有一第二介電阻擋層以及一第二介電層，所述第二介電層上設有第三電極溝槽、第一連線溝槽以及第二連線溝槽，所述第三電極溝槽穿過所述第二介電層以及所述第二介電阻擋層止於所述第二電極，所述第一連線溝槽穿過所述第二介電層以及所述第二介電阻擋層止於所述通孔連線，所述第二連線溝槽穿過所述第二介電層以及所述第二介電阻擋層止於所述第二電極；所述第三電極溝槽內表面依次覆蓋有一第二絕緣層和金屬阻擋層，且所述第三電極溝槽內填充有金屬銅為第三電極；所述第一連線溝槽內表面覆蓋有金屬阻擋層，且所述第一連線溝槽內填充有金屬銅為第一溝槽連線；所述第二連線溝槽內壁覆蓋有金屬阻擋層，且所述第二連線溝槽內填充有金屬銅為第二溝槽連線。
全文摘要
本發明銅大馬士革工藝金屬-絕緣層-金屬電容的結構及其製造工藝，通過添加兩張掩模板，使用單大馬士革工藝同時製作金屬-絕緣層-金屬電容和電感，使得通過本發明的技術方案生產出的金屬-絕緣層-金屬雙層電容結構能夠完全兼容CMOS邏輯電路及電感的的銅大馬士革工藝，並增大金屬-絕緣層-金屬電容密度。
文檔編號H01L21/02GK102420103SQ20111013815
公開日2012年4月18日 申請日期2011年5月26日 優先權日2011年5月26日
發明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司