柵結構及柵結構的形成方法

2023-06-19 12:14:01

專利名稱：柵結構及柵結構的形成方法
技術領域：
本發明涉及半導體器件中的柵結構和半導體器件中的柵結構的形成方 法。更具體地，本發明涉及多層柵結構和該柵結構的形成方法。
背景技術：
常規的柵電極通常採用摻入雜質的多晶矽形成。隨著半導體器件高度集 成，由於多晶矽具有相對高的電阻，所以多晶矽的柵電極不適合應用於半導
體器件。因此，已經開發出具有多晶矽金屬矽化物(polycide)結構的柵電 極，其具有低於多晶矽的電阻。具有多晶矽金屬矽化物的常規柵電極一般包 括多晶矽膜和形成在多晶矽膜上的金屬矽化物膜。這裡，矽化鈦膜或矽化鴒 膜通常被用作金屬矽化物膜。然而，如果半導體器件具有非常高的集成度同 時確保半導體器件的電性能適當，則具有多晶矽金屬矽化物結構的常規柵電 極不能達到半導體器件的期望電阻。
近來，柵電極已被開發為包括多晶矽膜和設置在多晶矽膜上的金屬膜以 降低柵電極的電阻。這裡，由於在金屬膜直接形成於多晶矽膜上時金屬膜會 變為金屬矽化物膜，所以歐姆膜和阻擋膜應該設置在多晶矽膜和金屬膜之 間。
在常規柵電極中，金屬膜、阻擋膜和歐姆膜一般分別包括鴒、氮化鴒和 矽化鴒。然而，在形成柵電極的高溫工藝期間，包括在阻擋膜中的氮會從氮 化鴒中分解出來並與歐姆膜中的矽結合。因此，在阻擋膜與歐姆膜之間會產 生氮化矽的不規則分界面，從而顯著增加了柵電極的電阻。
圖1為說明常規柵電極中由氮化矽凝聚產生的不規則分界面的掃描電子 顯微鏡(SEM)圖片。在圖1中，常規柵電極包括順序堆疊在襯底上的多晶 矽膜、矽化鴿膜、氮化鎢膜和鎢膜。
參考圖1，在形成常規柵電極的高溫工藝期間，由於氮化矽的凝聚，不 規則分界面易於在氮化鎢膜和矽化鎢膜之間產生。考慮到上述問題，矽化鈦或鈦已被用作柵電極中的歐姆膜來代替矽化鎢。
圖2為說明具有鈦的歐姆膜的另一常規柵電極中相對均勻的分界面的 SEM圖片。在圖2中，常規柵電極包括相繼形成在襯底上的鈦膜、氮化鎢 膜和鵠膜。
如圖2所示，在執行了高溫工藝之後，氮化鴒膜和鈦膜之間產生的分界 面相對均勻。然而，包括鈦歐姆膜的柵電極具有薄層電阻(sheet resistance ), 該薄層電阻比包括矽化鎢歐姆膜的柵電極的薄層電阻高大約80 %以上，原因 在於當氮化鴒膜和鎢膜形成在鈦膜上時由於鈦膜而導致鎢膜中的鎢顆粒尺 寸變小。因此，包括鈦或氮化鈦的歐姆膜的柵電極具有相對高的薄層電阻， 使得包括該柵電極的半導體器件不具有期望的電性能。

發明內容
根據本發明的一個方面，提供了形成在襯底上的柵結構。柵結構包括在 襯底上的絕緣層，在絕緣層上的第一導電層圖案，在第一導電層圖案上的金 屬歐姆層圖案，在金屬歐姆層圖案上的防擴散層圖案，在防擴散層圖案上的 非晶層圖案，和在非晶層圖案上的第二導電層圖案。
在本發明實施例中，第一導電層圖案可包括多晶矽，第二導電層圖案可 包括金屬。例如，第二導電層圖案可包括鎢，非晶層圖案可包括金屬矽化物 (MSix)。另外，防擴散層圖案可包括鎢氮化物(WNX),金屬歐姆層圖案可 包括鈦(Ti)。這裡，防擴散層圖案中的x值可在約0.2至約0.9範圍內。
在本發明實施例中，防擴散層圖案的氮含量可基本大於按重量計約20%。
在本發明實施例中，非晶層圖案可包括鎢矽化物(WSix)、鈦矽化物 (TiSix)、鉬矽化物(MoSix)、鉭矽化物(TaSix)等。
在本發明實施例中，歐姆層的厚度可基本小於約50A。 根據本發明另一方面，提供了襯底上的柵結構。柵結構包括在襯底上的 隧道絕緣層，在所述隧道絕緣層上的浮置柵極，在浮置柵極上的介電層圖案， 在介電層圖案上的控制柵。這裡，控制柵包括在介電層圖案上的第一導電層 圖案，在第一導電層圖案上的金屬歐姆層圖案，在金屬歐姆層圖案上的防擴 散層圖案，在防擴散層圖案上的非晶層圖案，和在非晶層圖案上的第二導電層圖案。
在本發明實施例中，第一導電層圖案可包括多晶矽，第二導電層圖案可 包括鎢。此外，非晶層圖案可包括鵠矽化物，防擴散層圖案可包括鎢氮化物。 在本發明實施例中，浮置柵極還可包括在隧道絕緣層上的附加第 一導電
層圖案，在附加第一導電層圖案上的附加金屬歐姆層圖案，在附加金屬歐姆 層圖案上的附加防擴散層圖案，在附加防擴散層圖案上的附加非晶層圖案， 和在附加非晶層圖案上的附加第二導電層圖案。這裡附加第一導電層圖案可 包括多晶矽，附加第二導電層圖案可包括鴒。此外，附加非晶層圖案可包括 鴒矽化物，附加防擴散層圖案可包括鴒氮化物。
根據本發明又一方面，提供了襯底上的柵結構。柵結構包括在襯底上的 隧道絕緣層，在隧道絕緣層上的電荷俘獲層圖案，在電荷俘獲層圖案上的阻 擋層圖案，和在阻擋層圖案上的柵電極。柵電極包括在阻擋層圖案上的第一 導電層圖案，在第一導電層圖案上的金屬歐姆層圖案，在金屬歐姆層圖案上 的防擴散層圖案，在防擴散層圖案上的非晶層圖案，和在非晶層圖案上的第 二導電層圖案。
根據本發明又一方面，提供了柵結構的形成方法。在柵結構的形成方法 中，絕緣層形成在襯底上，第一導電層圖案形成在絕緣層上。在第一導電層 圖案上形成金屬歐姆層圖案之後，防擴散層圖案形成在金屬歐姆層圖案上。 非晶層圖案形成在防擴散層圖案上，然後第二導電層圖案形成在非晶層圖案 上。
在本發明實施例中，第二導電層圖案可採用鎢形成，非晶層圖案可採用 鴒矽化物形成。此外，防擴散層圖案可採用鴒氮化物形成。 在本發明實施例中，金屬歐姆層圖案可採用鈦形成。
在本發明實施例中，雜質可還注入到非晶層圖案中以改善非晶層圖案的 非晶性能。
根據本發明又一方面，提供了柵結構的形成方法。在柵結構的形成方法 中，隧道絕緣層形成在襯底上，浮置柵極形成在隧道絕緣層上。介電層圖案 形成在浮置柵極上，控制柵形成在介電層圖案上。在控制柵的形成中，第一 導電層圖案形成在介電層圖案上，金屬歐姆層圖案形成在第一導電層圖案 上。此外，防擴散層圖案形成在金屬歐姆層圖案上，非晶層圖案形成在防擴 散層圖案上，第二導電層圖案形成在非晶層圖案上。在本發明實施例中，第二導電層圖案可採用鎢形成，非晶層圖案可採用 鵠矽化物形成。此外，防擴散層圖案可採用鴒氮化物形成，金屬歐姆層圖案 可採用鈦形成。
在浮置柵極的形成中，附加第一導電層圖案可形成在隧道絕緣層上，附 加金屬歐姆層圖案可形成在附加第一導電層圖案上。在附加防擴散層圖案形 成在附加金屬歐姆層圖案上之後，附加非晶層圖案可形成在附加防擴散層圖 案上。附加第二導電層圖案可形成在附加非晶層圖案上。這裡，附加第一導 電層圖案可採用多晶矽形成，附加第二導電層圖案可採用鴒形成。此外，附 加非晶層圖案可採用鴒矽化物形成，附加防擴散層圖案可採用鴒氮化物形 成。
根據本發明實施例，柵結構包括在第二導電層圖案和防擴散層圖案之間 的非晶層圖案，使得柵結構可具有低的薄層電阻以及在第二導電層圖案與防 擴散層圖案之間的均勻分界面。當柵結構應用於半導體器件時，半導體器件 可具有期望的電性能，例如，高響應速度、4是高的可靠性、低能耗等。此外， 金屬歐姆層圖案包括具有高熔點的金屬，且具有期望的厚度，使得柵結構可 確保良好的熱和電穩定性。


通過後文結合附圖的詳細描述，本發明的實施例將變得更加易於理解。
圖1至圖22表示這裡所描述的非限制實施例。
圖1為說明常規柵電極中由氮化矽的凝聚而引起的不規則分界面的掃描
電子顯微鏡(SEM)圖片；
圖2為說明另一常規柵電極中相對均勻的分界面的SEM圖片；
圖3為說明根據本發明實施例的柵結構的截面圖4為說明根據本發明實施例的柵結構的薄層電阻的曲線圖5為說明根據本發明一些實施例柵結構的薄層電阻相對於氮的重量比
率的曲線圖6為說明根據本發明實施例的柵結構的反電容(inversion capacitance ) 的曲線圖7為說明根據本發明實施例的另一柵結構的截面圖； 圖8為說明根據本發明實施例的又一柵結構的截面圖；圖9至圖13為說明根據本發明實施例的柵結構的製造方法的截面圖； 圖14至圖16為說明根據本發明實施例的柵結構的另一製造方法的截面
圖17至圖19為說明根據本發明實施例的柵結構的又一製造方法的截面
圖20為說明具有根據本發明實施例的柵結構的易失性半導體器件的截 面圖；。
圖21為說明具有根據本發明實施例的柵結構的非易失性半導體器件的 截面圖22為說明具有根據本發明實施例的柵結構的另一非易失性半導體器 件的截面圖23為說明包括根據本發明實施例的柵結構的存儲器系統的方框圖； 圖24為說明包括根據本發明實施例的柵結構的計算機系統的方框圖。
具體實施例方式
將參考其中顯示本發明實施例的附圖在其後更加全面地描述本發明不
同實施例。然而，本發明可以以許多不同的形式實現且不應解釋為限於這裡 闡述的實施例。而是，提供這些實施例使得本公開充分和完整，且向那些本 領域的技術人員全面地傳達本發明的範圍。在附圖中，為了清晰誇大了層和 區域的尺寸和相對尺寸。
可以理解當元件或層被稱為在另一元件或層"上"、"連接到"和/或"耦 合到'，另一元件或層時，它可以直接在其他元件或層上或直接連接到、耦合 到另一元件或層，或者可以存在中間的元件或層。相反，當元件被稱為"直 接"在其他元件"上"、"直接連接到"和/或"直接耦合到"另一元件或層時， 則沒有中間元件或層存在。在整個說明書中，相似的附圖標記表示相似的元 件。這裡所用的術語"和/或"包括相關列舉項目的一個或更多的任何和所有 組合。
可以理解雖然術語第 一、第二和第三可以用於此來描述各種元件、部件、 區域、層和/或部分，這些元件、部件、區域、層和/或部分應不受這些術語 限制。這些術語只用於區分一個元件、部件、區域、層或部分與其他元件、 部件、區域、層或部分。因此，以下討論的第一元件、部件、區域、層或部分可以被稱為第二元件、部件、區域、層或部分，而不背離本發明的教導。
在這裡為了描述的方便，可以使用空間相對術語，諸如"下面"、"下方"、 "下"、"上方"、"上"等，來描述一個元件或特徵和其他元件或特徵如圖中 所示的關係。可以理解空間相對術語旨在包含除了在圖中所繪的方向之外的 裝置在使用或操作中的不同方向。例如，如果在圖中的裝置被翻轉，被描述 為在其他元件或特徵的"下方"或"下面"的元件則應取向在所述其他元件 或特徵的"上方"。因此，示範性術語"下方"可以包含下方和上方兩個方 向。裝置也可以有其它取向(旋轉90度或其它取向)且相應地解釋這裡所 使用的空間相對描述語。
這裡所使用的術語是只為了描述特別的實施例的目的且不旨在限制本 發明。如這裡所用，單數形式也旨在包括複數形式，除非內容清楚地指示另 外的意思。可以進一步理解當在此說明書中使用時術語"包括，，和/或"包含" 說明所述特徵、整體、步驟、操作、元件和/或組分的存在，但是不排除存在 或添加一個或更多其他特徵、整體、步驟、操作、元件、組分和/或其組。
參考橫截面圖示在這裡描述了本發明的實施例，該圖示是本發明的理想 實施例(和中間結構)的示意圖。因此，可以預期由於例如製造技術和/或公 差引起的圖示的形狀的變化。因此，本發明的實施例不應解釋為限於這裡所 示的特別的區域形狀，而是包括由於例如由製造引起的形狀的偏離。例如， 被示為矩形的注入區將通常具有修圓或彎曲的特徵和/或在其邊緣具有注入 濃度的梯度而不是從注入區到非注入區的二元變化。相似地，由注入形成的 埋入區可以引起埋入區與通過其進行注入的表面之間的區域中的某些注入。 因此，圖中示出的區域本質上是示意性的且它們的形狀不旨在示出器件區域 的實際形狀且不旨在限制本發明的範圍。
除非另有界定，這裡使用的所有術語(包括技術和科學術語)具有本發 明屬於的領域的普通技術人員共同理解的相同的意思。還可以理解諸如那些 在共同使用的字典中定義的術語應解釋為 一種與在相關技術和本公開的背 景中的它們的涵義一致的涵義，而不應解釋為理想化或過度正式的意義，除 非在這裡明確地如此界定。
圖3為說明根據本發明實施例的柵結構的截面圖。
參考圖3，柵結構可包括柵絕緣層110、第一導電層圖案125、金屬歐姆 層圖案135、防擴散層圖案145、非晶層圖案155和第二導電層圖案165。柵結構設置在襯底100上。襯底100可包括半導體襯底，例如，矽(Si) 襯底、鍺(Ge)襯底、矽-鍺(Si-Ge)襯底等。可替換地，襯底100包括 絕緣體上矽(SOI)襯底、絕糹彖體上鍺(GOI)襯底等。
在本發明實施例中，襯底100可為含P型或N型雜質的阱。也就是，P 型或N型雜質可被摻雜到襯底100中，從而在襯底100的期望部分設置阱。
柵絕緣層110可包括具有高介電常數的氧化物或金屬氧化物。例如，柵 絕緣層110可包括矽氧化物(SiOx)、鉿氧化物(HfOx)、鋯氧化物(ZrOx)、 鉭氧化物(TaOx)、鋁氧化物(A10x)等。這些可以單獨^吏用或組合使用。
第一導電層圖案125可包括摻雜有雜質的多晶矽。例如，第一導電層圖 案125可包括摻雜有P型雜質的多晶矽。這裡，P型雜質可包括硼(B)、銦 (In)、鎵(Ga)等。可替換地，第一導電層圖案125可包括摻雜有N型雜 質諸如磷(P)、砷(As)、銻(Sn)等的多晶矽。
在一些實施例中，第一導電層圖案125可包括金屬和/或金屬化合物。例 如，第一導電層圖案125可包括鎢(W)、鈦(Ti)、鋁(Al)、鎳(Ni)、鉭 (Ta)、鴒氮化物(WNX)、鴒矽化物(WSix)、鈦氮化物(TiNx)、鈦矽化物 (TiSix)、鋁氮化物(AlNx)、鈦鋁氮化物(TiAlxNy)、鎳矽化物(NiSix)、 鈷矽化物(CoSix)等。這些可以單獨使用或組合使用。
金屬歐姆層圖案135可包括具有低電阻和高熔點的金屬。例如，金屬歐 姆層圖案135可包括鈦、鉭、鴒、鉬(Mo)等。可替換地，金屬歐姆層圖 案135可包括含鈦、鉭、鴒和鉬中的至少一種的合金。金屬歐姆層圖案135 可防止第一導電層圖案125與第二導電層圖案165之間的界面電阻增大。在 本發明實施例中，金屬歐姆層圖案135基於第一導電層圖案125的上表面可 具有低於約50A的厚度。
可以理解的是，這裡使用的術語"歐姆層"涉及這樣一個層，在基本上 所有預期的運行頻率下，與該層有關的阻抗基本由阻抗=V/I的關係給出， 其中V是穿過該層的電壓，I是電流(即，與歐姆層有關的阻抗在所有運行 頻率下基本相同)。例如，在根據本發明的一些實施例中，歐姆層圖案能具 有小於約10 e-03 ohm-cm2的特定電阻，在一些實施例中小於約10 e-04 ohm-cm2。因此，具有高特定電阻，例如，大於約10 e-03 ohm-cm2的高特定 電阻的材料或者正被調整的材料不是這裡所用的術語所指代的歐姆層。
防擴散層圖案145可防止或甚至顯著減 包括在第一導電層圖案125中的雜質擴散到第二導電層圖案165中。防止擴散層圖案145可包括金屬氮化 物。例如，防擴散層圖案145可包括鴒氮化物、鈦氮化物、鉭氮化物、鉬氮 化物、鋁氮化物等。這些可以單獨使用或組合使用。在本發明實施例中，包 括在防擴散層圖案145中的金屬可與金屬歐姆層圖案135中的金屬基本相同 或基本相似。
在本發明實施例中，防擴散層圖案145可包括鎢氮化物，由化學式WNx 表示。這裡，x可以在約0.2至約0.9的範圍。當防擴散層圖案145中的氮含 量在此範圍中時，防擴散層圖案145可具有良好的熱穩定性。此外，防擴散 層圖案145中的氮相對於金屬的重量比可根據柵結構的電性能而變化。例如， 防擴散層圖案145中的氮的重量比可在基本大於約20% (按重量計算)的範 圍中。
非晶層圖案155可包括具有高熔點的非晶矽或非晶金屬矽化物。當非晶 層圖案155包括非晶金屬矽化物時，柵結構可具有相對低的接觸電阻。在本 發明實施例中，非晶層圖案155可包括非晶鎢矽化物(WSix)、非晶鈦矽化 物(TiSix)、非晶鉬矽化物(MoSix)、非晶鉭矽化物(TaSix)等。這些可以 單獨使用或組合使用。例如，非晶層圖案155可包括非晶鴒矽化物以及非晶 鈦矽化物、非晶鉬矽化物和非晶鉭矽化物中的其中 一種。
由於含有金屬的金屬歐姆層圖案135,非晶層圖案155可防止第二導電 層圖案165的薄層電阻增大。例如，當金屬歐姆層圖案135包括鈦時，非晶 層圖案155可防止第二導電層圖案165中的鴒的顆粒尺寸減小。因此，第二 導電層圖案165可具有減小的薄層電阻。
第二導電層圖案165可包括具有高熔點的金屬，使得第二導電層圖案 165可耐受高溫下進行的熱處理工藝。例如，第二導電層圖案165可包括鵠、 鈦、鉭、鉬、鎳、鋁等。可替換地，第二導電層圖案165可包括含有鎢、鈦、 鉭、鉬、鎳和鋁的至少一種的合金。
參考圖4至圖6描述具有上述結構的柵結構的電性能。
圖4為說明根據本發明實施例的柵結構的薄層電阻的曲線圖。在圖4中， 第一柵結構包括順序形成在多晶矽層圖案上的鎢矽化物層圖案、鈦氮化物層 圖案和鴒層圖案。因此，第二柵結構具有相繼堆疊在多晶矽層圖案上的鈦層 圖案、鎢氮化物層圖案和鎢層圖案。此外，第三柵結構包括順序堆疊在多晶 矽層圖案上的鈦層圖案、鴒氮化物層圖案、鴒矽化物層圖案和鵠層圖案。這裡，第三柵結構的鴒矽化物層圖案由物理氣相沉積(PVD)工藝獲得。
參考圖4,具有鈦、鴒氮化物、鎢矽化物和鎢層圖案的第三柵結構的薄
層電阻顯著低於具有鈦、鵠氮化物和鴒層圖案的第二柵結構的薄層電阻。此 外，第三柵結構的薄層電阻可以大幅地小於具有鴒矽化物、鈦氮化物和鎢層 圖案的第一柵結構。這裡，第二柵結構的薄層電阻可與第一柵結構的薄層電 阻基本相似。
圖5為說明根據本發明實施例的其他柵結構的薄層電阻相對於氮的重量 比的曲線圖。在圖5中，T，表示相對於第四柵結構中氮含量的第四柵結構 的薄層電阻，"II"表示相對於第五柵結構中氮含量的第五柵結構的薄層電 阻。第四柵結構包括相繼形成在多晶矽層圖案上的鴒氮化物層圖案、非晶鎢 矽化物層圖案和鴒層圖案。第五柵結構具有相繼堆疊在多晶矽層圖案上的非 晶鴒矽化物層圖案、鵠氮化物層圖案和鎢層圖案。
如圖5所示，具有鵪氮化物、非晶鴒矽化物和鴒層圖案的第四柵結構的 薄層電阻可小於具有非晶鎢矽化物、鎢氮化物和鎢層圖案的第五柵結構的薄 層電阻。即，當第四柵結構具有插置在鴒氮化物層圖案與鎢層圖案之間的非 晶鴒矽化物層圖案時，第四柵結構的薄層電阻可小於第五柵結構的薄層電 阻，該第五柵結構具有形成在鴒氮化物層圖案下面的非晶鴒矽化物層圖案。 因此，當非晶金屬矽化物層位於金屬的導電層下面時，金屬導電層中的金屬 顆粒尺寸可減小。也就是，設置在鎢層圖案下面的非晶鵠矽化物層圖案可對 鴒層圖案中的金屬顆粒尺寸產生直接影響。此外，根據第四和第五柵結構中 的氮的重量比率，第四柵結構的薄層電阻可變得顯著低於第五柵結構的薄層 電阻。
當用作防擴散層圖案145的鎢氮化物層圖案中氮的重量比率基本大於 40%時，在防擴散層45與金屬歐姆層圖案135之間包括非晶層圖案155的 柵結構的薄層電阻可稍微降低。然而，在防擴散層圖案145與第二導電層圖 案165之間包括非晶層圖案155的柵結構的薄層電阻可具有顯著降低的薄層 電阻。
圖6是說明根據本發明實施例的柵結構的反電容的曲線圖。在圖6中， 第六柵結構包括順序設置在多晶矽層圖案上的鎢矽化物層圖案、鎢氮化物層 圖案和鎢層圖案，第七柵結構包括順序形成在多晶矽層圖案上的鈦層圖案、 鴒氮化物層圖案和鎢層圖案。
13參考圖6，雖然包括鴒矽化物層圖案、鴿氮化物層圖案和鎢層圖案的第 六柵結構具有相對恆定的反電容，但是包括鈦層圖案、鴒氮化物層圖案和鴒 層圖案的第七柵結構的反電容可隨著鈦層圖案的厚度減小而減小。即，當用
作金屬歐姆層圖案135的鈦層圖案的厚度增大時，第七柵結構的反電容惡化。 在本發明實施例中，用作金屬歐姆層圖案135的鈦層圖案的厚度可在低於約 50A的範圍中。
如上文所述，根據本發明實施例的柵結構可包括設置在防擴散層圖案 145與第二導電層圖案165之間的非晶層圖案155，使得柵結構可具有低薄 層電阻，用於需要高響應速度的半導體器件。因此，金屬歐姆層圖案135可 包括具有高熔點的金屬，諸如鈦，並且可以具有期望的厚度，使得包括金屬 歐姆層圖案135的柵結構可具有良好的熱穩定性和電性能。 圖7為說明根據本發明實施例的另一柵結構的截面圖。 參考圖7,柵結構設置在襯底200上。柵結構包括順序形成在襯底200 上的隧道絕緣層210、浮置^冊才及225、介電層圖案235、第一導電層圖案245、 金屬歐姆層圖案255、防擴散層圖案265、非晶層圖案275和第二導電層圖 案285。
在本發明實施例中，第一導電層圖案245、金屬歐姆層圖案255、防擴 散層圖案265、非晶層圖案275和第二導電層圖案285可用作非易失性半導 體器件中的控制柵。
在本發明一些實施例中，浮置柵極225可包括附加第一導電層圖案、附 加金屬歐姆層圖案、附加防擴散層圖案、附加非晶層圖案和附加第二導電層 圖案。這裡，附加第一導電層圖案、附加金屬歐姆層圖案、附加防擴散層圖 案、附加非晶層圖案和附加第二導電層圖案可包括與第一導電層圖案245、 金屬歐姆層圖案255、防擴散層圖案265、非晶層圖案275和第二導電層圖 案285的材料基本相同或基本相似的材料。
襯底200可包括矽襯底、4者襯底、矽-鍺襯底、SOI襯底、GOI襯底等。 在本發明實施例中，襯底200可具有由摻雜了 P型雜質或N型雜質而形成的 阱。
隧道絕緣層210形成在襯底200上，作為襯底200與浮置柵-極225之間 的電荷隧穿的能量勢壘層。隧道絕緣層210可包括氧化物，諸如矽氧化物， 或者氮氧化物，如矽氮氧化物。可替換地，隧道絕緣層210可包括摻入雜質的矽氧化物或者低介電材料。
浮置柵極225可存儲從襯底200傳遞的電荷。浮置4冊極225可包括一參入 雜質的多晶矽、具有高功函數的金屬和/或金屬化合物。例如，浮置柵極225 可包括鴒、鈦、鈷、鎳、鴒氮化物、鴒矽化物、鈦氮化物、鈦矽化物、鈷矽 化物、鎳矽化物等。這些可單獨使用或組合使用。
介電層圖案235可具有ONO結構，該ONO結構包括下氧化物膜、氮 化物膜和上氧化物膜。這裡，下氧化物膜和上氧化物膜可包括矽氧化物，氮 化物膜可包括矽氮化物。可替換地，介電層圖案235可包括具有高介電常數 的金屬氧化物，從而增大電容和減小漏電流。介電層圖案235中的金屬氧化 物的實例可包括鉿氧化物、鈦氧化物、鉭氧化物、鋯氧化物、鋁氧化物等。 這些可單獨使用或組合使用。
第一導電層圖案245可包括摻入雜質的多晶矽。例如，第一導電層圖案 245可包括摻入P型雜質如硼、銦、鎵等的多晶矽。可替換地，第一導電層 圖案245可包括摻入N型雜質如磷、砷、銻等的多晶矽。在本發明一些實施 例中，第一導電層圖案245可包括金屬和/或金屬化合物。例如，第一導電層 圖案245可包括鴒、鈦、紹、鎳、鉭、鴒氮化物、鎢矽化物、鈦氮化物、鈦 矽化物、鋁氮化物、鈦鋁氮化物、鎳矽化物、鈷矽化物等。這些可單獨使用 或組合使用。
金屬歐姆層圖案255可包括具有低電阻和高熔點的金屬，諸如，鈦、鉭、 鎢、鉬等。可替換地，金屬歐姆層圖案255可包括含有鈦、鉭、鎢和鉬的至 少一種的合金。金屬歐姆層圖案255可防止第一導電層圖案245與第二導電 層圖案285之間的界面電阻增大。
防擴散層圖案265可包括金屬氮化物，諸如，鴒氮化物、鈦氮化物、鉭 氮化物、鉬氮化物、鋁氮化物等。防擴散層圖案265可防止包括在第一導電 層圖案245中的雜質擴散到第二導電層圖案285中。在本發明實施例中，包 括在防擴散層圖案265中的金屬與金屬歐姆層圖案255中的金屬基本相同或 基本相似。
非晶層圖案275可包括非晶矽或具有高熔點的非晶金屬矽化物，諸如， 非晶鴒矽化物、非晶鈦矽化物、非晶鉬矽化物、非晶鉭矽化物等。非晶層圖 案275可包括含有非晶鵠矽化物、非晶鈦矽化物、非晶鉬矽化物、非晶鉭矽 化物中的其中一種的合成物材料。非晶層材料275可防止由金屬歐姆層圖案255引起的第二導電層圖案285的薄層電阻增大。
第二導電層圖案285可包括具有高熔點的金屬，諸如，鎢、鈦、鉭、鉬、 鎳、鋁等。可替換地，第二導電層圖案285可包括含有鎢、鈦、鉭、鉬、鎳 和鋁的至少一種的合金。第二導電層圖棄285可耐受高溫熱處理工藝。
根據本發明實施例的柵結構可用作控制柵。控制柵可包括第一導電層圖 案245、金屬歐姆層圖案255、防擴散層圖案265、非晶層圖案275和第二導 電層圖案285。因此，用作控制柵的柵結構可具有低的薄層電阻和良好的熱 穩定性。
當柵結構包括第一導電層圖案245、金屬歐姆層圖案255、防擴散層圖 案265和第二導電層圖案285時，柵結構可確保期望的熱和電性能，諸如， 低薄層電阻、提高的熱穩定性、增強的可靠性等。
圖8為說明根據本發明實施例的另一柵結構的截面圖。
參考圖8,柵結構包括隧道絕緣層310、電荷俘獲層圖案325、阻擋層圖 案335、第一導電層圖案345、金屬歐姆層圖案355、防擴散層圖案365、非 晶層圖案375和第二導電層圖案385,這些層順序堆疊在襯底300上。
第一導電層圖案345、金屬歐姆層圖案355、防擴散層圖案365、非晶層 圖案375和第二導電層圖案385可與參考圖3或圖7描述的那些層基本相同 或基本相似。此外，第一導電層圖案345、金屬歐姆層圖案355、防擴散層 圖案365、非晶層圖案375和第二導電層圖案385可用作半導體器件中的柵 電極。
襯底300可包括半導體襯底或具有半導體層的襯底，諸如，SOI襯底、 GOI襯底等。隧道絕緣層310可包括氧化物、氮氧化物、摻入雜質的矽氧化 物、低介電材料等。隧道絕緣層310可具有基於襯底300上表面的相對薄的厚度。
電荷俘獲層圖案325可存儲從村底300移動的電荷。電荷俘獲層圖案325 可包括氮化物，諸如，矽氮化物。可替換地，電荷俘獲層圖案325可具有多 層結構，其包括至少一層氧化物膜和至少一層氮化物膜。例如，電荷俘獲層 圖案325可包括順序形成在隧道絕緣層310上的氧化物膜和氮化物膜。可替 換地，電荷俘獲層圖案325可具有下氮化物膜、氧化物膜和上氮化物膜。
阻擋層圖案335可包括氧化物，諸如，矽氧化物。可替換地，阻擋層圖 案325可包括具有高介電常數的金屬氧化物。例如，阻擋層圖案325可包括鉿氧化物、鈦氧化物、鉭氧化物、鋯氧化物、鋁氧化物等。
根據本發明實施例，如上所述，柵結構還可確保低的薄層電阻和良好的 熱穩定性，因為柵結構包括如上所述的第一導電層圖案345、金屬歐姆層圖
案355、防擴散層圖案365、非晶層圖案375和第二導電層圖案385。
圖9至圖13為說明根據本發明實施例的柵結構的製造方法的截面圖。 參考圖9,柵才及絕緣層110和第一導電層120形成在襯底100上。襯底
100可包括半導體村底、SOI襯底、GOI襯底等。雜質可被摻入到襯底100
的預定部分以形成含有雜質的阱。例如，P型或N型雜質可通過離子注入工
藝摻入到襯底100的預定部分。
柵極絕緣層110可通過化學氣相沉積(CVD )工藝、原子層沉積(ALD )
工藝、濺射工藝、熱氧化工藝、脈衝雷射沉積(PLD)工藝等來形成。此外，
柵極絕緣層110可採用矽氧化物、鉿氧化物、鋯氧化物、鉭氧化物和/或鋁氧
化物來形成。
在本發明實施例中，第一導電層120可通過CVD工藝、等離子體增強 化學氣相沉積(PECVD)工藝、低壓化學氣相沉積(LPCVD)工藝等採用 多晶矽形成。當第一導電層120包括多晶矽時，在初始多晶矽層形成在柵極 絕緣層110上之後，雜質可被摻入到初始多晶矽層中。可替換地，在柵極絕 緣層110上形成初始多晶矽層的同時，雜質可被注入到初始多晶矽層中。例 如，雜質可由原位摻雜工藝來摻入。這裡，雜質可包括P型雜質，諸如，硼、 銦、鎵等。可替換地，雜質可包括N型雜質，如，磷、砷、銻等。
在本發明一些實施例中，第一導電層120可通過CVD工藝、ALD工藝、 PLD工藝、、踐射工藝、蒸發工藝等採用金屬和/或金屬化合物來形成。例如， 第一導電層120可採用鴒、鈦、鋁、鎳、鉭、鎢氮化物、鎢矽化物、鈦氮化 物、鈥矽化物、鋁氮化物、鈦鋁氮化物、鎳珪化物和/或鈷矽化物來形成。
參考圖10，金屬歐姆層130和防擴散層140順序形成在第一導電層120上。
金屬歐姆層130可採用具有低電阻率和高熔點的金屬通過CVD工藝、 ALD工藝、PLD工藝、濺射工藝、蒸發工藝、PECVD工藝等來形成。例如， 金屬歐姆層130可採用鈦、鉭、鴒和/或鉬來形成。可替換地，金屬歐姆層 130可採用包括鈦、鉭、鎢和鉬中至少一種的合金來形成。
在本發明實施例中，金屬歐姆層130可具有小於約50A的薄厚度，該薄厚度從第一導電層120的上表面測量得到。可替換地，在第一導電層120上 形成金屬歐姆層130的同時，當金屬歐姆層130中的金屬與第一導電層120 中的矽反應時，金屬矽化物膜可在第一導電層120和金屬歐姆層130之間產 生。
防擴散層140可採用金屬氮化物通過CVD工藝、ALD工藝、濺射工藝、 PECVD工藝、PLD工藝、蒸發工藝等來形成。防擴散層140可採用金屬氮 化物來形成，在該金屬氮化物中金屬與包括在第二導電層160中的金屬基本 相同(見圖12)。可替換地，防擴散層140可採用金屬氮化物來形成，在該 金屬氮化物中的金屬與包括在金屬歐姆層130中的金屬基本相同。例如，防 擴散層140可採用鴒氮化物、鈦氮化物、鉭氮化物、鉬氮化物、鋁氮化物等 來形成。
在本發明實施例中，防擴散層140可包括鎢氮化物(WNX)，其中x的 值可在約0.2至約0.9的範圍。當防擴散層140採用鴒氮化物形成時，鎢氮 化物中的氮的重量比可以考慮到柵結構的電性能而改變。例如，防擴散層140 中的氮的重量比可基本大於約20% (按重量計)。防擴散層圖案140可防止 第一導電層120中的雜質在後續工藝中朝向第二導電層160擴散。
參考圖11，非晶層150形成在防擴散層140上。非晶層150通過CVD 工藝、ALD工藝、PECVD工藝等來形成。此外，非晶層150可釆用非晶矽 或非晶金屬矽化物來形成。非晶層150採用非晶矽或非晶金屬矽化物形成。 例如，非晶層150可採用非晶鴒矽化物形成。在本發明一些實施例中，非晶 層150可採用具有高熔點的金屬矽化物來形成，例如，非晶鈦矽化物、非晶 鉬矽化物、非晶鉭矽化物和/或非晶鵠矽化物。
在本發明一些實施例中，雜質可被摻入到非晶層150中以提高非晶層 150的非晶性能。這裡，雜質可包括具有相對高的分子量的元素。例如，雜 質可包括氳、氖、氮等。
參考圖12，第二導電層160形成在非晶層150上。第二導電層160可採 用具有高熔點的金屬通過CVD工藝、PECVD工藝、ALD工藝、蒸發工藝、 濺射工藝、PLD工藝等來形成。例如，第二導電層160可採用鎢、鈦、鉭、 鉬等形成。可替換地，第二導電層160可採用包括鎢、鈦、鉭、鉬、鎳和鋁 中至少 一種的合金來形成。
參考圖13,第二導電層160、非晶層150、防擴散層140、金屬歐姆層
18130和第一導電層120被部分地蝕刻，使得第一導電層圖案125、金屬歐姆 層圖案135、防擴散層圖案145、非晶層圖案155和第二導電層圖案165順 序形成在柵絕緣層110上。在本發明實施例中，將掩模設置在第二導電層160 上之後，第二導電層160、非晶層150、防擴散層140、金屬歐姆層130和第 一導電層120可採用該掩模來蝕刻。掩模可包括氮化物、氮氧化物、光致抗 蝕劑等。
在一些實例實施例中，間隔體可形成在第一導電層圖案125、金屬歐姆 層圖案135、防擴散層圖案145、非晶層圖案155和第二導電層圖案165的 側壁上。在形成間隔體時，間隔體形成層可形成在柵絕緣層IIO上以覆蓋第 二導電層圖案165。間隔體形成層可沿著第一導電層圖案145、金屬歐姆層 圖案135、防擴散層圖案145、非晶層圖案155和第二導電層圖案165的輪 廓共形地形成。間隔體形成層可採用氮化物或氮氧化物通過CVD工藝、 PECVD工藝等來形成。間隔體可通過各向異性蝕刻間隔體形成層來獲得。
隨著第二導電層圖案165的形成，柵結構設置在襯底100上。如上所述， 通過簡單的工藝可獲得具有增強的電性能的4冊結構。
圖14至圖16為說明根據本發明實施例的柵結構的另一製造方法的截面圖。
參考圖14,隧道絕緣層(tunnel insulation layer ) 210、下導電層KO和 介電層230形成在襯底200上。
隧道絕緣層210可採用氧化物、氮氧化物或低介電材料通過熱氧化工藝、 CVD工藝、ALD工藝、PECVD工藝、賊射工藝等來形成。例如，隧道絕緣 層210可採用矽氧化物、矽氮氧化物、矽酸鹽、有機矽酸鹽等來形成。
下導電層220可通過CVD工藝、PECVD工藝、ALD工藝、濺射工藝、 蒸發工藝等來形成。此外，下導電層220可採用多晶矽、具有高功函數的金 屬或金屬化合物來形成。例如，下介電層220可採用摻有雜質的多晶矽、鎢、 鈦、鈷、鎳、鴒矽化物、鴒氮化物、鈦矽化物、鈦氮化物、鈷矽化物、鎳矽 化物等來形成。
介電層230可通過CVD工藝、PECVD工藝、濺射工藝、PLD工藝、 ALD工藝等形成在下導電層220上。介電層230可採用氧化物、氮化物和/ 或具有高介電常數的金屬氧化物來形成。例如，介電層230可採用矽氧化物、 矽氮化物、鉿氧化物、鋁氧化物、鉭氧化物、鋯氧化物等來形成。在本發明一些實施例中，介電層230可形成為具有多層結構。例如，下 氧化物膜、氮化物膜和上氧化物膜可順序形成在下電極層220上，這樣便設 置了介電層230。
參考圖15,控制柵層形成在介電層230上。控制柵層包括順序形成在介 電層230上的第一導電膜240、金屬歐姆層250、防擴散膜260、非晶膜270 和第二導電膜280。這裡，第一導電膜240、金屬歐姆膜250、防擴散膜260、 非晶膜270和第二導電膜280可通過與參考圖9至12描述的工藝基本相同 或基本相似的工藝來形成。
在本發明一些實施例中，雜質可摻入到非晶膜270中以提高非晶膜270 到非晶性能。這裡，雜質可包括具有相對高的分子量的元素，例如，氬、氖、 氮等。
參考圖16,第二導電膜280、非晶膜270、防擴散膜260、金屬歐姆膜 250、第一導電膜240、介電層230和下導電層220被部分蝕刻，這樣浮置柵 極225、介電層圖案235、第一導電膜圖案245、金屬歐姆膜圖案255、防擴 散膜圖案265、非晶膜圖案275和第二導電膜圖案285順序形成在隧道絕緣 層210上。在本發明實施例中，通過利用設置在第二導電膜280上的掩模來 構圖下導電層220、介電層230、第一導電膜240、金屬歐姆膜250、防擴散 膜260、非晶膜270和第二導電膜280來形成浮置柵極225、介電層235、第 一導電膜圖案245、金屬歐姆膜圖案255、防擴散膜圖案265、非晶膜圖案 275和第二導電膜圖案285。這裡，掩模可包括氮化物、氮氧化物、光致抗 蝕劑等。
根據浮置柵極225、介電層圖案235、第一導電膜圖案245、金屬歐姆膜 圖案255、防擴散膜圖案265、非晶膜圖案275和第二導電膜圖案285的形 成，柵結構設置在襯底200上。
根據本發明實施例，柵結構可確保增強的電性能，因為柵結構具有低的 薄層電阻以及在金屬歐姆膜圖案255、防擴散膜圖案265、非晶膜圖案275 和第二導電膜圖案285之間的均勻分界面而不產生矽氮化物的凝聚。
圖17至圖19為說明根據本發明實施例的柵結構的另一製造方法的截面圖。
參考圖17，隧道絕緣層310、電荷俘獲層320和阻擋層330順序形成在 襯底300上。隧道絕緣層310可通過與參考圖14描述的形成隧道絕^^層210的工藝 基本相同或基本相似的工藝來形成。
電荷-f孚獲層320可通過CVD工藝、PECVD工藝、ALD工藝、賊射工 藝、蒸發工藝等來形成。電荷俘獲層320可釆用氮化物諸如矽氮化物來形成。 可替換地，電荷俘獲層320可採用至少一層氧化物膜和至少一層氮化物膜形 成。例如，電荷俘獲層320可具有多層結構，其包括順序形成在隧道絕緣層 310上的氧化物膜和氮化物膜。可替換地，電荷俘獲層320可具有另一多層 結構，其包括順序形成在隧道絕緣層310上的下氮化物膜、氧化物膜和上氮 化物膜。
阻擋層330可釆用氧化物通過CVD工藝、PECVD工藝、LPCVD工藝 等形成。例如，阻擋層330可包括矽氧化物。可替換地，阻擋層330可採用 具有高介電常數的金屬氧化物，例如，鉿氧化物、鈦氧化物、鉭氧化物、鋯 氧化物、鋁氧化物等來形成。這裡，阻擋層330可通過CVD工藝、PECVD 工藝、ALD工藝、濺射工藝、PLD工藝、蒸發工藝等形成。
參考圖18,柵電極層形成在阻擋層330上。柵電極層可包括順序形成在 阻擋層330上的第一導電膜340、金屬歐姆膜350、防擴散膜360、非晶膜 370和第二導電膜380。這裡，.第一導電膜340、金屬歐姆膜350、防擴散膜 360、非晶膜370和第二導電膜380可通過與參考圖9至圖12描述的形成第 一導電層120、金屬歐姆層130、防擴散層140、非晶層150和第二導電層 160的工藝基本相同或基本相似的工藝來形成。
參考圖19,第二導電膜380、非晶膜370、防擴散膜360、金屬歐姆膜 350、第一導電膜340、阻擋層330和電荷俘獲層320被部分蝕刻，由此在隧 道絕緣層310上形成電荷俘獲層圖案325、阻擋層圖案335、第一導電膜圖 案345、金屬歐姆膜圖案355、防擴散膜圖案365、非晶膜圖案375和第二導 電膜圖案385。
在本發明一些實施例中，間隔體可形成在電荷俘獲層圖案325、阻擋層 335、第一導電膜圖案345、金屬歐姆膜圖案355、防擴散膜圖案365、非晶 膜圖案375和第二導電膜圖案385的側壁上。間隔體可採用氮化物或氮氧化 物形成。例如，間隔體可採用矽氮化物或矽氮氧化物形成。此外，間隔體可 通過各向異性蝕刻工藝來獲得。
根據本發明實施例，柵結構可具有低的薄層電阻以及在柵結構的膜圖案之間的均勻分界面而不產生氮化物的凝聚。
圖20為說明根據本發明實施例具有柵結構的易失性半導體器件的截面
圖。雖然圖20中說明DRAM器件，但是柵結構可應用於其他易失性半導體 器件，例如，SRAM器件。
參考圖20，半導體器件包括設置在襯底400上的柵結構475、第一雜質 區407、第二雜質區409和電容器580。
隔離層(isolation layer) 405位於襯底400上以限定有源區和場區。隔 離層405可包括氧化物，諸如，旋塗玻璃(SOG )、未4參雜矽化物玻璃(USG )、 高密度等離子體-化學氣相沉積(HDP - CVD )氧化物、正矽酸乙酯(TEOS )、 等離子體增強-TEOS ( PE-TEOS )、易流動氧化物(FOX, flowable oxide )、 東燃矽氮烷(Tonen silazane, TOSZ )等。絕緣層405可通過CVD工藝、PECVD 工藝、HDP-CVD工藝、旋塗工藝等形成。
柵結構475包括介電層圖案415、第一導電層圖案425、金屬歐姆層圖 案435、防擴散層圖案445、非晶層圖案455和第二導電層圖案465。
在本發明實施例中，多個柵結構可沿第一方向形成在襯底400上，然而 每個柵結構可沿第二方向延伸。這裡，第二方向可基本垂直於第一方向。
柵掩模485形成在柵結構475上，間隔體495設置在柵結構475和柵掩 模485的側壁上。柵掩模485可包括關於柵結構475具有蝕刻選擇性的材料。 例如，柵掩模485可採用矽氮化物、矽氮氧化物、石圭氧化物等形成。間隔體 495可採用關於柵結構475也具有蝕刻選擇性的材料形成。例如，間隔體495 可採用矽氮化物、矽氮氧化物等形成。
第一雜質區407和第二雜質區409位於襯底400的靠近才冊結構475的部 分處。第一雜質區407和第二雜質區409可通過將N型或P型雜質摻入襯底 400的該部分而形成。第一雜質區407和第二雜質區409可用作電晶體中的 源才及區禾口漏4及區。
第一絕緣層500形成在襯底400上以覆蓋對冊結構475。第一絕緣層500 可包括氧化物諸如矽氧化物。例如，第一絕緣層500可採用硼-磷矽酸鹽玻 璃(BPSG)、 USG、 SOG、 TEOS、 PE-TEOS、 TOSZ、 FOX等形成。第一絕 緣層500可被平坦化以具有水平上表面。例如，第一絕緣層500可通過化學 機械拋光(CMP)工藝和/或回蝕工藝被部分去除直到暴露出柵掩模485。
第一接觸507和第二接觸509穿過第一絕緣層500而形成在第一雜質區407和第二雜質區409上。第一接觸507和第二接觸509可包括金屬、金屬 化合物和/或摻雜的多晶矽。例如，第一接觸507和第二接觸509的每個可採 用鴒、鴒氮化物、鋁、鋁氮化物、銅、鈦、鈦氮化物、鉭、鉭氮化物等形成。 這些可單獨使用或組合使用。
位線(未示出)設置在第一絕緣層500上。位線與第一接觸507接觸。 位線可包括金屬、金屬化合物和/或摻雜的多晶矽。例如，位線可採用鴒、鎢 氮化物、鋁、鋁氮化物、銅、鈦、鈦氮化物、鉭、鉭氮化物等形成。在本發 明實施例中，多條位線可沿著第二方向形成。每條位線可具有多層結構，該 多層結構具有位線電極、位線掩衝莫和位線間隔體。
第二絕緣層510位於第一絕緣層500上以覆蓋位線。第二絕緣層510可 包括氧化物，諸如，BPSG、 USG、 TEOS、 PE-TEOS、 FOX、 TOSZ、 SOG、 HDP-CVD氧化物等。第二絕緣層510可通過CVD工藝、旋塗工藝、PECVD 工藝、HDP-CVD工藝等形成。第二絕緣層510可通過CMP工藝和/或回蝕 工藝被部分去除直到暴露出位線，這樣第二絕緣層510可具有平坦上表面。
第三絕緣層520形成在第二絕緣層510上。第三絕緣層520可包括氧化 物，例如，BPSG、 FOX、 USG、 TEOS、 PE-TEOS、 TOSZ、 SOG、 HDP-CVD 氧化物等。可替換地，第三絕緣層520可通過CVD工藝、旋塗工藝、PECVD 工藝、HDP-CVD工藝等形成。
第三接觸530穿過第二絕緣層510和第三絕緣層520設置在第二接觸 509上。第三接觸530可包括金屬、金屬化合物和/或摻雜的多晶矽。例如， 第三接觸530可採用鴒、鴒氮化物、鋁、鋁氮化物、銅、鈦、鈦氮化物、鉭、 鉭氮化物等形成。這些可單獨使用或以混合物使用。
電容器580位於第三絕緣層520上以與第三接觸530相接觸。電容器580 包括下電極550、介電層560和上電極570。下電極550和上電極570的每 個可包括金屬、金屬化合物和/或摻雜的多晶矽。例如，下電極550和上電極 570的每個可採用鎢、鴒氮化物、鎢矽化物、鋁、鋁氮化物、銅、鈦、鈦氮 化物、鈦矽化物、鉭、鉭氮化物、鉭矽化物、鈷矽化物、鎳矽化物等形成。 這些可單獨使用或以混合物使用。
介電層560可採用氧化物、氮化物和/或具有高介電常熟的金屬化合物形 成。例如，介電層可包括矽氧化物、矽氮化物、鉭氧化物、鉿氧化物、鋁氧 化物、鋯氧化物等。可替換地，介電層560可具有多層結構，該多層結構包括至少 一層氧化物膜、至少 一層氮化物膜和/或至少 一層金屬化合物膜。
在本發明實施例中，蝕刻停止層540設置在第三絕緣層520上。蝕刻停 止層540可採用氮化物通過CVD工藝、PECVD工藝、LPCVD工藝等來形 成。例如，蝕刻停止層540可包括石圭氮化物。
柵結構475可具有低的薄層電阻和良好的熱穩定性，使得包括柵結構 475的易失性半導體器件可確保高響應速度和提高的可靠性。例如，當易失 性半導體器件具有低於約70納米的臨界尺寸時，包括柵結構475的易失性 半導體器件可具有增強的電性能。
圖21為說明具有根據本發明實施例的柵結構的非易失性半導體器件的 截面圖。圖21可說明浮置柵型快閃記憶體器件。
參考圖21,非易失性半導體器件包括設置在襯底600上的柵結構695、 第一雜質區605、第二雜質區607、第三雜質區609、公共源極線(CSL ) 730 和位線760。
柵結構695具有隧道絕緣層615、浮置柵625、介電層圖案635、第一導 電多晶矽層圖案645、金屬歐姆層圖案655、防擴散層圖案665、非晶層圖案 675和第二導電層圖案685。 4冊結構695可沿第二方向延伸，然而，多個柵 結構可沿著基本垂直於第二方向的第一方向形成。在本發明實施例中，柵結 構可用作非易失性半導體器件中的字線、串選擇線(SSL, string selection line ) 和接地選4奪線(GSL)。
間隔體705形成在柵結構695的側壁上，保護層710位於4冊結構695和 間隔體705上。間隔體705和保護層710的每個可包括氮化物，例如，矽氮 化物。
第一至第三雜質區605、607和609通過將N型或P型雜質摻入襯底600 的預定部分來形成。第一雜質區605可設置於在一行中的字線、SSL和GSL 之間。第二雜質區607和第三雜質區609可位於兩行之間。
第一絕緣層740設置在襯底600上以覆蓋柵結構695和保護層710。第 一絕緣層740可採用氧化物來形成，例如，矽氧化物。CSL730穿過第一絕 緣層740形成在第二雜質區607上。CSL 730可包括金屬、金屬化合物和/ 或摻雜的多晶矽。
第二絕緣層750位於第一絕緣層740和GSL 730上。第二絕緣層750可 包括氧化物，諸如，BPSG、 USG、 SOG、 TEOS、 PE國TEOS、 FOX、 TOSZ、
24HDP-CVD氧化物等。
位線接觸720穿過第一絕緣層740和第二絕緣層750形成在第二雜質區 607上。位線接觸750可包括金屬、金屬化合物和/或摻雜的多晶矽。例如， 位線接觸750可採用鴒、鎢氮化物、鎢矽化物、鋁、鋁氮化物、銅、鈦、鈦 氮化物、鈦矽化物、鉭、鉭氮化物、鉭矽化物、鈷矽化物、鎳矽化物等形成。 這些可單獨4吏用或以混合物4吏用。
位線760設置在第二絕緣層750上以與位線接觸720相接觸。位線760 可沿著第一方向延伸。位線760可包括金屬、金屬化合物和/或摻雜的多晶矽。
由於柵結構695可具有低的薄層電阻和期望的熱穩定性，因此具有柵結 構695的非易失性半導體器件可確保增強的電性能，諸如，高響應速度、提 高的可靠性、低的運行能耗等。
圖22為說明具有根據本發明實施例的柵結構的另一非易失性半導體器 件的截面圖。圖22可說明電荷俘獲型快閃記憶體器件。
參考圖22，非易失性半導體器件包括設置在襯底800上的柵結構895、 第一雜質區805、第二雜質區807、第三雜質區809、公共源極線(common source line, CSL ) 930和位線960。
柵結構895包括隧道絕緣層815、浮置柵極825、介電層圖案835、第一 導電層圖案845、金屬歐姆層圖案855、防擴散層圖案865、非晶層圖案875 和第二導電層圖案885。
間隔體905附加地設置在柵結構895的側壁上，保護層910形成在4冊結 構895和間隔體905上。第一絕糹彖層940、第二絕糹彖層950和位線接觸920 形成在襯底800、 4冊結構895和保護層910上。
在本發明實施例中，多個柵結構可形成在非易失性半導體器件的單元區 域中，可設置在非易失性半導體器件的外圍高壓區域中。
圖23為說明根據本發明實施例包括柵結構的存儲器系統的方框圖。
參考圖23,存儲系統1000可包括存儲器件1010和電連接到存儲器件 1010的控制器1020。
存儲器件1010可包括具有根據本發明實施例的柵結構的易失性半導體
器件和/或包括具有根據本發明實施例的柵結構的非易失性半導體器件。非易
控制器1020可提供輸入信號以控制存儲器件1010的運行。當控制器1020如圖21和圖22所示應用於NAND型快閃記憶體器件時，控制器1020可提供 命令信號(CMD)和尋址信號(ADD)。當控制器1020用在NOR型快閃記憶體器 件時，控制器1020可提供命令信號、尋址信號、輸入/輸出信號(DQ)和高 電壓(VPP)。也就是，控制器1020可提供各種信號以控制存儲器件1010。 圖24為說明包括根據本發明實施例的柵結構的計算機系統的方框圖。 參考圖24，計算機系統1100可包括存儲器件1120和電連接到存儲器件 1120的中央處理器(CPU)。例如，計算機系統1100可包括個人計算機或個 人數據助理。存儲器件1120可直接連接到CPU 1110或通過BUS連接到CPU 1110。
根據本發明實施例，柵結構可包括在上導電層圖案和防擴散層圖案之間 的非晶層圖案。因此，柵結構可具有低的薄層電阻以及在上導電層圖案與防 擴散層圖案之間的均勻分界面。當柵結構應用於半導體器件中時，半導體器 件可具有期望的電性能，例如，高響應速度、提高的可靠性、低能耗等。此 外，金屬歐姆層圖案包括具有高熔點的金屬並且具有期望的厚度，使得柵結 構可確保良好的熱和電穩定性。
明的一些示範性實施例，但是本領域的一般技術人員可以在在不脫離本發明 的發明教導和優點的情況下，在實施例中可以進行各種改進。因此，所有這 些改進都包括在由權利要求界定的本發明的範圍內。在權利要求中，裝置加 功能的條款旨在覆蓋這裡描述的結構且執行所描述的功能，而不僅僅是結構 的等同物還是等同結構。因此，可以理解的是，上文是對本發明實施例的說 明並非將本發明限定為公開的特定實施例，對公開對實施例的改進以及其他 實施例都包括在權利要求的範圍內。
本發明要求於2008年4月23日提交的韓國專利申請No. 2008-37556的 優先權，這裡將其公開的內容引入作為參考。
權利要求
1.一種柵結構，包括在襯底上的絕緣層；在所述絕緣層上的第一導電層圖案；在所述第一導電層圖案上的金屬歐姆層圖案；在所述金屬歐姆層圖案上的防擴散層圖案；在所述防擴散層圖案上的非晶層圖案；和在所述非晶層圖案上的第二導電層圖案。
2. 如權利要求1所述的柵結構，其中所述第一導電層圖案包括多晶矽， 所述第二導電層圖案包括金屬。
3. 如權利要求2所述的柵結構，其中所述第二導電層圖案、所述非晶層 圖案、所述防擴散層圖案和所述金屬歐姆層圖案分別包括鴒(W)、金屬矽 化物(MSix)、鴒氮化物(WNx)和鈦(Ti)。
4. 如權利要求3所述的柵結構，其中所述防擴散層圖案的氮含量大於以 重量計約20%。
5. 如權利要求3所述的柵結構，其中所述防擴散層圖案中的x值在0.2 至0.9的範圍內。
6. 如權利要求3所述的柵結構，其中所述非晶層圖案包括鎢矽化物 (WSix)、鈦矽化物(TiSix)、鉬矽化物(MoSix)或鉭矽化物(TaSix)。
7. 如權利要求3所述的柵結構，其中所述金屬歐姆層的厚度小於約50A。
8. —種柵結構，包括 在襯底上的隧道絕緣層；在所述隧道絕緣層上的浮置柵極； 在所迷浮置柵極上的介電層圖案；和 在所述介電層圖案上的控制柵，該控制柵包括在所述介電層圖案上的第一導電層圖案；在所述第一導電層圖案上的金屬歐姆層圖案；在所述金屬歐姆層圖案上的防擴散層圖案；在所述防擴散層圖案上的非晶層圖案；和在所述非晶層圖案上的第二導電層圖案。
9. 如權利要求8所述的柵結構，其中所述第一導電層圖案包括多晶矽， 所述第二導電層圖案包括鴒，所述非晶層圖案包括鎢矽化物，防所述擴散層 圖案包括鴿氮化物。
10. 如權利要求8所述的柵結構，其中所述浮置柵極包括 在所述隧道絕緣層上的附加第 一導電層圖案； 在所述附加第 一導電層圖案上的附加金屬歐姆層圖案； 在所述附加金屬歐姆層圖案上的附加防擴散層圖案； 在所述附加防擴散層圖案上的附加非晶層圖案；和 在所述附加非晶層圖案上的附加第二導電層圖案。
11. 如權利要求9所述的柵結構，其中所述附加第一導電層圖案包括多晶 矽，所述附加第二導電層圖案包括鴒，所述附加非晶層圖案包括鎢矽化物， 所述附加防擴散層圖案包括鴒氮化物。
12. —種4冊結構，包括 在襯底上的隧道絕緣層； 在所述隧道絕緣層上的電荷俘獲層圖案； 在所述電荷俘獲層圖案上的阻擋層圖案；和 在所述阻擋層圖案上的柵電極，該柵電極包括在所述阻擋層圖案上的第一導電層圖案； 在所述第一導電層圖案上的金屬歐姆層圖案； 在所述金屬歐姆層圖案上的防擴散層圖案； 在所述防擴散層圖案上的非晶層圖案；和 在所述非晶層圖案上的第二導電層圖案。
13. —種柵結構的形成方法，包括 在襯底上形成絕緣層； 在所述絕緣層上形成第一導電層圖案； 在所述第一導電層圖案上形成金屬歐姆層圖案； 在所述金屬歐姆層圖案上形成防擴散層圖案； 在所述防擴散層圖案上形成非晶層圖案；和 在所述非晶層圖案上形成第二導電層圖案。
14. 如權利要求13所述的方法，其中所述第二導電層圖案採用鎢形成， 所述非晶.層圖案採用鴒矽化物形成，所述防擴散層圖案採用鎢氮化物形成。
15. 如權利要求14所述的方法，其中所述金屬歐姆層圖案採用鈦形成。
16. 如權利要求13所述的方法，還包括將雜質注入到所述非晶層圖案中 以改善所述非晶層圖案的非晶特性。
17. —種4冊結構的形成方法，包括 在襯底上形成隧道絕緣層； 在所述隧道絕緣層形成浮置柵極； 在所述浮置柵極上形成介電層圖案；和通過在所述介電層圖案上形成第一導電層圖案、通過在所述第一導電層 圖案上形成金屬歐姆層圖案、通過在所述金屬歐姆層圖案上形成防擴散層圖 案、通過在所述防擴散層圖案上形成非晶層圖案以及通過在所述非晶層圖案 上形成第二導電層圖案而在所述介電層圖案上形成控制柵。
18. 如權利要求17所述的方法，其中所述第二導電層圖案採用鎢形成， 所述非晶層圖案採用鴒矽化物形成，所述防擴散層圖案採用鎢氮化物形成， 所述金屬歐姆層圖案採用鈦形成。
19. 如權利要求17所述的方法，其中形成所述浮置柵極還包括 在所述隧道絕緣層上形成附加第一導電層圖案； 在所述附加第一導電層圖案上形成附加金屬歐姆層圖案； 在所述附加金屬歐姆層圖案上形成附加防擴散層圖案； 在所述附加防擴散層圖案上形成附加非晶層圖案；和 在所述附加非晶層圖案上形成附加第二導電層圖案。
20. 如權利要求19所述的方法，其中所述附加第一導電層圖案採用多晶 矽形成，所述附加第二導電層圖案採用鎢形成，所述附加非晶層圖案採用鎢 矽化物形成，所述附加防擴散層圖案採用鎢氮化物形成。
全文摘要
本發明公開一種柵結構及柵結構的形成方法。該柵結構包括在襯底上的絕緣層，在絕緣層上的第一導電層圖案，在第一導電層圖案上的金屬歐姆層圖案，在金屬歐姆層圖案上的防擴散層圖案，在防擴散層圖案上的非晶層圖案，和在非晶層圖案上的第二導電層圖案。該柵結構可具有低的薄層電阻和期望的熱穩定性。
文檔編號H01L21/336GK101567382SQ20091013540
公開日2009年10月28日 申請日期2009年4月23日 優先權日2008年4月23日
發明者崔吉鉉, 樸嬉淑, 白宗玟, 車泰昊, 鄭聖熙, 金秉熙 申請人:三星電子株式會社