掩模和半導體裝置的製造方法以及薄膜電晶體陣列面板的製作方法
2023-06-11 13:17:51
專利名稱：掩模和半導體裝置的製造方法以及薄膜電晶體陣列面板的製作方法
技術領域：
本發明涉及一種利用照相平版印刷術處理薄膜的掩模以及使用這種掩模來製造半導體裝置如薄膜電晶體陣列面板的方法。
背景技術：
近來，在很多應用中，平板顯示器，例如，液晶顯示器(LCD)、有機發光二極體(OLED)顯示器和等離子體顯示面板(PDP)正代替笨重又大的陰極射線管(CRT)。
為了顯示圖像，PDP利用來自氣體放電的等離子體，OLED激發發射性有機或聚合物材料發光，LCD在液晶(LC)層中產生電場，該電場確定LC層中的LC分子的取向。LC分子的取向控制入射到LC層的光的透過率。
平板顯示裝置通常包括設置有多個像素的下面板，多個像素以矩陣排列。矩陣中的每個像素包括開關元件，該開關元件連接到多條信號線，這些信號線將信號傳輸到矩陣中的開關元件。與該下面板相對設置的是上面板，上面板設置有多個彩色濾光器。平板顯示裝置還具有將信號驅動到信號線的多個驅動元件。
利用照相平版印刷術和蝕刻步驟使多層薄膜在這些面板上形成圖案，以在絕緣層中形成信號線和接觸孔。由於照相平版印刷術昂貴且耗時，所以期望減少平版印刷術步驟的數量。
發明內容
本發明提供了一種利用光刻膠蝕刻掩模使一層或多層薄膜圖案化的技術，該光刻膠蝕刻掩模被提供一個或多個更薄的部分。如這裡所公開的，光刻膠蝕刻掩模使得一層或多層的部分不被蝕刻，同時所述層的暴露部分被蝕刻。此後，「回蝕」工藝完全去除薄的部分以暴露所述層在薄層之下的部分，同時留下光刻膠蝕刻掩模的較厚部分以保護所述層的其它部分。因此，光刻膠蝕刻掩模的薄部分被提供了均勻的厚度以使得它們在回蝕工藝中完全被去除。
根據本發明的一個實施例，提供了一種曝光掩模，該曝光掩模包括擋光不透明區，阻擋入射光；透明區，允許大部分入射光穿過；半透明區，在穿過它的光中產生大約-70°至大約+70°之間的相位差。半透明區的透光率可為透明區的透光率的20％-40％之間。半透明區可含有矽化鉬(MoSi)。
擋光不透明區可含有不透明材料如鉻(Cr)。
根據本發明的實施例，還提供了一種利用曝光掩模製造半導體裝置的方法，該方法包括在具有至少兩層薄膜的基板上塗覆光刻膠；利用一個曝光掩模使光刻膠曝光並顯影，以形成具有第一部分和第二部分的光刻膠圖案，第二部分比第一部分厚；使用所述光刻膠圖案作為蝕刻掩模來蝕刻兩層薄膜。
因此製造的半導體裝置可被用於顯示面板如LCD、OLED。
根據本發明的一個實施例，還提供了一種用於製造薄膜電晶體陣列面板的方法，該方法包括形成包括柵極的柵極線；在柵極線上形成柵極絕緣層；在柵極絕緣層上形成半導電層；在半導電層的上形成數據線和漏極；在數據線和所述漏極上方沉積鈍化層；形成與漏極連接的像素電極，其中，在照相平版印刷術工藝中利用一個曝光掩模來蝕刻半導電層、數據線和漏極，並且其中，曝光掩模包括半透明區和擋光不透明區，所述半透明區在入射光中產生大約-70°至大約+70°範圍內的相位差。
根據本發明的另一實施例，在照相平版印刷術工藝中利用曝光掩模形成光刻膠圖案，該光刻膠圖案包括第一部分和比第一部分厚的第二部分。第一部分和第二部分分別面向源極和漏極之間的溝道區，及數據線和漏極上的引線區。
在照相平版印刷術工藝中，引線區和溝道區可分別與擋光不透明區和半透明區對準。
該方法還可包括在半導體層和數據線及漏極的指定部分之間形成歐姆接觸。
一種用於形成數據線、漏極、歐姆接觸和半導電層的工藝可包括沉積本徵矽層、非本徵矽層和導電層；形成光刻膠蝕刻掩模，該光刻膠蝕刻掩模包括第一部分和第二部分，第一部分用於保護源極和漏極之間的溝道區，第二部分用於保護數據線和漏極上的引線區，第二部分比第一部分厚；蝕刻光刻膠蝕刻掩模外部的導電層；去除光刻膠蝕刻掩模的第一部分以暴露溝道區上方的導電層；蝕刻在光刻膠蝕刻掩模外部的區域中的矽層和摻雜的矽層；蝕刻在溝道區中的導電層和非本徵矽層；去除第二部分光刻膠。
本發明由以下參照附圖提出的本發明的實施例詳細地示出，其中圖1是根據本發明實施例的用於LCD的TFT陣列面板的布局圖；圖2和圖3分別是沿線II-II′和線III-III′截取的圖1中示出的TFT陣列面板的剖視圖；圖4是根據本發明實施例的在製造這種陣列面板的方法的第一步驟中的圖1至圖3示出的TFT陣列面板的布局圖；圖5A和圖5B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖；圖6A和圖6B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了圖5A和圖5B中顯示的步驟的下一步驟；圖7A和圖7B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了在圖6A和圖6B中示出的步驟的下一步驟；圖8A和圖8B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了在圖7A和圖7B中示出的步驟的下一步驟；圖9A和圖9B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了在圖8A和圖8B中示出的步驟的下一步驟；圖10是在圖9A和圖9B中示出的步驟的下一步驟中TFT陣列面板的布局圖；圖11A和圖11B分別是沿線XIA-XIA′和線XIB-XIB′截取的圖10中示出的TFT陣列面板的剖視圖；圖12是在圖11A和圖11B中示出的步驟的下一步驟中TFT陣列面板的布局圖；圖13A和圖13B分別是沿線XIIIA-XIIIA′和線XIIIB-XIIIB′截取的在圖12中示出的TFT陣列面板的剖視圖；
圖14是根據本發明實施例的掩模的剖視圖。
具體實施例方式
現在通過參照附圖詳細示出實施例的方式來描述本發明。相同的標號表示相同的元件。
在附圖中，為了清晰，誇大了層和區的厚度。應該理解，當元件如層、區或基板被稱作在另一元件「上」時，該元件可以直接在另一元件上或也可存在中間元件。相反，當元件被稱作「直接」在另一元件「上」時，不存在中間元件。
圖1至圖3示出了根據本發明的一個實施例的用於LCD的TFT陣列面板。圖1是TFT陣列面板的布局圖，圖2和圖3分別是沿圖1中的線II-II′和線III-III′截取的TFT陣列面板的剖視圖。
如圖1至圖3所示，多條柵極線121和多條存儲電極線131形成在絕緣基板110(例如，透明玻璃)上。傳輸柵極信號的柵極線121基本上在橫向方向延伸。每條柵極線121包括多個部分，每個部分形成柵極124；和端部129，具有用於與另一層或外部驅動電路接觸的擴大區域。驅動電路可集成在絕緣基板110上。
每條存儲電極線131與兩條柵極線121分隔開且在柵極線121的任一側，並且基本上在橫向方向延伸。每條存儲電極線131被供給預定的電壓(例如，另一面板(未顯示)的公共電壓)。存儲電極線131可包括多個擴大部分，每個擴大部分具有擴大區域，存儲電極線131可靠近於相應的柵極線121放置以提高開口率。
柵極線121和存儲電極線131優選地由金屬(例如，Al、Al合金、Ag、Ag合金、Cu、Cu合金、Mo、Mo合金、Cr、Ti或Ta)製成。如圖2所示，每條柵極線121包括具有不同物理特性的兩層薄膜下膜121p和上膜121q。上膜121q優選地由低電阻金屬(例如，Al或Al合金)製成，以減少柵極線121的信號延遲和壓降。上膜121q的厚度可為1,000-3,000埃。另一方面，下膜121p優選地由如Cr、Mo或Mo合金等材料製成，該材料與如氧化銦錫(ITO)或氧化銦鋅(IZO)等材料具有良好的物理、化學和電接觸性能。下膜121p的厚度可為100-1,000埃。在一個實施例中，Mo被用於下膜，Al-Nd合金被用於上膜。可選擇地，Al-Nd合金可被用於下膜，Mo可被用於上膜。
在圖2和圖3中，柵極124的下膜和上膜分別由標號124p和124q表示，而端部129的下膜和上膜分別由標號129p和129q表示。存儲電極線131的下膜和上膜分別由標號131p和131q表示。柵極線121的端部129的上膜129q的部分可被去除以暴露下膜129p的下伏部分。
此外，上膜121q、124q、129q和131q和下膜121p、124p、129p和131p的側面可形成為錐形，所述側面相對於基板110的表面的傾斜角度可在大約30度至大約80度之間。
柵極絕緣層140優選地由矽氮化物(SiNx)製成，形成在柵極線121和存儲電極線131上。
多個半導體帶151優選地由氫化非晶矽(縮寫為「α-Si」)製成，形成在柵極絕緣層140上。每個半導體帶151基本上沿縱向方向延伸，並具有向柵極124分支的多個突出154。
多個歐姆接觸帶161和歐姆接觸島165形成在半導體帶151上，每個優選地由矽化物或用n型雜質重摻雜的n+氫化α-Si製成。每個歐姆接觸帶161具有多個突出163，該突出163和歐姆接觸島165成對地位於半導體帶151的突出154上。
半導體帶151和歐姆接觸161及165的側面可形成為帶有傾斜角度的錐形，該傾斜角度優選地在大約30度至大約80度之間。
多條數據線171和多個漏極175形成在歐姆接觸161和165上。
傳輸數據電壓的數據線171基本上在縱向方向延伸，並與柵極線121交叉。數據線171包括多個端部179，每個端部179具有用於與另一層或外部驅動電路接觸的擴大區域。每條數據線171向漏極175突出的多個分支形成了多個源極173。每對源極173和漏極175通過柵極124上方的區域彼此分隔開。柵極124、源極173和漏極175與半導體帶151的突出154一起形成薄膜電晶體(TFT)，該薄膜電晶體具有在置於源極173和漏極175之間的突出154中形成的溝道。
數據線171和漏極175優選地由金屬如Al、Al合金、Ag、Ag合金、Cu、Cu合金、Mo、Mo合金、Cr、Ti或Ta製成。此外，數據線171和漏極175每個可為單層或多層。在這個實施例中，數據線171和漏極175由Mo或Mo合金製成為單層。
與柵極線121類似，數據線171和漏極175具有錐形的側面，該錐形側面的傾斜角度的範圍是大約30度至大約80度。
歐姆接觸161僅位於下伏半導體帶151和上覆數據線171之間，而歐姆接觸165僅位於突出154和其上的上覆漏極175之間。歐姆接觸的作用是降低與它們接觸的材料的接觸電阻。
另外，根據這個實施例的TFT陣列面板的半導體帶151的平面形狀與數據線171、漏極175和下伏歐姆接觸161及165的平面形狀幾乎相同。然而，半導體帶151的突出154包括一些沒有被數據線171或漏極175覆蓋的暴露部分，如位於源極173和漏極175之間的那些部分。
鈍化層180形成在數據線171、漏極175和半導體帶151的暴露部分上。鈍化層180優選地由以下這些材料製成，如矽氮化物或矽氧化物的無機絕緣體、具有良好的平直度特性的光敏有機材料或通過等離子體增強化學氣相沉積(PECVD)形成的如a-Si:C:O和a-Si:O:F的低介電絕緣材料。鈍化層180可具有雙層結構，該結構包括下無機膜和上有機膜。
鈍化層180具有分別暴露漏極175和數據線171的端部179的多個接觸孔185和182。鈍化層180和柵極絕緣層140具有暴露柵極線121的端部129的多個接觸孔181。
優選地由IZO或ITO製成的多個像素電極和多個接觸輔助物81和82形成在鈍化層180上。
像素電極190通過接觸孔185與漏極175物理連接和電連接，使得像素電極190從漏極175接收數據電壓。
由數據電壓產生的穿過像素電極190和另一面板(未顯示)上的公共電極的電場使液晶層中的液晶分子取向。因此，像素電極190、液晶層和公共電極形成了液晶電容器，該電容器在TFT截止後存儲施加的電壓。稱作「存儲電容器」的另一電容器與液晶電容器並聯連接，以提高電壓存儲容量。可通過使像素電極190與鄰近的柵極線121(稱作「前一柵極線」)或存儲電極線131交迭來實現存儲電容器。
任選的，像素電極190可與柵極線121和數據線171交迭以提高開口率。
接觸輔助物81和82分別通過接觸孔181和182與柵極線121的暴露的端部129和數據線171的暴露的端部179連接。接觸輔助物81和82不是必須的，但是它們的存在可以保護暴露的端部129和179，並有助於暴露的端部129和179粘附於外部裝置。
根據本發明的另一實施例，像素電極190由透明的導電聚合物製成。對於反射LCD，像素電極190可由不透明的反射金屬製成。接觸輔助物81和82可由與用於製作像素電極190的材料不同的材料如IZO或ITO製成。
接下來，參照圖4至圖13B與圖1至圖3一起來詳細描述根據本發明實施例的製造圖1至圖3中示出的TFT陣列面板的方法。
圖4是根據本發明實施例的在製造這種陣列的方法的第一步驟中的圖1至圖3示出的TFT陣列面板的布局圖。圖5A和圖5B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖。圖6A和圖6B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了圖5中顯示的步驟的下一步驟。圖7A和圖7B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了在圖6A和圖6B中示出的步驟的下一步驟。圖8A和圖8B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了在圖7A和圖7B中示出的步驟的下一步驟。圖9A和圖9B分別是沿線VA-VA′和線VB-VB′截取的圖4中示出的TFT陣列面板的剖面圖，並示出了在圖8A和圖8B中示出的步驟的下一步驟。圖10是在圖9A和圖9B中示出的步驟的下一步驟中TFT陣列面板的布局圖。圖11A和圖11B分別是沿線XIA-XIA′和線XIB-XIB′截取的圖10中示出的TFT陣列面板的剖視圖。
如圖4、圖5A和圖5B所示，兩個導電膜(例如，膜121p和121q)，即下導電膜和上導電膜按順序濺射到絕緣基板110如透明玻璃上。下導電膜的厚度可為大約1,000-3,000埃，下導電膜由如Al或Al合金的材料製成。上導電膜的厚度可為大約500-1,000埃，上導電膜由Mo或Mo合金製成。
參照圖4、圖5A和圖5B，使用圖案化的光刻膠膜作為蝕刻掩模，按順序將上導電膜和下導電膜圖案化，以形成多條柵極線121(包括多個柵極124)和多條存儲電極線131。其後，去除光刻膠蝕刻掩模。
可利用能夠蝕刻Al和Mo的Al蝕刻劑通過溼法蝕刻來完成上膜121q和131q以及下膜121p和131p的圖案化以形成傾斜的蝕刻輪廓，Al蝕刻劑如包括CH3COOH、HNO3和H3PO3的水溶液。
參照圖6A和圖6B，通過化學氣相沉積(CVD)順序地沉積柵極絕緣層140、本徵a-Si層150和非本徵a-Si層160，沉積的這三層的厚度分別為大約1,500-5,000埃、大約500-2,000埃和大約300-600埃。隨後通過濺射來沉積導電層170，厚度為大約1-2微米的光刻膠膜塗覆在導電層170上。光刻膠膜通過曝光掩模(400)被曝光並顯影，以形成特徵52和54。
顯影的特徵52和54是不同厚度的光刻膠膜的部分。如圖6A和圖6B所示，顯影的光刻膠膜限定了多個部分，這裡稱作第一部分、第二部分和第三部分。第一部分位於引線區A上，第二部分位於溝道區C上，第一部分和第二部分分別由標號52和54標記的光刻膠膜的特徵表示。第三部分位於剩餘區B上，在剩餘區B處基本上去除了所有的光刻膠膜，因此暴露導電層170的下伏部分。在隨後的工藝步驟中，根據工藝條件來調整在特徵54和52處的光刻膠膜的厚度比率。例如，在第二部分(即，在特徵54處)的光刻膠膜的厚度可等於或小於在第一部分(即，在特徵52處)的光刻膠膜的厚度的一半。在一個實施例中，在第一部分的光刻膠膜的厚度可為大約4,000埃或更小。
可通過幾種方法來獲得不同厚度的光刻膠膜。例如，可由切口圖案、格子圖案或具有採用中間透光率或中間厚度的薄膜在打算在光刻膠膜中形成特徵54的位置來實現不同的厚度。當使用切口圖案時，優選地切口的寬度或切口之間的距離小於用於照相平版印刷術的曝光器的解析度。
在根據本發明的實施例中，如圖6A和6B所示，曝光掩模400包括擋光不透明區410，與引線區A相對應；半透明區420，與溝道區C相對應；透明區430，與剩餘區B相對應。曝光掩模400上的半透明區420通過相對於入射光產生在大約-70°至大約+70°的範圍內的相位差，並且通過將透光率限制為透明區430的透光率的20-40％，來控制對溝道區C的透光率。透明區430的透光率意在讓大部分入射光穿過。當使用曝光掩模400使光刻膠膜曝光並顯影時，半透明區420的目的在於避免導致在特徵54處的光刻膠膜變得太薄(由此，在保持特徵54處的光刻膠膜的厚度與特徵52處的光刻膠膜的厚度基本相同的地方，在特徵54處的光刻膠膜可能斷開或變得太厚)。特徵54處的光刻膠膜可採用均勻的厚度形成，以實現可靠的並可再現的製造工藝，該工藝在適合的工藝條件下允許選擇性地蝕刻下伏層。
接下來，描述利用曝光掩模400來獲得多條數據線171、多個源極173、多個漏極175以及包括突出163的歐姆接觸帶161、歐姆接觸島165和具有突出154的半導體帶151的一系列蝕刻步驟。
參照圖6A和圖6B，如上所述，在引線區A處的導電層170、非本徵a-Si層160和本徵a-Si層150的部分被稱作第一部分。在溝道區C處的導電層170、非本徵a-Si層160和本徵a-Si層150的部分被稱作第二部分。在剩餘區B處的導電層170、非本徵a-Si層160和本徵a-Si層150的部分被稱作第三部分。
用於形成本發明的TFT陣列的步驟的第一示例性順序包括(1)去除在剩餘區B的第三部分的導電層170、非本徵a-Si層160和本徵a-Si層150；(2)去除在特徵54處的光刻膠膜；(3)去除在溝道區C的第二部分的導電層170、非本徵a-Si層160；(4)去除特徵52處的光刻膠膜。
用於形成本發明的TFT陣列的步驟的第二示例性順序包括(1)去除第三部分的導電層170；(2)去除特徵54處的光刻膠膜；(3)去除第三部分的非本徵a-Si層160和本徵a-Si層150；(4)去除第二部分的導電層170；(5)去除特徵52處的光刻膠膜；(6)去除第二部分的非本徵a-Si層160。
現在詳細描述第二示例性順序的步驟(1)參照圖7A和圖7B，接下來顯影光刻膠膜以獲得特徵52和54，通過溼法蝕刻或幹法蝕刻來去除在區域B的第三部分的導電層170，以暴露第三部分的下伏非本徵a-Si層160。優選地對導電層170的Al進行溼法蝕刻，而可通過幹法蝕刻或溼法蝕刻來蝕刻導電層170的Mo。事實上，在相同的蝕刻條件下可同時蝕刻Al和Mo。應注意的是，光刻膠膜的上部(即，具有特徵52和54的光刻膠膜)可通過導電層170的幹法蝕刻來去除。
在圖7A和圖7B中，標號174表示導電層170的導體，該導體形成在圖1至圖3中的數據線171和漏極175。如圖7A所示，示出的導體174在光刻膠膜的下面被蝕刻過多，由此導致凹割輪廓。
(2)參照圖8A和圖8B，「回蝕」工藝通過去除特徵54處的光刻膠膜的部分的灰化來執行，從而暴露第二部分的導電層174。同時，去除特徵52處的光刻膠膜的一些暴露的部分，從而減小剩餘光刻膠膜的厚度，並消除如上所述的導體174蝕刻後的凹割結構。
(3)參照圖9A和圖9B，優選地通過幹法蝕刻來去除區域B中的第三部分的非本徵a-Si層160和本徵a-Si層150。同時，如圖9B所示，也可蝕刻導體174的上部，以減少在溝道區C中的導體174的隨後的蝕刻時間。
在這個步驟中完成了半導體帶151的成型，標號164表示非本徵a-Si層160的部分，該部分包括相互連接的歐姆接觸帶161和歐姆接觸島165(圖2至圖3)，歐姆接觸帶161和歐姆接觸島165統稱為「非本徵半導體帶」。
(4)接下來，去除第二部分的導體174。
(5)去除非本徵a-Si帶164。
(6)隨後，去除特徵52處的光刻膠膜。這樣導致了如圖10、圖11A和圖11B所示的結構，在這種結構中，每個導體174被劃分為數據線171和多個漏極175，每個非本徵半導體帶164被劃分為歐姆接觸帶161和多個歐姆接觸島165。
如圖11B所示，可去除本徵半導體帶151的突出154的頂部以將溝道區C的厚度減小到期望的厚度。
參照圖12、圖13A和圖13B，例如，通過矽氮化物的CVD、丙烯酸有機絕緣膜的塗覆或低介電常數的低介電絕緣材料(例如，a-Si:C:O或a-Si:O:F)的PECVD來形成鈍化層180。其後，選擇的鈍化層180和柵極絕緣層140的部分被圖案化以形成多個接觸孔181、182和185。
最後，如圖1至圖3所示，通過將ITO或IZO層濺射和圖案化為500-1500埃的厚度，在鈍化層180上形成多個像素電極190和多個接觸輔助物81和82。IZO膜的蝕刻可通過使用Cr蝕刻劑，如HNO3/(NH4)2Ce(NO3)6/H2O的溼法蝕刻來執行，這種Cr蝕刻劑並不會通過接觸孔182、181和185腐蝕柵極線121、數據線171和漏極175的暴露的Al部分。
由於這種製造方法使用一個曝光掩模同時形成數據線171、漏極175、半導體151和歐姆接觸161及165，所以本發明的製造工藝相對於現有技術被簡化。
現在，參照附圖來詳細描述根據本發明實施例的曝光掩模。
圖14是根據本發明實施例的曝光掩模的剖視圖。
參照圖14，根據本發明實施例的曝光掩模400包括透明基板401(例如，石英)；半透明層402，形成在擋光區410和半透明區420中；擋光層403，僅形成在擋光區410中。當照明時，部分入射光穿過半透明層402，而大多數入射光被擋光層403阻擋。在不存在擋光層403和半透明層402的地方，大多數入射光穿過透明區430。
為了實現在入射光中產生相位差的曝光掩模400的半透明區420，根據本發明的曝光掩模400是移相掩模(PSM)。在使用曝光掩模400的平版印刷術中，半透明區420在入射光中產生從大約-70°到大約+70°的相位差，優選地半透明區420的透光率在使大多數入射光穿過的透明區430的透光率的20-40％的範圍內。由半透明層產生的相位差ΔΦ通過ΔΦ＝2π×d(n-1)/λ來給出，其中，d表示半透明層402的厚度，λ表示波長，n是折射係數。發射波長範圍在大約400-440nm的光的GH光源適合利用曝光掩模400的平版印刷術以使光刻膠膜曝光。曝光掩模400可被用於利用發射波長範圍在230-260nm的光的KrF光源或發射波長範圍在180-210nm的光的ArF光源的照相平版印刷術工藝。
半透明層402或透明基板401的厚度是可變的以產生不同的相位差。半透明層402可包括如MoSi的材料。擋光層403可包括不透明的材料如鉻。MoSi可被添加到半透明層402中，以進一步控制被引入入射光的相位差。另外，優選地由不透明材料如鉻製成的多個切口可排列在半透明部分420，以進一步控制半透明部分420的透光率。
為了形成半透明層402，在注入活性或惰性氣體的室內濺射金屬層。該金屬層包括Co、Ta、W、Mo、Cr、V、Pd、Ti、Nb、Zn、Hf、Ge、Al、Pt、Mn、Fe和Si中的至少一種。惰性氣體包括He、Ar、Ne和Xe中的至少一種，活性氣體包括O2、N2、CO、CO2、N2O、NO、NO2、NH3和CH4中的至少一種。當半透明層402含有MoSi時，半透明層402可由MoSiN、MoSiO、MoSiC、MoSiCO、MoSiCN、MoSiON和MoSiCON中的任一種製成。在優選的實施例中，這種材料按原子量計包含大約0-20％的C、0-60％的O、0-60％的N、20-60％的Si，剩餘的為金屬。
在本發明的一個實施例中，製造了具有產生50°相位差的半透明層402的曝光掩模400，光刻膠膜通過半透明部分420被曝光並顯影。沒有產生相位衝突，從而在特徵54處形成了具有均勻厚度的光刻膠膜。
根據本發明的曝光掩模可被用於製造OLED的面板、半導體裝置以及LCD的面板。另外，曝光掩模的半透明部分的形狀和透光率可變化，該曝光掩模可不同地適用於使不同的薄膜同時圖案化。
如上所述，提供了一種產生相位差的半透明區，該相位差為在入射光的大約-70°到大約+70°的範圍內，以控制曝光掩模的半透明區的透光率，從而以可靠的且可再現的工藝形成了具有均勻厚度的光刻膠膜。
另外，由於根據如上所述示出的實施例中的任何一個的TFT陣列面板的製造方法利用一個曝光掩模同時形成不同的薄膜，簡化了製造工藝，從而使生產成本最小化。
儘管以上已經詳細描述了本發明的優選的實施例，但是應該清楚，對本領域技術人員來說在此提出的基本發明概念的多種改變和/或修改仍將落入本發明的精神和範圍內。
權利要求
1.一種曝光掩模，包括擋光不透明區；半透明區；透明區。
2.根據權利要求1所述的曝光掩模，其中，所述半透明區在穿過所述半透明區的入射光中產生相位差。
3.根據權利要求2所述的曝光掩模，其中，所述相位差的範圍在大約-70°至大約+70°之間。
4.根據權利要求1所述的曝光掩模，其中，所述半透明區的透光率在所述透明區的透光率的大約20％至大約40％之間。
5.根據權利要求2所述的曝光掩模，其中，所述擋光不透明區被塗覆不透明材料層。
6.根據權利要求5所述的曝光掩模，其中，所述半透明區含有MoSi。
7.根據權利要求6所述的曝光掩模，其中，所述半透明層含有從MoSiN、MoSiO、MoSiC、MoSiCO、MoSiCN、MoSiON和MoSiCON組成的組中選擇的至少一種。
8.根據權利要求5所述的曝光掩模，其中，所述半透明層包括由不透明材料製成的多個切口。
9.根據權利要求5所述的曝光掩模，其中，所述擋光不透明層含有Cr。
10.根據權利要求5所述的曝光掩模，其中，所述半透明層含有大約0-20％的C、0-60％的O、0-60％的N、20-60％的Si，剩餘的為金屬。
11.一種製造半導體裝置的方法，所述方法包括在具有至少兩層薄膜的基板上塗覆光刻膠膜；利用一個曝光掩模使所述光刻膠膜曝光；使所述光刻膠膜顯影為具有第一部分和第二部分的圖案，所述第一部分比所述第二部分厚；使用所述光刻膠圖案作為蝕刻掩模來蝕刻所述至少兩層薄膜。
12.根據權利要求11所述的方法，其中，所述曝光掩模包括半透明區和擋光不透明區，所述半透明區在穿過所述半透明區的入射光中產生相位差，所述相位差的範圍在大約-70°至大約+70°之間。
13.根據權利要求12所述的方法，其中，所述第二部分與所述光刻膠膜接收穿過所述半透明區的光的區域相對應，所述第一部分與所述光刻膠膜接收穿過所述擋光不透明區的光的區域相對應。
14.根據權利要求13所述的方法，其中，所述半導體裝置被用作顯示面板。
15.根據權利要求13所述的方法，其中，所述半導體裝置被用作液晶顯示器的顯示面板。
16.根據權利要求13所述的方法，其中，所述半導體裝置被用作有機發光二極體顯示器的顯示面板。
17.根據權利要求11所述的方法，其中，所述蝕刻至少兩層薄膜的步驟包括去除所述光刻膠膜的所述第二部分；蝕刻薄膜通過去除所述光刻膠膜的所述第二部分而暴露的第一處；去除所述光刻膠膜的所述第一部分。
18.根據權利要求11所述的方法，其中所述至少兩層薄膜包括柵極絕緣層、本徵非晶矽層、非本徵非晶矽層和導電層；所述圖案還包括沒有所述光刻膠膜的第三部分；所述蝕刻所述至少兩層薄膜的步驟包括去除與所述圖案的所述第三部分對應的所述導電層、所述非本徵非晶矽層和所述本徵非晶矽層；去除所述圖案的所述第二部分；去除所述導電層和所述非本徵非晶矽層與所述圖案的所述第二部分相對應的所述部分；去除所述圖案的所述第一部分。
19.根據權利要求11所述的方法，其中所述至少兩層薄膜包括柵極絕緣層、本徵非晶矽層、非本徵非晶矽層和導電層；所述圖案還包括基本上沒有所述光刻膠膜的第三部分；所述蝕刻所述至少兩層薄膜的步驟包括去除所述導電層與所述圖案的所述第三部分對應的所述部分；去除所述圖案的所述第二部分；去除所述非本徵非晶矽層和所述本徵非晶矽層與所述圖案的所述第三部分相對應的所述部分；去除所述導電層與所述圖案的所述第二部分相對應的所述部分；去除所述圖案的所述第一部分；去除所述非本徵非晶矽層與所述圖案的所述第二部分相對應的所述部分。
20.一種製造薄膜電晶體陣列面板的方法，所述方法包括形成包括柵極的柵極線；在所述柵極線上形成柵極絕緣層；在所述柵極絕緣層上形成半導體；在所述半導電層的上方形成包括源極的數據線和漏極；在所述數據線和所述漏極上沉積鈍化層；形成與所述漏極連接的像素電極，其中，利用一個曝光掩模通過照相平版印刷術工藝來蝕刻所述半導體、所述數據線和所述漏極。
21.根據權利要求20所述的方法，其中，所述曝光掩模包括半透明區，包括半透明層，所述半透明層在穿過所述半透明區的入射光中產生相位差，所述相位差設置在大約-70°至大約+70°的範圍內；擋光不透明區，包括不透明層，其中，所述不透明區面向所述數據線和所述漏極；剩餘區，除了所述半透明區和所述擋光不透明區之外的區域。
22.根據權利要求21所述的方法，其中利用所述曝光掩模在照相平版印刷術工藝中形成光刻膠圖案，所述光刻膠圖案包括第一部分和比所述第一部分厚的第二部分。
23.根據權利要求22所述的方法，其中所述第一部分面向所述源極和所述漏極之間的溝道區；所述第二部分面向所述數據線和漏極上的引線區。
24.根據權利要求23所述的方法，其中，在照相平版印刷術工藝中所述引線區與所述擋光不透明區對準；所述溝道區與所述半透明區對準。
25.根據權利要求23所述的方法，還包括在所述數據線、所述漏極和所述半導體之間形成歐姆接觸。
26.根據權利要求25所述的方法，其中，所述數據線、所述漏極、所述歐姆接觸和所述半導體的形成包括在所述柵極絕緣層上沉積本徵非晶矽層、非本徵非晶矽層和導電層；形成光刻膠，所述光刻膠包括第一部分和第二部分，所述第一部分與所述源極和所述漏極之間的所述溝道區相對應，所述第二部分與所述數據線和所述漏極上的所述引線區相對應，所述第二部分厚於所述第一部分；利用所述光刻膠作為蝕刻掩模來蝕刻所述導電層與除了所述引線區和所述溝道區之外的剩餘區域相對應的所述部分；去除所述第一部分以暴露在所述溝道區上的所述導電層；蝕刻在所述剩餘區上的所述本徵非晶矽層和所述非本徵非晶矽層；蝕刻在所述溝道區上的所述導電層和所述非本徵非晶矽層；去除所述第二部分。
全文摘要
本發明提供了一種曝光掩模，該曝光掩模包括擋光不透明區，阻擋入射光；半透明區；和透明區，使大部分入射光穿過，其中，半透明區產生在大約－70°至大約+70°範圍內的相位差。
文檔編號H01L21/336GK1790160SQ20051012427
公開日2006年6月21日 申請日期2005年11月29日 優先權日2004年12月14日
發明者金鐘安, 韓知行, 鄭營培, 鄭培鉉 申請人:三星電子株式會社