一種基於溼法腐蝕製備矽納米線場效應電晶體的方法
2023-06-11 22:23:46 1
專利名稱：一種基於溼法腐蝕製備矽納米線場效應電晶體的方法
技術領域：
本發明涉及一種於溼法腐蝕製備矽納米線場效應電晶體的方法，屬於超大規模集成電路製造技術領域。
背景技術：
當今半導體製造業在摩爾定律的指導下迅速發展，不斷地提高集成電路的性能和集成密度，同時儘可能的減小集成電路的功耗。因此，製備高性能，低功耗的超短溝器件將成為未來半導體製造業的焦點。當進入到22納米技術節點以後，傳統平面場效應電晶體的洩漏電流不斷增加，以及日益嚴重的短溝道效應，漏致勢壘降低(DIBL)效應，不能很好的適應半導體製造的發展。為了克服上述一系列問題，一大批新結構半導體器件開始嶄露頭角，如 DoubleGate FET, FinFET, Tri-Gate FET, Gate-all-around(GAA)Nanowire(NW)FET 等，逐漸引起廣泛的關注。通過多柵結構，特別是圍柵結構，能夠很好的加強柵對於溝道的控制能力，使得電場線難以從漏端直接穿過溝道到達源端，這樣就能大幅度的改善漏致勢壘降低效應，減小洩漏電流，並且很好的抑制短溝道效應。正是由於柵結構導致良好的柵控能力，溝道區域不需要像傳統平面場效應電晶體一樣進行重摻雜來抑制短溝道效應，輕摻雜溝道區域的優勢在於減小了散射帶來的遷移率的下降，從而使多柵結構器件的遷移率得到大幅度改善。此外，一維納米線場效應電晶體由於存在一維準彈道輸運效應，使得器件的遷移率進一步上升。因此，GAA NW FET作為一種新結構器件，將是一個很有潛力的能夠替代傳統平面場效應電晶體的選擇。哈佛大學Yi Cui等人通過合成的方法[Yi Cui，et al.，Science 293, 1281K2001).]，形成了矽納米線，並利用矽納米線場效應電晶體極高的靈敏度成功的檢測了 PH值的變化。然而，這種通過合成形成矽納米線的方法存在很多難以克服的缺陷 (1)合成生長出來的矽納米線沒有統一的方向，絕大多數情況下是無規律、五方向性的生長；(2)合成生長出來的矽納米線其尺寸大小不一，難以實現精確控制；(3)這種自底向上 (bottom-up)的工藝方法，難以和傳統半導體自頂向下(top-down)的製造技術兼容。韓國三星電子公司Sung Dae Suk等人通過SiGe犧牲層在體矽襯底上成功的製備了矽納米線場效應電晶體[Sung Dae Suk, et a],，IEDM Tech. Dig.，p. 717-7202005.]。其核心工藝是通過溼法腐蝕去掉矽膜下面的鍺矽犧牲層從而懸空矽納米線，但是製備工藝相對複雜，生產周期相對漫長。IBM公司S. Bangsaruntip等人通過SOI襯底成功的製備了矽納米線場效應電晶體 [S. Bangsaruntip, et al.，IEDM Tech. Dig.，p. 297-3002009.]。其核心工藝是通過 SOI 襯底上的矽膜減薄技術，在減薄的矽膜上形成源漏和連接源漏的細條狀結構，並利用後續的氫氣退火工藝和犧牲氧化工藝來減小控制矽納米線的直徑尺寸，最後通過源漏抬升技術獲得較大的開啟電流。其主要缺陷為(I)SOI襯底比矽襯底需要更多的成本；(2)源漏抬升技術相對複雜
針對以上這些製備矽納米線場效應電晶體中存在的問題，本發明提出了一種於溼法腐蝕製備矽納米線場效應電晶體的方法。採用此方法可以在體矽片上很容易的形成矽納米線場效應電晶體，而且整個工藝流程完全與常規矽基超大規模集成電路製造技術兼容， 製備工藝具有簡單、方便、周期短的特點。此外，採用此工藝製備出的矽納米線場效應電晶體其矽納米線溝道直徑可以控制在十納米左右，全包圍柵結構可以提供很好的柵控制能力，非常適合於製備超短溝器件，進一步縮小器件尺寸。最後，此方法製備形成的矽納米線場效應電晶體，具有較小的源漏串聯電阻，不需要進行額外的源漏提升工藝處理就能獲得較高的開啟電流。
發明內容
本發明的目的在於提供一種於溼法腐蝕製備矽納米線場效應電晶體的方法，通過如下技術方案予以實現一種製備矽納米線場效應電晶體的方法，包括以下步驟a)製備源漏和連接源漏的細條狀的圖形結構該步驟主要目的是利用電子束光刻在硬掩膜上形成源漏和連接源漏的細條狀圖形結構，利用電子束光刻可以使形成的細條狀結構寬度在100納米左右，這樣的寬度對於之後的溼法腐蝕矽，懸空細線條是最佳的。同時，增加了硬掩膜層主要是出去在溼法腐蝕矽時保護頂部不被腐蝕。i.定義有源區，形成LOCOS隔離；ii.在襯底上澱積氧化矽薄膜作為硬掩膜；iii.通過電子束光刻，刻蝕氧化矽工藝，在硬掩膜上形成源漏和連接源漏的細條狀的圖形結構；iv.去掉電子束光刻膠v.通過刻蝕矽工藝，將硬掩膜上的圖形結構轉移到矽材料上；vi.底管抑制離子注入；b)製備懸空的連接源漏的矽納米線該步驟主要目的是是通過精確控制溼法腐蝕矽的腐蝕速率，根據不同的細線條寬度採用不同的腐蝕時間，使矽細線條懸空，並儘可能的達到較小的初始線寬，這樣才能通過後續的犧牲氧化使矽納米線直徑尺寸達到10納米左右。i.通過HNA溶液溼法腐蝕矽材料，懸空連接源漏的矽細線條；ii.溼法腐蝕去掉氧化矽硬掩膜；iii.通過犧牲氧化將連接源漏的懸空矽細線條縮小到納米尺寸，形成矽納米線；iv.溼法腐蝕去掉犧牲氧化形成的氧化矽；c)製備柵結構和源漏結構該步驟主要目的是形成柵結構，其中柵結構需要用電子束光刻來定義，這主要是因為電子束光刻能容易的將柵線條寬度控制在32納米左右，這是我們需要的溝道長度。後面的側牆工藝，在源漏離子注入之前完成，其側牆的厚度控制在20納米左右，這樣的設計主要是對串聯電阻大小，寄生電容以及源漏雜質由於退火橫向擴散這三個問題的綜合考慮。較小的側牆厚度，使得側牆下面的源漏延伸區串聯電阻較小，但是會使源漏和柵之間的寄生電容增加，同時也使得源漏雜質更容易擴散到溝道區域，引起源漏穿通的風險。i.熱氧氧化形成柵氧化層；ii.在襯底上澱積多晶矽薄膜，作為柵材料；iii.通過電子束光刻和接下來的刻蝕多晶矽工藝形，成多晶矽柵線條，跨過矽納米線，並形成全包圍納米線的結構；iv.去掉電子束光刻膠；v.通過在襯底上澱積氧化矽薄膜和接下來的刻蝕氧化矽工藝，在多晶矽柵線條兩側形成氧化矽側牆；vi.通過離子注入和高溫退火，形成源漏結構。d)製備金屬接觸和金屬互聯該步驟主要目的是引出源漏端和柵端，方便測試和形成大規模電路結構。本發明具有如下技術效果通過採用此方法可以在體矽片上很容易的形成矽納米線場效應電晶體，而且整個工藝流程完全與常規矽基超大規模集成電路製造技術兼容，製備工藝具有簡單、方便、周期短的特點。此外，採用此工藝製備出的矽納米線場效應電晶體其矽納米線溝道直徑可以控制在十納米左右，全包圍柵結構可以提供很好的柵控制能力，非常適合於製備超短溝器件， 進一步縮小器件尺寸。最後，此方法製備形成的矽納米線場效應電晶體，具有較小的源漏串聯電阻，不需要進行額外的源漏提升工藝處理就能獲得較高的開啟電流。
圖1-6是本發明提出的基於溼法腐蝕製備矽納米線場效應電晶體的工藝流程示意圖。工藝流程的簡要說明如下圖1為定義有源區，形成LOCOS隔離；圖2為在有源區襯底上澱積氧化矽薄膜作為硬掩膜；圖3A為電子束光刻源漏和連接源漏的細條狀圖形結構， 並通過各項同性幹法刻蝕氧化矽、矽襯底，將上述圖形轉移到矽襯底上的俯視圖；圖!3B-3D 為圖3A結構中AA、BB、CC方向上的截面圖；圖3E-3G為圖3結構經過溼法腐蝕矽以後AA、 BB、CC方向上的截面圖；圖4A為經過溼法腐蝕去掉氧化矽薄膜，犧牲氧化，再一次經過溼法腐蝕去掉氧化矽薄膜之後的器件結構；圖4B-4D為圖4A結構中AA、BB、CC方向上的截面圖； 圖5A為電子束光刻、刻蝕多晶矽之後，從而形成多晶矽柵細線條；圖5B-5E為圖5A結構中 AA、BB、CC、DD方向上的截面圖；圖6為形成氧化矽側牆結構。圖中^^氧化矽多晶矽襯底爐激』ι ·■·■·■· I_
具體實施例方式下面結合附圖和具體實施例對本發明進行詳細說明，具體給出一實現本發明提出的製備矽納米線場效應電晶體的工藝方案，但不以任何方式限制本發明的範圍。根據下列步驟製備溝道直徑約為10納米，溝道長度約為32納米的η型矽納米線場效應電晶體1.在矽襯底上低壓化學氣相沉積氧化矽300 Α；2.在氧化矽上低壓化學氣相沉積氮化矽1000 Α；
3.光學光刻定義有源區；
4.各項異性幹法刻蝕1000 A氮化矽；
5.各向異性幹法刻蝕300 A氧化矽；
6.熱氧化生長5000 A氧化矽，形成LOCOS隔離；
7.各項同性溼法腐蝕1000 A氮化矽；
8.各向同性溼法腐蝕300 A氧化矽，如圖1所示；
示；9.在矽襯底上低壓化學氣相沉積氧化矽2000 A，形成氧化矽硬 ■膜，如圖2所10.電子束光刻定義源漏和連接源漏的細條狀圖形結構，其中細條狀圖形結構的寬度為50納米，長度為300納米；11.各向異性幹法刻蝕2000 A氧化矽；12.各項異性幹法刻蝕2000A矽襯底，將圖形轉移到矽襯底上，如圖3A-3D所示；13.抑制底管離子注入，注BF2，注入能量為50keV，注入劑量為lel6cm_2 ；14.各向同性通過HNA溶液溼法腐蝕1000 A矽襯底，懸空納米線，如圖3E-3G所示；15.各項同性溼法腐蝕2000 A氧化矽，去掉氧化矽硬掩膜；16.熱氧化生長500 A氧化矽，作為犧牲氧化，將連接源漏的懸空矽細線條縮小到納米尺寸，形成矽納米線；17.各向同性溼法腐蝕500 A氧化矽，去掉犧牲氧化層，如圖4A-4D所示；18.熱氧化生長15 A氧化矽，作為柵氧化層；19.低壓化學氣相沉積多晶矽2000 A，作為柵材料；20.電子束光刻定義柵細線條，柵條的寬度為32納米；21.各項異性幹法刻蝕2000 A多晶矽，形成柵細線條，如圖5A-5E所示；22.去掉電子束光刻膠；23.低壓化學氣相沉積氧化矽200 A，作為側牆材料；24.各向異性幹法刻蝕200 A氧化層，形成側牆；25.源漏離子注入，注As，注入能量為50keV，注入劑量為4el5cm_2 ；26. RTP退火，1050度，5秒，在氮氣氛圍下，如圖6所示；27.製備金屬接觸和金屬互聯。上面描述的實施例並非用於限定本發明，任何本領域的技術人員，在不脫離本發明的精神和範圍內，可做各種的更動和潤飾，因此本發明的保護範圍視權利要求範圍所界定。
權利要求
1. 一種基於溼法腐蝕製備矽納米線場效應電晶體的方法，具體包括a)製備源漏和連接源漏的細條狀的圖形結構 i.定義有源區，形成LOCOS隔離； .在襯底上澱積氧化矽薄膜作為硬掩膜；iii.通過一次電子束光刻，刻蝕氧化矽工藝，在硬掩膜上形成源漏和連接源漏的細條狀的圖形結構；iv.去掉電子束光刻膠；v.通過刻蝕矽工藝，將硬掩膜上的圖形結構轉移到矽襯底上；vi.底管抑制離子注入；b)製備懸空的連接源漏的矽納米線i.通過HNA溶液各項同性溼法腐蝕矽材料，懸空連接源漏的矽細線條； .溼法腐蝕去掉氧化矽硬掩膜；iii.通過犧牲氧化將連接源漏的懸空矽細線條縮小到納米尺寸，形成矽納米線；iv.溼法腐蝕去掉犧牲氧化形成的氧化矽；c)製備柵結構和源漏結構1.熱氧氧化形成柵氧化層； .在襯底上澱積多晶矽薄膜，作為柵材料；iii.通過電子束光刻和接下來的刻蝕多晶矽工藝形，形成多晶矽柵線條，跨過矽納米線，並形成全包圍納米線的結構；iv.去掉電子束光刻膠v.通過在襯底上澱積氧化矽薄膜和接下來的刻蝕氧化矽工藝，在多晶矽柵線條兩側形成氧化矽側牆；vi.通過離子注入和高溫退火，形成源漏結構；d)製備金屬接觸和金屬互聯。
2.如權利要求1所述的方法，其特徵在於所述步驟a)中LOCOS隔離的製備具體為1)在襯底上澱積氧化矽薄膜，在氧化矽薄膜上澱積氮化矽薄膜，作為硬掩膜；2)光學光刻定義有源區圖形；3)刻蝕氮化矽薄膜、氧化矽薄膜，將圖形轉移到硬掩膜上；4)去掉光學光刻膠；5)熱氧化生長氧化矽，形成LOCOS隔離。
3.如權利要求1所述的方法，其特徵在於上述步驟中，澱積氧化矽和多晶矽採用化學氣相澱積法。
4.如權利要求1所述的方法，其特徵在於上述步驟中，刻蝕氧化矽、多晶矽和襯底材料採用各向異性幹法刻蝕技術。
全文摘要
本發明提出一種基於溼法腐蝕製備矽納米線場效應電晶體的方法，包括定義有源區；澱積氧化矽薄膜作為硬掩膜；並形成源漏和連接源漏的細條狀的圖形結構；通過刻蝕矽工藝，將硬掩膜上的圖形結構轉移到矽材料上；抑制底管離子注入；通過溼法腐蝕矽材料，懸空連接源漏的矽細線條；將矽細線條縮小到納米尺寸形成矽納米線；澱積多晶矽薄膜；通過電子束光刻形成多晶矽柵線條，跨過矽納米線，並形成全包圍納米線的結構；通過在襯底上澱積氧化矽薄膜和接下來的刻蝕氧化矽工藝，在多晶矽柵線條兩側形成氧化矽側牆；通過離子注入和高溫退火，形成源漏結構，最終製備出納米線場效應電晶體，該方法與常規集成電路製造技術兼容，製備工藝簡單、方便、周期短。
文檔編號H01L21/762GK102315170SQ20111013873
公開日2012年1月11日 申請日期2011年5月26日 優先權日2011年5月26日
發明者孫帥, 樊捷聞, 王潤聲, 艾玉傑, 鄒積彬, 黃如, 黃欣 申請人:北京大學