低通濾波電路及反饋系統的製作方法
2023-06-12 01:18:26 4
專利名稱：低通濾波電路及反饋系統的製作方法
技術領域：
本發明涉及一種低通濾波電路，特別涉及在相位同步電路和延遲鎖定環電路等反饋系統中，比較適合作為環路濾波器用的低通濾波電路的技術。
背景技術：
反饋系統，特別是相位同步電路(以下，稱為PLL)現在正成為半導體集成電路系統中不可缺少的構成要素，幾乎所有的LSI中都安裝有相位同步電路。並且，其應用範圍跨越通信機器、微處理器、IC卡等多種領域。
圖14表示一般的充電泵型PLL的結構。參照該圖，對PLL的概要進行說明。相位比較器10比較提供給PLL的輸入時鐘CKin和反饋時鐘CKdiv的相位差，並且輸出與該相位差相對應的信號UP及信號DN。充電泵電路20根據信號UP及信號DN，輸出電流Ip(吐出或者吸入)。環路濾波器30將電流Ip平滑化，且作為電壓Vout輸出。電壓控制振蕩器40根據電壓Vout，使PLL的輸出時鐘CKout的頻率發生變化。分頻器50將輸出時鐘CKout進行N分頻，且作為反饋時鐘CKdiv反饋到相位比較器10。在重複以上步驟的過程中，輸出時鐘CKout漸漸收斂到所規定的頻率，且被鎖定。
環路濾波器30為前述PLL的構成要素中特別重要的要素。可以說，PLL的響應特性由環路濾波器30的濾波特性來決定。
圖15表示一般的環路濾波器。其中的(a)為被動濾波器，(b)為主動濾波器。兩者能夠相互等效變換，兩者的傳遞特性相同。從該圖能夠看出，環路濾波器30不管是被動型還是主動型，實際上為電阻元件與電容元件相組合而形成的低通濾波電路。
而根據PLL的控制理論，最好使PLL的響應頻帶寬度最大為輸入時鐘的10分之一左右的頻率。根據該理論，以較低頻率的基準時鐘作為輸入的PLL必須使環路濾波器的截止頻率較低、響應頻帶寬度較窄。因此，以往的PLL中的環路濾波器具有較大的時間常數、也就是CR積。為了實現大的CR積，一般是使電容元件較大。
但是，使電容元件較大成為電路規模增大的要因。這會成為特別是具備多個PLL的半導體集成電路、例如微處理器等的深刻問題。並且，特別在IC卡中，從可靠性的方面考慮，必須要避免安裝比卡的厚度厚的部品，因此實際上不可能採用在外部安裝大型的電容元件的方法。所以，以往為了縮小環路濾波器的電容元件，採用了以下所述的方法。
第一個例子將通常串聯的電容元件及電阻元件分離構成環路濾波器，且分別對這些元件提供電流，在加法電路中合計所產生的電壓且輸出(例如參照專利文獻1)。這樣一來，由於使提供給電容元件的電流小於提供給電阻元件的電流，因此能夠維持與以往相同的濾波特性，同時，相對地實現電容元件的小型化。
第二個例子為本案發明人的專利申請(日本國專利申請2003-121647號，以下稱為以前的申請)所明確指出的環路濾波器。圖16表示以前的申請所明確指出的環路濾波器的一個例子。該環路濾波器輸入將電流Ip按一定的比率內分的兩個系統的電流。具體地說，環路濾波器輸入分別來自輸入端IN1及IN2的電流Ip/10及9Ip/10。並且，輸出在電容元件31及電阻元件32之間所產生的電壓。這樣一來，能夠保持與圖15(a)所示的被動濾波器相同的傳遞特性，同時，大幅度地縮小電容元件31。
《專利文獻1》專利第2778421號公報(第3頁、圖1)但是，由於在上述第1個例子中，即使在構成被動型的環路濾波器時也必須要加法電路，因此，增大了該部分的電路面積，也增加了電路的複雜度。而在上述第2個例子中，由於不需要加法電路，因此不會產生增大電路面積及電路複雜度的問題，但是恐怕會產生由於輸入端IN2的電位非常接近接地電位而引起的各種問題。
首先，若輸入端IN2的電位與接地電位接近的話，則控制給輸入端IN2提供、停止電流的MOS電晶體(無圖示)不能穩定地工作。因此，不能準確地給輸入端IN2提供固定的電流，低通濾波電路的工作恐怕會不穩定。
並且，由於輸入端IN2的電位非常接近於接地電位，因此印加在電容元件33的兩端的電壓變得非常地小，難以在電容元件33上使用MOS電容。若不印加閾值電壓以上的電壓，恐怕MOS電容的電容值會下降，不能作為電容發揮作用。
現在，PLL被大量地應用在數字電路，在很多數字電路的製造過程中不包含電容工藝。因此，在外部不能安裝電容元件的條件限制下，PLL的環路濾波器中的電容元件用MOS電容構成。但是，如上所述，在以前的申請所明確指出的環路濾波器中，難以使用MOS電容構成電容元件33。因此，變成了例如使用布線間電容等構成電容元件33，這成了增大電路面積的主要原因。
發明內容
如上述問題所鑑，本發明的課題在於對於低通濾波電路，能夠保持與以往相同的濾波特性，同時，實現電容元件的小型化，使其穩定地工作。並且，使用MOS電容構成這種低通濾波電路。並且，提供具備這種低通濾波電路作為環路濾波器的反饋系統。
為了解決上述課題，本發明所採用的第1個方案是，作為低通濾波電路，其包括擁有第1電容元件的第1元件塊；擁有電阻元件及與該電阻元件串聯的電源，一端連接在上述第1元件塊的一端，另一端接收基準電壓的第2元件塊；擁有第2電容元件且與上述第2元件塊並聯的第3元件塊；連接在上述第1元件塊的另一端且接收第1電流的第1輸入端；及連接在上述第1到第3元件塊的連接處，接收相當於方向與上述第1電流相同且大小為其一定倍數的第2電流的第2輸入端。該低通濾波電路以上述第1元件塊的一端產生的電壓作為輸出。
因此，能夠使流入第1元件塊的電流小於流入第2及第3元件塊的電流。也就是說，第2輸入端接收的第2電流與流入第1元件塊的電流合流，流入第2及第3元件塊。因此，能夠避免增大第2元件塊中的電阻元件的電阻值，僅使第1元件塊中的電容元件相對地縮小。並且，由於在第2元件塊設置電源，因此在第2輸入端一定印加有比該電源電壓高的電壓。所以，控制給第2輸入端提供、停止電流的MOS電晶體能夠穩定地工作，能夠將所規定的電流準確地提供給第2輸入端，並且，確保了印加在第2電容元件的兩端的電壓，較易使用MOS電容。
並且，本發明所採用的第2個方案是，作為低通濾波電路，其包括擁有第1電容元件且一端接收第1電壓的第1元件塊；擁有以在上述第1元件塊的另一端產生的電壓為輸入的電壓緩衝電路，及與該電壓緩衝電路的輸出側串聯的電阻元件，且一端連接在上述第1元件塊的另一端的第2元件塊；擁有第2電容元件且與上述第2元件塊並聯的第3元件塊；連接在上述第1元件塊的另一端且接收第1電流的第1輸入端；及連接在上述第2及第3元件塊的連接處，輸入大小相當於上述第1電流的一定倍數的第2電流的第2輸入端。該低通濾波電路以在上述第2及第3元件塊的連接處產生的電壓作為輸出。
這樣一來，能夠避免第1元件塊和第2及第3元件塊串聯，同時，輸出在第1及第2元件塊產生的電壓的合計。並且，不需要合計電壓用的加法電路。也就是說，能夠使第1及第2輸入端的電壓保持較大，能夠使第1及第2輸入端穩定地接收第1及第2電流。並且，由於確保了印加在第1及第3元件塊的電壓，因此在第1及第2電容元件較易使用MOS電容。
並且，本發明所採用的第3個方案是，作為低通濾波電路，其包括擁有第1電容元件且一端接收第1電壓的第1元件塊；擁有電阻元件及與該電阻元件串聯的電源且一端接收第2電壓的第2元件塊；擁有第2電容元件，一端連接在上述第2元件塊的另一端，另一端接收上述第2電壓的第3元件塊；將在上述第1元件塊的另一端產生的電壓變成電流的第1電壓電流變換電路；將在上述第2元件塊的另一端產生的電壓變成電流的第2電壓電流變換電路；連接在上述第1元件塊的另一端且接收第1電流的第1輸入端；及連接在上述第2及第3元件塊的連接處，接收大小相當於上述第1電流的一定倍數的第2電流的第2輸入端。該低通濾波電路以由上述第1及第2電壓電流變換電路所變換的電流的合計作為輸出。
這樣一來，能夠避免第1元件塊和第2及第3元件塊串聯，同時，輸出與在第1及第2元件塊產生的電壓相對應的電流的合計。因此，不需要加法電路。也就是說，能夠使第1及第2輸入端的電壓保持較大，且能夠使第1及第2輸入端穩定地接收第1及第2電流。並且，由於確保了印加在第1及第3元件塊的電壓，因此在第1及第2電容元件較易使用MOS電容。
最好上述第2元件塊中的上述電阻元件為上述電源的內部電阻。或者，最好上述第2元件塊中的上述電阻元件為上述電壓緩衝電路的內部電阻。
並且，最好上述第2元件塊中的上述電阻元件為開關電容電路。
並且，最好在上述第2及第3方法所涉及的低通濾波電路中，上述第1及第2電容元件都為MOS電容。
並且，本發明所採用的方案是，一種讓根據輸入時鐘所產生的輸出時鐘反饋，使該輸出時鐘為所規定的特徵的反饋系統，該反饋系統包括由上述低通濾波電路構成的環路濾波器；根據上述輸入時鐘和被反饋的時鐘的相位差，產生輸入到上述環路濾波器用的上述第1及第2電流的充電泵電路；及根據來自上述環路濾波器的輸出信號產生上述輸出時鐘的輸出時鐘產生器。
這樣一來，能夠保持與以往相同的環路特性，同時，實現比以往小型的反饋環路。
(發明的效果)如上所述，根據本發明，能夠在保持與以往相同的濾波特性的同時，實現由小型的電容元件構成的、能夠穩定工作的低通濾波電路。並且，由於能夠在電容元件上印加充足的電壓，因此較易使用MOS電容。
特別是使用本發明所涉及的低通濾波電路作為PLL等反饋系統中的環路濾波器時，能夠使環路濾波器中的電容元件小型化。而且，由於能夠積極地使用MOS電容，因此在擁有反饋系統的數字電路的製造工藝中，不必設置電容工藝。這樣一來，能夠獲得使反饋系統小型化及降低製造成本的效果。
附圖的簡單說明圖1為本發明的第1實施例所涉及的反饋系統的結構圖。
圖2為表示將一般的被動濾波器換成本發明的第1實施例所涉及的環路濾波器的變換過程的圖。
圖3為本發明的第1實施例所涉及的環路濾波器中的電源的具體電路圖。
圖4為用開關電容電路構成本發明的第1實施例所涉及的環路濾波器中的電阻元件時的電路圖。
圖5為本發明的第2實施例所涉及的環路濾波器的結構圖。
圖6為在本發明的第2實施例所涉及的環路濾波器中的電壓緩衝電路的具體電路圖。
圖7為在本發明的第2實施例所涉及的環路濾波器中的電壓緩衝電路的其它具體電路圖。
圖8為圖7所示的環路濾波器用的充電泵電路的電路圖。
圖9為本發明的第3實施例所涉及的環路濾波器的結構圖。
圖10為將本發明的PLL和DLL應用在IC卡上的例子。
圖11為將本發明的PLL和DLL應用在COC部件的例子。
圖12為將本發明的PLL和DLL安裝在LSI墊片區域的例子。
圖13為將本發明的PLL和DLL安裝在微處理機上的例子。
圖14為一般的充電泵型PLL的結構圖。
圖15為一般的環路濾波器的電路圖。
圖16為日本國專利申請2003-121647號所明確指出的環路濾波器的電路圖。
(符號的說明)20A，20B-充電泵電路；30A，30B，30C-環路濾波器(低通濾波電路)；31-電容元件(第1電容元件，第1元件塊)；32-電阻元件(第2元件塊)；32-開關電容電路；33-電容元件(第2電容元件，第3元件塊)；34-電源(第2元件塊)；35，35A，35B-電壓緩衝電路；36-NMOS電晶體(第1電壓電流變換電路)；37-NMOS電晶體(第2電壓電流變換電路)；40-電壓控制振蕩器(輸出時鐘產生器)；IN1-輸入端(第1輸入端)；IN2-輸入端(第2輸入端)。
具體實施例方式
以下，參照附圖對本發明的實施例加以說明。
(第1實施例)
圖1表示本發明的第1實施例所涉及的反饋系統的結構。本實施例所涉及的反饋系統為PLL，包括相位比較器10、充電泵電路20A、環路濾波器30A、作為輸出時鐘產生器的電壓控制振蕩器40、及分頻器50。其中，相位比較器10、電壓控制振蕩器40及分頻器50正如以上所說明的。以下，對充電泵電路20A及環路濾波器30A進行詳細說明。
充電泵電路20A包括提供電流αIp及(1-α)Ip的充電用的電流源21及23、和放電用的電流源22及24。並且，若信號UP被提供，則控制開關SW1及SW3導通，電流αIp及(1-α)Ip被吐出。而若信號DN被提供，則控制開關SW2及SW4導通，電流αIp及(1-α)Ip被吸入。也就是說，從充電泵電路20A出入相當於將電流Ip內分成α∶(1-α)的兩個系統的電流。
環路濾波器30A將從充電泵電路20A出入的電流αIp及(1-α)Ip分別輸入到輸入端IN1及IN2。在環路濾波器30A中，在輸入端IN1及輸入端IN2之間設置有作為第1元件塊的電容元件31。並且，在輸入端IN2及基準電壓之間，設置有作為第2元件塊的相互串聯的電阻元件32及電源34、和與第2元件塊並聯的作為第3元件塊的電容元件33。並且，環路濾波器30A輸出輸入端IN1的電壓Vout，也就是在電容元件31的一端產生的電壓。
在環路濾波器30A中，提供給輸入端IN1的電流αIp流入電容元件31、及相互並聯的電阻元件32及電容元件33。並且，提供給輸入端IN2的與電流αIp方向相同的電流(1-α)Ip，流入並聯的電阻元件32及電容元件33。所以，由於流入並聯的電阻元件32及電容元件33的僅僅一部分電流流入電容元件31，因此能夠相對地縮小該靜電電容。並且，當使電容元件31小型化時，在電容元件31及電阻元件32之間產生的電壓與不設置輸入端IN2，也不使電容元件31小型化的情況下，將電流Ip提供給輸入端IN1時產生的電壓沒有什麼不同。
這裡，參照圖2，對將一般的被動濾波器換成本實施例所涉及的環路濾波器的方法加以說明。圖2(a)所示的被動濾波器正是圖15(a)所示的被動濾波器。在該被動濾波器中，當使電容元件31的電容值為CX，電阻元件32的電阻值為RX，及電容元件33的電容值為C3X時，通過按照以下的變換式(1)～(3)變換各個元件值，獲得圖2(b)所示的被動濾波器。C＝C3X+CX(1)C3=(C3X+CX)C3XCX----(2)]]>R=RXCX2(C3X+CX)2----(3)]]>並且，在該被動濾波器中，交換輸入端IN1及接地端同時在電容元件31與電阻元件32之間設置輸入端IN2，來將電流Ip/10及9Ip/10提供給輸入端IN1及IN2。這樣一來，獲得了圖2(c)所示的，將電容元件31縮小到以往的1/10的被動濾波器，也就是本實施例所涉及的環路濾波器30A。
返回到圖1，在本實施例所涉及的環路濾波器30A中，電壓Vth的電源34串聯在電阻元件32。電壓Vth為MOS電晶體的閾值電壓。也就是說，由於輸入端IN2的電壓一定高於構成控制開關SW2的MOS電晶體的閾值電壓，因此充電泵電路20A能夠穩定地將固定的電流αIp提供給輸入端IN2。並且，由於在電容元件33的兩端一定印加有電壓Vth以上的電壓，因此使MOS電容的電容值增大且電容元件33作為電容穩定地發揮作用。
圖3表示電源34的具體電路結構。電源34由二極體連接的NMOS電晶體341、及給NMOS電晶體341提供偏流Ibias的電流源342構成。也可以用電阻元件代替NMOS電晶體341，並且，也可以用其它的電阻性阻抗元件代替它。但是，要使電源34的內部電阻值，也就是NMOS電晶體341的電阻值RN、和圖3所示的電阻元件32的電阻值Rr的合成電阻值成為圖2(c)所示的電阻元件32的電阻值R。這樣一來，通過將NMOS電晶體341的電阻值設定為R，能夠省略電阻元件32。
而電阻元件32也可以由開關電容電路構成。圖4(a)表示由開關電容電路(SCF電路)構成圖2(c)所示的電阻元件32時的低通濾波電路。眾所周知，開關電容電路為將電容取樣進行電荷傳送的電路，其與電阻的工作相同。圖4(b)表示開關電容電路32′的結構例。開關電容電路32′中的各個開關與時鐘CK及為其相反的時鐘/CK相呼應進行開、關工作。若使開關電容電路32′中的電容值為C，時鐘CK的頻率即取樣頻率為f，則開關電容電路32′作為電阻值1/(2Cf)的電阻發揮作用。另外，能夠用本實施例所涉及的PLL的輸入時鐘CKin或輸出時鐘CKout作為時鐘CK。
以上，根據本實施例，在通過接收兩個系統的電流實現電容元件31的小型化的環路濾波器30A中，確保了充電泵電路20A中的控制開關SW2能夠工作時的輸入端IN2的電壓。這樣一來，實現了固定的電流準確地出入環路濾波器30A，穩定正確的抽樣工作。並且，由於確保了電容元件33的兩端的電壓，因此能夠使電容元件33為MOS電容。而且，由於使輸入端IN1接收的電流值較小，因此能夠使電容元件31更小型化。
另外，在上述說明中，電源34的電壓Vth為MOS電晶體的閾值電壓，本發明對此不作限定。電壓Vth只要為能夠保證充電泵電路20A的恆流性的電壓就行。
並且，也可以交換電源34與電阻元件32的連接順序。也就是說，也可以將電源34的正極連接在輸入端IN2及電容元件33，使電阻元件32的一端接收接地電位。
(第2實施例)由於在第1實施例所涉及的環路濾波器30A中，電容元件31與電容元件33串聯，因此輸入端IN1的電壓被分壓，分別印加在電容元件31及33。所以，若使電源34的電壓Vth上升得過高，則印加在電容元件31的兩端的電壓反倒相對地變低了。並且，若該電壓下降到MOS電晶體的閾值電壓以下，則難以使用MOS電容構成電容元件31。因此，認為實現了將電容元件31和電容元件33並聯，具有與以往相同的濾波特性的環路濾波器。
圖5表示本發明的第2實施例所涉及的環路濾波器的結構。本實施例所涉及的環路濾波器30B包括作為第1電容元件塊的電容元件31、作為第2元件塊的相互串聯的電阻元件32及電壓緩衝電路35、及作為第3元件塊的電容元件33。電容元件31的一端接收作為第1電壓的接地電位，輸入端IN1及電壓緩衝電路35的輸入側連接在其另一端。電壓緩衝電路35的輸出側連接在電阻元件32。輸入端IN2及電阻元件32連接在電容元件33的一端，另一端接收作為第2電壓的接地電位。並且，環路濾波器30B輸出在電阻元件32與電容元件33的連接處產生的電壓Vout。也就是說，環路濾波器30B實際上輸出在電容元件31產生的電壓和電容元件33產生的電壓的合計電壓。另外，電容元件31及33都為由NMOS電晶體構成的MOS電容。
能夠用環路濾波器30B替換圖1所示的PLL中的環路濾波器30A。此時，環路濾波器30B，例如從充電泵電路20A將電流Ip/10及電流Ip輸入到輸入端IN1及IN2，並且將在電阻元件32與電容元件33的連接處產生的電壓Vout輸出到電壓控制振蕩器40。也就是說，通過將相對較小的電流提供給電容元件31，能夠使電容元件31的電容值小型化。
其次，對本實施例所涉及的環路濾波器30B所顯示的與一般的被動濾波器相同的傳遞特性加以說明。現在，在圖2(a)所示的被動濾波器中，若使輸入電流為Ipx，且使來自電阻元件32與電容元件33的連接處的輸出電壓為Vout，則該被動濾波器的傳遞函數成為以下的式子(4)Vout/IPX=(1+C3XCX)(sCXRX+1)sCX(sRXC3XCXC3X+CX+1)----(4)]]>而環路濾波器30B的傳遞函數變成以下的式子(5)Vout/IP=sCR+1sC(sC3R+1)----(5)]]>這裡，通過按照以下的變換式(6)～(9)改變各個元件值，式子(4)與式子(5)變得一樣。R＝RX(6)C＝CX(7)C3=C3XCXC3X+CX----(8)]]>IP=(1+C3XCX)IPX----(9)]]>圖6表示電壓緩衝電路35A的具體電路結構。電壓緩衝電路35A包括由PMOS電晶體351及352構成的電流鏡電路353、產生電流鏡電路353的輸入側電流的NMOS電晶體354、及接收電流鏡電路353的輸出電流且二極體連接的NMOS電晶體355。電壓緩衝電路35A，在NMOS電晶體354的柵極接收在電容元件31產生的電壓，輸出在NMOS電晶體355產生的電壓。這裡，通過使NMOS電晶體354及355的跨導(任意值)相等，且使PMOS電晶體351及352的跨導(任意值)相等，交流電壓增益幾乎變成「1」。也就是說，電壓緩衝電路35A作為電壓緩衝器發揮作用。
另外，也可以用電阻元件代替NMOS電晶體355，也可以用其它的電阻性阻抗元件代替它。但是，要使電壓緩衝電路35A的內部電阻值，也就是NMOS電晶體355的電阻值RN、和圖6所示的電阻元件32的電阻值Rr的合成電阻值成為圖5所示的電阻元件32的電阻值R。這樣一來，通過將NMOS電晶體355的電阻值設定為R，能夠省略電阻元件32。
當環路濾波器30B為圖6所示的結構時，在輸入電壓Vout的電壓控制振蕩器40中，NMOS電晶體41產生電壓控制振蕩器40內的偏流。當使用PMOS作為產生該偏流的電晶體時，環路濾波器30B變成以下的結構。
圖7表示電壓緩衝電路35的其它具體電路結構。圖7所示的電壓緩衝電路35B為省略了圖6所示的電壓緩衝電路35A中的PMOS電晶體352及NMOS電晶體355的結構。電壓緩衝電路35B，在NMOS電晶體354的柵極，接收在電容元件31產生的電壓，輸出在PMOS電晶體351產生的電壓。這裡，通過設定PMOS電晶體351及NMOS電晶體354的跨導使電壓緩衝電路35B的交流電壓增益幾乎變為「1」，從而使電壓緩衝電路35B作為電壓緩衝器發揮作用。
在圖7所示的結構中，電容元件33由PMOS電晶體構成，連接在作為第2電壓的電源電壓。並且，輸入端IN2接收的電流Ip與輸入端IN1接收的電流Ip/10方向相反。並且，在輸入電壓Vout的電壓控制振蕩器40中，PMOS電晶體42產生電壓控制振蕩器40內的偏流。
圖8表示圖7所示的環路濾波器30B用的充電泵電路。充電泵電路20B包括電流源21、22、23及24，其中，電流源21及23隻不過是將提供電流Ip的以往的電流源分割，使供給電流成為α∶(1-α)。電流源22及24也一樣。並且，若信號UP被提供，則控制開關SW1、SW3及SW5導通，由電流源21及23提供的為電流的合成的電流Ip被吐出，同時，電流αIp被吸入。而若信號DN被提供，則控制開關SW2、SW4及SW6導通，由電流源22及24提供的為電流的合成的電流Ip被吸入，同時，電流αIp被吐出。
而圖7所示的環路濾波器30B的傳遞函數為以下的式子(10)Vout/IP=RP{sCRN(1+RrRP)+1}sCRN{sC3(RP+Rr)+1}----(10)]]>這裡，通過按照以下的變換式(11)及(12)改變各個元件值，RP＝RN(11)R＝RP+Rr(12)式子(10)和式子(5)變得一樣。因此，式子(10)和式子(4)變得一樣。
另外，也可以用電阻元件代替PMOS電晶體341，也可以用其它的電阻性阻抗元件代替它。但是，要使電壓緩衝電路35B的內部電阻值，也就是PMOS電晶體351的電阻值RP、和圖7所示的電阻元件32的電阻值Rr的合成電阻值成為圖5所示的電阻元件32的電阻值R。這樣一來，通過將PMOS電晶體351的電阻值設定為R，能夠省略電阻元件32。
以上，根據本實施例，由於將電容元件31與電容元件33並聯，因此比較容易在這些元件上印加大的電壓。所以，在電容元件31及33上比較容易使用MOS電容。並且，通過使輸入端IN1接收的電流值較小，能夠使電容元件31更小型化。
另外，與第1實施例一樣，也可以用開關電容電路構成環路濾波器30B中的電阻元件32。
並且，當然也可以用例如布線間電容等代替MOS電容構成電容元件31及33。
(第3實施例)在第2實施例中，當在環路濾波器30B的輸出電壓Vout與電壓控制振蕩器40的振蕩頻率之間有明顯的線形性，並且，在不必使電壓控制振蕩器40的振蕩頻率發生大的變化時，也可以用輸出一定的電壓的電源代替電壓緩衝電路35連接在電阻元件32。以下，對用環路濾波器30B中的電源代替電壓緩衝電路35而構成的環路濾波器進行說明。
圖9表示本發明的第3實施例所涉及的環路濾波器的結構。本實施例所涉及的環路濾波器30C包括作為第1元件塊的電容元件31、作為第2元件塊的相互串聯的電阻元件32及電源34、作為第3元件塊的電容元件33、作為第1電壓電流變換電路的NMOS電晶體36、及作為第2電壓電流變換電路的NMOS電晶體37。電容元件31的一端接收作為第1電壓的接地電位，輸入端IN1及NMOS電晶體36的柵極連接在另一端。電源34的負極接收作為第2電壓的接地電位，電阻元件32連接在正極。電容元件33與相互串聯的電阻元件32及電源34並聯。並且，輸入端IN2連接在電阻元件32與電容元件33的連接處。另外，電容元件31及33都為由NMOS電晶體構成的MOS電容。
由於在第1實施例已經對電源34的電壓Vth進行了說明，因此在此省略說明。
NMOS電晶體36，在柵極接收在電容元件31產生的電壓V1，在源極、漏極之間流入與電壓V1對應的電流I1。而NMOS電晶體37，在柵極接收在電容元件33產生的電壓V2，在源極、漏極之間流入與電壓V2對應的電流I2。並且，電流I1及I2的合流的電流Ib作為偏流提供給電壓控制振蕩器40。這樣一來，通過將電容元件31及33產生的電壓變換成電流，且合計該電流，能夠較容易地實現與第2實施例相同的傳遞特性。
若從另一個角度來看的話，本實施例所涉及的環路濾波器30C，由第1實施例所涉及的環路濾波器30A中的電容元件31構成的塊、與由電阻元件32、電源34及電容元件33構成的塊並聯組成。並且，環路濾波器30C用將電壓V1及V2變換成電流I1及I2，且輸出這些電流I1及I2的合計，來代替輸出在這些元件塊產生的電壓V1及V2的合計。
以上，根據本實施例，由於電容元件31與電容元件33並聯，因此較易在這些元件上印加大的電壓。所以，較易使用MOS電容構成電容元件31及33。並且，通過使輸入端IN1接收的電流值較小，能夠使電容元件31更小型化。
另外，與第1實施例一樣，也可以用開關電容電路構成環路濾波器30C中的電阻元件32。
並且，當然也可以用例如布線間電容等來代替MOS電容構成電容元件31及33。
在第1到第3實施例中，用PLL作為反饋系統，本發明對此不作限定。在圖1，通過省略分頻器50，且用作為輸出時鐘產生器的電壓控制延遲電路代替電壓控制振蕩器40，能夠構成延遲鎖定環電路(以下，稱為DLL)。
(本發明所涉及的反饋系統的應用例)由於本發明的PLL及DLL不需要大規模的電容元件，就能夠使電路規模小型化，並且，容易使用MOS電容，因此應用在以下的產品中倍受矚目。
圖10為在IC卡用的LSI上使用本發明的PLL和DLL的例子。由於使用在IC卡的LSI在安裝面積上有限，因此能夠用更小的電路面積構成本發明的PLL和DLL作為IC卡使用特別合適。
圖11為將本發明的PLL和DLL應用在COC(chip on chip)部件上的例子。在COC結構中，上層的半導體集成電路的電路面積有限。因此，本發明的PLL和DLL很有效。
圖12為將本發明的PLL和DLL安裝在LSI墊片上的例子。與COC結構一樣，能夠安裝在LSI墊片上的電路面積有限。因此，本發明的PLL和DLL很有效。
圖13為將本發明的PLL和DLL作為微處理機中的時鐘產生器安裝的例子。現在，非常多的PLL和DLL被安裝在微處理機中。而且，通過在微處理機中使用本發明的PLL和DLL，在大幅度減少微處理機全體的電路面積方面倍受矚目。因此，通過將本發明的PLL和DLL適用在微處理機上，能夠得到很好的效果。
權利要求
1.一種低域濾波電路，其特徵在於包括擁有第1電容元件的第1元件塊，擁有電阻元件及與該電阻元件串聯的電源、一端連接在上述第1元件塊的一端、另一端接收基準電壓的第2元件塊，擁有第2電容元件且與上述第2元件塊並聯的第3元件塊，連接在上述第1元件塊的另一端且接收第1電流的第1輸入端，及連接在上述第1到第3元件塊的連接處、接收相當於方向與上述第1電流相同且大小為其一定倍數的第2電流的第2輸入端；輸出在上述第1元件塊的一端產生的電壓。
2.一種低通濾波電路，其特徵在於包括擁有第1電容元件且一端接收第1電壓的第1元件塊，擁有以在上述第1元件塊的另一端產生的電壓作為輸入的電壓緩衝電路、及與該電壓緩衝電路的輸出側串聯的電阻元件、且一端連接在上述第1元件塊的另一端的第2元件塊，擁有第2電容元件、一端連接在上述第2元件塊的另一端、另一端接收第2電壓的第3元件塊，連接在上述第1元件塊的另一端且接收第1電流的第1輸入端，及連接在上述第2及第3元件塊的連接處、輸入大小相當於上述第1電流的一定倍數的第2電流的第2輸入端；輸出在上述第2及第3元件塊的連接處產生的電壓。
3.一種低通濾波電路，其特徵在於包括擁有第1電容元件、一端接收第1電壓的第1元件塊，擁有電阻元件及與該電阻元件串聯的電源且一端接收第2電壓的第2元件塊，擁有第2電容元件、且與上述第2元件塊並聯的第3元件塊，將在上述第1元件塊的另一端產生的電壓變換成電流的第1電壓電流變換電路，將在上述第2元件塊的另一端產生的電壓變換成電流的第2電壓電流變換電路，連接在上述第1元件塊的另一端且接收第1電流的第1輸入端，及連接在上述第2及第3元件塊的連接處、接收大小相當於上述第1電流的一定倍數的第2電流的第2輸入端；輸出由上述第1及第2電壓電流變換電路所變換的電流的合計。
4.根據權利要求第1項或第3項所述的低通濾波電路，其特徵在於上述第2元件塊中的上述電阻元件為上述電源的內部電阻。
5.根據權利要求第2項所述的低通濾波電路，其特徵在於上述第2元件塊中的上述電阻元件為上述電壓緩衝電路的內部電阻。
6.根據權利要求第1項到第3項中的任意一項所述的低通濾波電路，其特徵在於上述第2元件塊中的上述電阻元件為開關電容電路。
7.根據權利要求第2項或第3項所述的低通濾波電路，其特徵在於上述第1及第2電容元件都為MOS電容。
8.一種讓根據輸入時鐘所產生的輸出時鐘反饋，使該輸出時鐘為所規定的特性的反饋系統，其特徵在於包括由權利要求第1項到第3項中的任意一項所述的低通濾波電路構成的環路濾波器；根據上述輸入時鐘和被反饋的時鐘的相位差，產生輸入到上述環路濾波器用的上述第1及第2電流的充電泵電路；及根據來自上述環路濾波器的輸出信號，產生上述輸出時鐘的輸出時鐘產生器。
全文摘要
本發明公開了一種低通濾波電路及反饋系統。其目的在於對於低通濾波電路，能夠在保持與以往相同的濾波特性的同時，實現電容元件的小型化，使其安定的工作。並且，使用MOS電容作為電容元件。在由第1電容元件(31)、及與其串聯的電阻元件(32)及第2電容元件(33)構成的低通濾波電路中，連接在第1電容元件(31)的一端的第1輸入端(IN1)接收第1電流(Ip/10)，同時，連接在另一端的第2輸入端(IN2)接收第2電流(9Ip/10)。這裡，第1電容元件(31)的電容值根據第1電流的大小來設定。並且，設置與電阻元件(32)串聯的電源(34)，使在第2輸入端(IN2)與接地端之間一定印加有MOS電晶體的閾值電壓以上的電壓。
文檔編號H03H11/40GK1578152SQ20041003530
公開日2005年2月9日 申請日期2004年4月15日 優先權日2003年6月27日
發明者道正志郎, 森江隆史, 曾川和昭 申請人:松下電器產業株式會社