具有低應力薄膜間隙的貫穿矽穿孔裝置及其形成方法
2023-06-11 15:35:11
具有低應力薄膜間隙的貫穿矽穿孔裝置及其形成方法
【專利摘要】本發明涉及具有低應力薄膜間隙的貫穿矽穿孔裝置及其形成方法，本發明的態樣普遍關於用於形成在矽穿孔與電晶體之間具有「緩衝區」或間隙層的如矽穿孔裝置等半導體裝置的方法。間隙層通常以控制裝置上應力及破裂形成的低應力、薄膜填料予以填充。還有，間隙層確保介於矽穿孔與電晶體之間的特定空間距離以降低溫度偏移的負面效應。
【專利說明】具有低應力薄膜間隙的貫穿矽穿孔裝置及其形成方法
【技術領域】
[0001]本發明普遍關於半導體領域，更尤其是關於用於形成具有低應力薄膜間隙的矽穿孔(TSV)的方法。
【背景技術】
[0002]在製造、測試、以及服務期間，具有矽穿孔(TSV)結構的封裝可經受溫度偏移。當操作溫度高於無應力溫度時，通孔內的金屬膨脹將因熱膨脹係數不匹配而在矽中介層(silicon interposer)中引來拉伸應力(例如，依圓周方向)使得拉伸應力能導致電晶體遭受毗鄰矽穿孔「擠壓」或「伸展(stretch)」而產生效能漂移。此外，此等應力可導致二氧化娃(SiO2)和娃內產生微破裂而以福射狀破裂開始並且破壞娃中介層。
【發明內容】
[0003]一般而言，本發明的態樣關於用於形成在矽穿孔與電晶體之間具有「緩衝區」或間隙層如矽穿孔裝置等半導體裝置的方法。間隙層通常以控制裝置上應力及破裂形成的低應力、薄膜填料予以填充。另外，間隙層確保矽穿孔與電晶體之間的特定空間距離以降低溫度偏移的負面效應。
[0004]本發明的第一態樣提供用於形成半導體裝置的方法，其包含:在半導體裝置的基底上形成介電層；蝕刻半導體裝置以在介電層和基底中產生一組間隙；以薄膜填料填充此組間隙以產生一組填充間隙；研磨薄膜填料；以及在半導體裝置中形成矽穿孔(TSV)，其中此組填充間隙位於接近矽穿孔處。
[0005]本發明的第二態樣提供形成矽穿孔(TSV)裝置的方法，其包含:在矽穿孔裝置的基底上形成NBLoK層；蝕刻矽穿孔裝置以在NBLoK層和基底中產生一組間隙；用低應力薄膜填料填充此組間隙以產生一組填充間隙；研磨低應力薄膜填料至NBLoK層的上表面；以及在矽穿孔裝置中形成矽穿孔(TSV)，其中此組填充間隙位於接近矽穿孔處。
[0006]本發明的第三態樣提供半導體裝置，其包含:形成於基底上的介電層；蝕刻在介電層和基底中並且以低應力薄膜填料予以填充的間隙層；以及接近填充間隙層、在半導體裝置中形成的矽穿孔(TSV)。
【專利附圖】
【附圖說明】
[0007]本發明的這些及其它特徵搭配所附圖式經由下文本發明的各種態樣的詳細說明將能更容易理解，其中:
[0008]圖1A至IC根據本發明具體實施例表示矽穿孔裝置中一組間隙的形成。
[0009]圖2A至2B根據本發明具體實施例表示接近此組間隙的矽穿孔裝置的形成。
[0010]圖3A根據本發明具體實施例表示矽穿孔裝置形成後的上視圖。
[0011]圖3B根據本發明具體實施例表示矽穿孔裝置形成後的剖面圖。
[0012]圖式不一定依比例繪製。圖式僅用來陳述，其意圖不在於描繪本發明的特定參數。圖式僅用來描述本發明的一般具體實施例，因而不應該視為範疇的限制。在圖式中，相稱的組件符號代表相稱的組件。
[0013]主要組件符號說明
[0014]10 矽基底
[0015]12 介電層
[0016]14 光阻層
[0017]16 層件
[0018]18A-N 間隙
[0019]20 填充物
[0020]22 矽穿孔
[0021]24A-N 電晶體。
【具體實施方式】
[0022]現在將參照表示具體實施例的附圖，而在本文中更完整地說明描述性具體實施例。然而，本揭示可用許多 不同形式予以體現並且不應該予以推斷成受限於本文所提的具體實施例。反而，藉由提供這些具體實施例將使本揭示透徹且完整，並將完全傳達本發明的範疇予所屬領域的技術人員。在說明中，廣為人知的特徵及技術細節將予以省略以免不必要地混淆所呈現的具體實施例。
[0023]本文所用術語的目的僅在於說明特殊具體實施例並且意圖不在於限制本揭示。如本文中所用，單數形式「一」、「一種」、「一個」、以及「該」的用意在於同時包括多個形式，除非上下文另有清楚指明。還有，「一」、「一種」、「一個」等用字未指示數量限制，而是指示存在至少一個所引用的項目。用字「組」、「集」的意圖在於意指至少一個的數量。將進一步理解的是，用字「包含有」及/或「包含」、或「包括」及/或「包括有」在用於本說明書時，是指定所述特徵、區域、完整物(integer)、步驟、操作、組件、及/或組件的存在性，而非排除一或多個其它特徵、區域、完整物、步驟、操作、組件、組件、及/或群組的存在或增加。
[0024]本說明書全篇對於「一具體實施例」、「一個具體實施例」、「具體實施例」、「示例性具體實施例」、或類似用語意指結合具體實施例所述的特殊特徵、結構、或特性是含括在本發明的至少一個具體實施例中。因此，本說明書全篇的用詞表現「在一具體實施例中」、「在一個具體實施例」、「在具體實施例」以及類似用語可以，但不一定是，全部意指相同的具體實施例。
[0025]用字「上覆」或「在頂上」、「置於…上」或「上置於」、「下伏」、「在下方」或「之下」意指如第一結構(例如，第一層)等的第一組件出現在如第二結構(例如第二層)等的第二組件上，其中如接口結構(例如接口層)等中介組件(intervening element)可出現在第一組件與第二組件之間。
[0026]矽穿孔(TSV)是一種完全穿通矽晶圓或晶粒的垂直電性連接件。對照於如封裝上覆封裝等替代方案，矽穿孔由於通孔密度實質上較高並且由於連接長度較短，而成為用於產生3D封裝及3D集成電路的高效能技術。
[0027]如上所述，本發明的態樣普遍關於用於形成在矽穿孔與電晶體之間具有「緩衝區」或間隙層如矽穿孔裝置等半導體裝置的方法。間隙層通常以控制裝置上的應力及破裂形成的低應力、薄膜填料予以填充。另外，間隙層確保矽穿孔與電晶體之間的特定空間距離以降低溫度偏移的負面效應。
[0028]雖然在先前的具體實施例中，氣隙及類似物並未用於提供介於矽穿孔與諸如電晶體等組件之間的空間。不幸的是，氣隙及類似物並無法提供足夠的應力降低作用，其無法減輕此問題。
[0029]現在請參閱圖1，表示的是根據本發明的方法在矽穿孔裝置中低應力薄膜填隙的形成(步驟I至III)。如圖所示，所提供的矽基底10其上形成有介電層12(例如，諸如SiwCxNyHz等的NBLoK)。雖然未明確說明，仍可在基底10與介電層12之間插置ULK層等其它層件16。無論如何，在步驟I中，可塗敷光阻層14，並且可進行微影以產生一組間隙(亦稱為間隙層)18A-N。接著，在步驟III中，可用低應力、薄膜填充物20填充間隙18A-N。
[0030]請參閱圖2，在步驟IV-V中繼續進行程序。如步驟IV所示，進行研磨(例如，化學機械研磨(CMP))，以致在介電層12及間隙18A-N上研磨填充物20至介電層12的上/頂部表面。在步驟V中，可使用習知技術形成矽穿孔，並且可因而安置如電晶體24A-N等組件。在一般的具體實施例中，組件24A-N將如同在組件22A-N與矽穿孔22之間安置間隙18A-N般地被安置。這不只可在其之間提供足夠空間，還可因為間隙18A-N中填充物20的存在而降低應力。
[0031]請參閱第3A至3B圖，表示的是根據本文所述方法所形成矽穿孔裝置的上視圖(圖3A)及剖面圖(圖3B)。如圖3A所示，間隙層18A-N可實現成繞著矽穿孔22的同心環。再如圖3B所示，電晶體24A-N置於超出和矽穿孔22相關的間隙層18A-N之處。
[0032]可理解的是，間隙層18A-N、矽穿孔22、及/或組件24A-N的明確數量及配置用意僅在於描述。例如，只要間隙層18A-N作用為介於矽穿孔22與組件24A-N之間的緩衝件，間隙層18A-N不一定要形成同心圓。
[0033]在各個具體實施例中，可提供並且配置設計工具以產生用於圖案化如本文所述半導體層的資料集。例如，可建立資料集以產生微影操作期間用以圖案化如本文所述結構用層件的光罩。此等設計工具可包括一或多個模塊的集合併且也可包括硬體、軟體、或其組合。因此，舉例而言，工具可以是一或多個軟體模塊、硬體模塊、軟硬體模塊、或其任意組合或變更的集合。在另一實施例中，工具可為其上執行軟體或硬體實現於其中的計算裝置或其它器具。如本文所使用，模塊可能利用硬體、軟體、或其組合的任何形式予以實現。例如，可能實現一或多個處理器、控制器、特殊應用集成電路(ASIC)、可程序化邏輯數組(PLAs)、邏輯組件、軟體程序、或其它機制以組成模塊。在實現中，本文所述的各種模塊可實現成離散模塊或所述的功能及特徵，可在一或多個模塊之間部分或全部共享。換句話說，對於所述領域具有普通技術者在閱讀本說明後將明顯可知的是，本文所述的各種特徵及功能可在任何給定的應用中予以實現並且可在一或多個分離或共享模塊中以各種組合及變更而實現。即使功能的各種特徵或組件可予以單獨說明或主張為分離模塊，所屬領域具有普通技術者仍將理解可在一或多個共通軟體和硬體組件之間共享這些特徵與功能，並且此說明並非要求或暗示分離的硬體或軟體組件用於實現此等特徵或功能。
[0034]儘管已搭配示例性具體實施例特別表示並且說明本發明，仍將了解所屬領域的技術人員將想到變化及改進。例如，雖然描述性具體實施例在本文說明為一連串動作或事件，應了解本發明不受限於此等動作或事件的所示順序，除非有明確陳述。根據本發明，某些動作可有別於本文所示及/或所述，而隨其它動作或事件以不同順序及/或同時出現。另外，不是所有所述步驟都為必要實現根據本發明的方法。另外，根據本發明的方法可關聯於本文所示和所述結構的形成及/或處理以及關聯於未圖標的其它結構而予以實現。因此，要理解權利要求書的用意在於涵蓋落於本發明真正精神內的所有此等改進及變更。
【權利要求】
1.一種用於形成半導體裝置的方法，包含: 在該半導體裝置的基底上形成介電層； 蝕刻該半導體裝置，以在該介電層和該基底中產生一組間隙； 以薄膜填料填充該組間隙，以產生一組填充間隙； 研磨該薄膜填料；以及 在該半導體裝置中形成矽穿孔(TSV)，其中，該組填充間隙位於接近該矽穿孔處。
2.根據權利要求1所述的方法，更包含安置一組電晶體於接近該組填充間隙處，其中，該組填充間隙位於該組電晶體與該矽穿孔之間。
3.根據權利要求1所述的方法，其中，該介電層包含NBLoK層。
4.根據權利要求1所述的方法，其中，該NBLoK層包含SiwCxNyHz。
5.根據權利要求1所述的方法,其中，該薄膜填料包含低應力材料。
6.根據權利要求1所述的方法，其中，該組填充間隙圍繞該矽穿孔。
7.根據權利要求5所述的方法，其中，該組填充間隙包含一連串繞著該矽穿孔的同心環。
8.根據權利要求1所述的方法，其中，該研磨包含研磨該薄膜填料至該介電層的頂部表面。
9.根據權利要求1所述的方法，更包含根據權利要求1項所述的方法而形成的裝置。
10.一種形成矽穿孔(TSV)裝置的方法，包含: 在該矽穿孔裝置的基底上方形成NBLoK層； 蝕刻該矽穿孔裝置，以在該NBLoK層和該基底中產生一組間隙； 以低應力薄膜填料填充該組間隙，以產生一組填充間隙； 研磨該低應力薄膜填料至該NBLoK層的上表面；以及 在該矽穿孔裝置中形成矽 穿孔(TSV)，其中，該組填充間隙位於接近該矽穿孔處。
11.根據權利要求10所述的方法，更包含安置一組電晶體於接近該組填充間隙處，其中，該組填充間隙位於該組電晶體與該矽穿孔之間。
12.根據權利要求10所述的方法，其中，該NBLoK層包含SiwCxNyHz。
13.根據權利要求10所述的方法，其中，該組填充間隙圍繞該矽穿孔。
14.根據權利要求13所述的方法，其中，該組填充間隙包含一連串繞著該矽穿孔的同心環。
15.根據權利要求10所述的方法，更包含根據權利要求10項所述的方法而形成的裝置。
16.一種半導體裝置，包含: 形成於基底上方的介電層； 蝕刻在該介電層和該基底中且以低應力薄膜填料予以填充的間隙層；以及 接近該填充間隙層，且在該半導體裝置中形成的矽穿孔(TSV)。
17.根據權利要求16所述的半導體裝置，更包含接近該填充間隙層的一組電晶體，其中，該填充間隙層位於該組電晶體與該矽穿孔之間。
18.根據權利要求16所述的半導體裝置，其中，該介電層包含NBLoK層，以及該NBLoK層包含 SiwCxNyHz。
19.根據權利要求16所述的半導體裝置，其中，該組填充間隙圍繞該矽穿孔。
20.根據權利要求16所述的半導體裝置，其中，該低應力薄膜填料被研磨至該介電層的頂部表面。
【文檔編號】H01L23/528GK103972214SQ201410022854
【公開日】2014年8月6日 申請日期:2014年1月17日 優先權日:2013年1月18日
【發明者】劉黃, 薩拉斯瓦蒂·沈格拉朱, 王振裕 申請人:格羅方德半導體公司