半導體封裝體及矽基封裝基板的製作方法

2023-06-11 05:32:56

專利名稱：半導體封裝體及矽基封裝基板的製作方法
技術領域：
本發明涉及半導體晶片的封裝技術，特別涉及一種封裝體中的封裝材料 以及在用來降低封裝體中應力的方法。
背景技術：
一般而言，目前的集成電路的製造包含了幾個步驟，首先，在半導體晶 圓上製造集成電路，其中半導體晶圓包括多個複製的半導體晶片，而每個芯 片包含集成電路。然後，從半導體晶圓分割出半導體晶片，再進行封裝。封 裝工藝主要有兩個目的 一為保護脆弱的半導體晶片，另一為連接內部的集 成電路至外部的接腳。在傳統的封裝工藝中，使用晶片倒裝接合法(flip-chip bonding)或打線 接合法(wire bonding)將半導體晶片置於模塊基板之上。用底膠填充物來防 止焊料凸塊或焊料球體本身產生龜裂。 一般而言，此龜裂是由熱應力引起的。隨著更多功能的需求增加，愈來愈經常地使用將兩個或兩個以上的晶片 封裝在一個模塊基板上的系統級封裝(SiP)技術，上述系統級封裝在模塊等 級中具有較高的集成度，且會因為在構件之間連接路徑變短而具有較佳的電 性。通過使用系統級封裝，封裝設計變得更加具有彈性並且更為簡化，產品 升級的上市時間也隨之縮短。但是，比起單一晶片封裝，系統級封裝具有較大的封裝尺寸，因此會產 生較大的應力。此外，封裝應力分布不平均也更為嚴重。由於系統級封裝在 局部區域有較大的應力，所以較容易失效。在系統級封裝中可能發生的失效 包括凸塊龜裂、基板龜裂、低介電常數材料或底膠填充物脫層的現象或者球 柵陣列(ball grid array)球體龜裂等。即使採用例如由低熱膨脹係數材料形 成的有機基板(核心及形成封裝體的各層)等先進的基板，也無法解決上述 失效的問題。如本領域技術人員所知，使用先進的基板不僅是為了提升封裝 體的電性，也期望可用來降低封裝體中的應力。因此，在此領域有需要一種新穎的封裝構造和/或封裝結構，以適用於系 統級封裝，從而既具有較高集成度的優點，同時可以克服現有技術的缺點。發明內容根據本發明的目的，本發明一實施例提供一種半導體封裝體，包括矽基封裝基板，其厚度小於200pm;半導體晶片，包括至少一個低介電常數介電層，低介電常數介電層的介電常數小於3.0;以及多個焊料凸塊，設置於該 半導體晶片與該矽基封裝基板的第一表面之間。上述半導體封裝體中，該矽基封裝基板的厚度可小於50 pm。 上述半導體封裝體還可包括多個導電走線，其位於該矽基封裝基板上，其中該多個導電走線位於一層或多層中。上述半導體封裝體還可包括多個球柵陣列球體，位於該矽基封裝基板 的第一表面上方。上述半導體封裝體還可包括多個球柵陣列球體，位於該矽基封裝基板 的第二表面上方，其中該第一表面與該第二表面相對。上述半導體封裝體中，該球柵陣列球體可經由該導電走線以及位於該矽 基封裝基板中的貫穿孔導通物耦接於該焊料凸塊。上述半導體封裝體還可包括額外的封裝基板，耦接於該矽基封裝基板。上述半導體封裝體還可包括多個導電插塞，位於該額外的封裝基板之中。上述半導體封裝體還可包括多個球柵陣列球體，粘附於該額外的封裝 基板，且該球柵陣列球體位於與該矽基封裝基板相對的一側，其中該焊料凸 塊經由位於該額外的封裝基板中的貫穿孔導通物耦接於該球柵陣列球體。上述半導體封裝體中，該額外的封裝基板可為有機基板、陶瓷基板、可 撓性基板或薄膜基板。上述半導體封裝體中，該矽基封裝基板可包含40%以上的矽。 上述半導體封裝體中，該矽基封裝基板可包含60%以上的矽。 上述半導體封裝體中，該多個焊料凸塊的鉛濃度可大體上小於5%。 上述半導體封裝體中，該導電走線可具有鑲嵌結構。根據本發明另一目的，本發明另一實施例提供一種半導體封裝體，包括:矽基封裝基板；半導體晶片，位於該矽基封裝基板上，其中該半導體晶片包 括至少一個低介電常數介電層，低介電常數介電層的介電常數小於3.0;以及 多個焊料凸塊，耦接該半導體晶片與該矽基封裝基板，其中該多個焊料凸塊 的鉛濃度大體上小於5%。根據本發明又一目的，本發明另一實施例提供一種矽基封裝基板，包括: 多個貫穿孔導通物或稱貫穿導通物；以及多個金屬走線，連接該貫穿孔導通 物，其中該矽基封裝基板的厚度小於200|_im，且該矽基封裝基板含有大於40% 的矽。本發明優選實施例具有幾個有益的特徵，由於可降低封裝體內的應力， 所以可減少低介電常數材料層的的脫層及龜裂，並且，不需受限於龜裂的問 題因而可使用無鉛焊料凸塊及高鉛焊料凸塊。金屬線的間距與金屬線寬的比 值也可增加從而減少串擾的問題。


圖1顯示晶片倒裝(flip-chip)封裝體。圖2顯示作用於球柵陣列(BGA)球體的歸一化應力為封裝基板的厚度 之函數的圖式。圖3至圖4C顯示封裝結構，其中在矽基薄基板中形成有貫穿導通物。 圖5及圖6顯示封裝結構，其中沒有貫穿導通物形成於矽基薄基板中。 圖7為具有額外的封裝基板的封裝結構剖面圖，其中矽基薄基板用來作 為載具(carrier)。圖8為系統級(SiP)封裝體的剖面圖。其中，附圖標記說明如下2~晶片；4-低介電常數材料；6-焊料凸塊；8~封裝基板；10 球柵陣列球體；12 印刷電路板；40、 60、 70 半導體晶片；42、 64 矽基薄基板； 43 低介電常數介電層； 44、 68、 74 焊料凸塊；45 凸塊下金屬層；46、 62、 80 球柵陣列球體; 48、 76 貫穿導通物； 50、 75 金屬走線； 53 鈍化層；77 額外的基板；78 接合打線。
具體實施方式
在封裝體使用有機基板的最大問題是構件之間的熱膨脹係數不匹配 (mismatch)的問題。例如，半導體晶片通常使用矽基板做為底材，其熱膨 脹係數約為3ppm/C或更小，當使用有機基板時，由於熱膨脹係數可能會大 於17ppm/C，所以當產生熱變化時，會由於熱膨脹係數明顯不同，而將熱應 力導入封裝體。解決此熱應力問題的方法之一為進行底膠填充工藝，在此工 藝中，液態的環氧樹脂(epoxy)會沿著晶片的單側或兩側分布並填入晶片與 基板之間的間隙，而環氧樹脂底膠填充物(underfill)有助於分散應力以及保 護焊料凸塊(solderbump)。隨著低介電常數材料廣泛地使用於集成電路以形成內連線結構，兼顧保 護焊料凸塊的需求以及使用低介電常數材料的好處陷入兩難，即如要保護脆 弱的凸塊就需要形成高強度的底膠填充物，然而此高強度的底膠填充物有可 能會傷害低介電常數材料，從而導致例如脫層(ddaminating)的問題。因此，矽基(silicon-based)封裝基板成為優選的選擇，這是由於矽基封 裝基板以及半導體晶片兩者均由矽構成，因而它們具有大體上相同的熱膨脹 係數，所以熱膨脹係數不匹配的現象會因兩者的熱膨脹係數接近的程度而消 除或減少。雖然半導體晶片以及封裝基板之間熱膨脹係數不匹配的現象消除或減 少，但是由於封裝基板以及印刷電路板之間的應力仍然存在，所以應力仍會作用在封裝基板以及印刷電路板之間的球柵陣列球體上，進而作用在封裝基 板上。因此，需要進一步改良封裝基板。封裝基板的厚度與作用於球柵陣列球體上的應力之間的關係，已經可使 用模擬的方式得到。圖1顯示典型的晶片倒裝封裝體的一部分，經由焊料凸塊6將包含至少低介電常數材料(例如層間介電材料、金屬間介電材料)4 的晶片2，以翻轉的方式安裝(flip-mounted)於封裝基板8上，而封裝基板 8則是經由球柵陣列球體10組裝在印刷電路板12。模擬的結果如圖2所示，球柵陣列球體的歸一化應力(normalized stress) 為基板厚度的函數，其中利用封裝基板的厚度為31密耳(mil)時，作為球 柵陣列球體應力的歸一化的基準。在模擬期間，封裝體樣品會經歷介於大約 0'C與IO(TC之間的熱循環，且溫度的升降速度約為10'C/分鐘，由此可得知， 當基板厚度T變薄時，作用於球柵陣列球體的應力會降低大約52%，此模擬 結果顯示較薄的基板厚度有助於降低球柵陣列球體的應力，而基板愈薄則作 用的應力愈小。基於以上的分析，本發明優選實施例提供矽基薄(封裝)基板，還提供 對應的封裝結構。優選的是，矽基板的厚度大約小於200nm，更為優選的是 小於50rnn。可以理解的是，矽基薄基板所含的矽愈多，則熱膨脹係數匹配 程度愈佳，因此，矽基薄基板優選含有大於40%的矽，更為優選的是含有60% 的矽。圖3至圖4C顯示矽基薄基板的封裝結構，其中貫穿導通孔形成於矽基 薄封裝基板中。圖3顯示封裝體的部分剖面圖。在封裝技術領域中，半導體 晶片40也稱為晶粒(die)，此半導體晶片40經由焊料凸塊44粘附於矽基 薄基板42，半導體晶片40最好包括低介電常數介電層43，低介電常數介電 層43的機械強度低。在應力的作用下，低介電常數介電層43可能產生脫層 及龜裂，因此，在使用低介電常數介電層的情況下，需要較低的應力。凸塊下金屬層45形成於矽基薄基板42上，用以使矽基薄基板42與焊料 凸塊44的接觸更為良好。金屬走線(metaltmce) 50配置安排的方式為，連 接焊料凸塊44與貫穿導通物(through-hole via) 48，而貫穿導通物48是形 成於矽基薄基板42之中的貫穿孔。圖3中的鈍化層53用來保護金屬走線50。當使用矽基薄基板時，可以利用一般用以形成集成電路中的內連線的方法來形成金屬走線50。有益的特徵之一為，可以容易地在矽基薄基板42上 形成寬度非常小，例如0.6pm或更小的金屬走線50。在一實施例中，具有至 少兩層導電層的金屬走線50是由例如鋁、銅、鎢、鈦或其組合等金屬形成的。 優選的形成步驟包括沉積一層金屬層，再蝕刻掉不需要的部分，而留下金屬 走線50。在另一實施例中，金屬走線50可以使用本領域技術人員已知的雙 鑲嵌工藝來形成。貫穿導通物48優選包含銅、鎢、焊料或其組合等金屬材料。在一優選實 施例中，可利用微機電系統(micro-electro-mechanical system; MEMS)技術 形成貫穿孔，然後再填入上述金屬材料以形成貫穿導通物48。在另一實施例中，首先最好通過蝕刻或鑽孔方式形成貫穿孔，然後在此 貫穿孔的側壁上形成金屬薄膜，其中上述金屬薄膜包含銅、鈦、類似的物質 或其組合。再將例如銅的柱狀凸塊(studbump)壓入此貫穿孔從而形成貫穿 導通物48。根據貫穿導通物48與粘附於貫穿導通物48的球柵陣列球體的面積比例， 而視需要在貫穿導通物48的底部表面上形成凸塊墊52。如果貫穿孔的面積 (從上方或下方觀看)與球柵陣列球體46的接觸面積接近時，不需要形成凸 塊墊52;相反，若貫穿孔的面積太小，則需要形成凸塊墊52以增加接觸面 積。圖4A顯示如上所述封裝裝置的俯視圖。優選地，貫穿導通物48圍繞著 焊料凸塊44，此處可粘附一個或多個晶粒。貫穿導通物48連接球柵陣列球 體(圖中未示)，此球柵陣列球體位於矽基薄基板42的另一側。可以理解的 是，如圖4A所示的封裝結構較適合應用於具有有限數量I/O連接線的封裝 半導體晶片。如果半導體晶片需要超量的I/0連接線，則需要多層的金屬走 線以及更多行與列的貫穿孔。可以理解的是，可利用在半導體晶片中形成內 連線結構的方法來形成多層的金屬走線。圖4B顯示具有兩個半導體晶片粘附的SiP封裝體的部分俯視圖，每一 個焊料凸塊44群組被一個貫穿導通物48群組圍繞著。如果兩個半導體晶片 由多個I/0連接線彼此連接著，可採用如圖4C所示的封裝體。圖5顯示另一種封裝結構的剖面圖，其中沒有形成貫穿孔。半導體晶片 60與球柵陣列球體62形成在矽基薄基板64的同一側，而半導體晶片60中的集成電路通過金屬走線66耦接於球柵陣列球體62。值得注意的是，焊料 凸塊68與半導體晶片60的總高度HA小於球柵陣列球體62的高度HB，以致於半導體晶片無法防止球柵陣列球體與印刷電路板接觸。請參照圖6，其顯示矽基薄基板64的俯視圖。球柵陣列球體62經由金 屬走線66的配置安排而連接於焊料凸塊68。半導體晶片與印刷電路板由矽 基薄基板64的上側粘附於矽基薄基板64。如同圖4B與圖4C所示的情況， 可以在矽基薄基板64上安裝多個半導體晶片。圖7顯示另一個封裝結構，其可達到更低的應力。在本實施例中，矽基 薄基板72作為粘附半導體晶片70的載具。然後，經由金屬走線75而安排設 置連接於焊料凸塊74的連接線。將矽基薄基板72粘附於額外的基板77。在一優選實施例中，額外的基 板77可使用有機基板。在其他實施例中，也可使用陶瓷基板、可撓性基板或 薄膜基板等一般常用的基板作為額外的基板77。另外，接合打線78將貫穿 孔導通物76與金屬走線75連接在一起，而球柵陣列球體80則從不同於粘附 著矽基薄基板72的一側粘附於貫穿孔導通物76上。由於矽基薄基板72具有 緩衝物的作用，所以球柵陣列球體80、焊料凸塊74以及半導體晶片70均會 承受較小的應力。在有機基板中形成貫穿孔以及貫穿孔導通物76的方法是一 般常用的方法，所以在此不贅述。最好使用粘著劑82將矽基薄基板72粘附於額外的基板77上。圖7所示 的封裝結構的優點之一為，矽基薄基板72安裝在薄且可撓的額外的基板77 上，因此，可用此可撓性的基板釋放整個封裝體結構的應力。系統級封裝體更易於在承受應力的情況下而損傷，因此，在系統級封裝 體使用矽基薄基板是有助益的。圖8顯示系統級封裝體的剖面圖，其中半導 體晶片A與半導體晶片B安裝於矽基薄基板90上。在一實施例中，半導體 晶片B經由額外的基板92安裝於矽基薄基板90上，上述額外的基板92可 以是有機基板。導電插塞(圖中未示)優選為形成於額外的基板中的貫穿孔 (圖中未示)之中，用來將半導體晶片B的集成電路連接到矽基薄基板90。 在其他實施例中，額外的基板92也可以是矽基薄基板。此外在另一實施例中， 半導體晶片B直接地粘附於矽基薄基板90上，不需通過封裝基板。除了上述的封裝結構之外，矽基薄基板也可以整合或集成運用各種不同的封裝技術，例如晶片倒裝封裝、表面安裝技術、晶片級封裝、直接晶片接合、具有封膠材料的打線接合、3D封裝或其組合。在系統級封裝技術中，可以在相同的矽基薄基板上結合這些封裝技術。本發明實施例有益特徵為，降低作用於半導體晶片上的應力，因此低介 電常數介電層的脫層或龜裂的情況較少。這不僅使封裝體可更容易地含超低 介電常數材料，而且可增加整合更多的半導體晶片的系統級封裝技術的彈性。本發明另一有益的特徵為，由於應力降低，可使用無鉛焊料凸塊、低鉛焊料凸塊(含有大致上小於5%的鉛)或高鉛焊料凸塊(含有大於95%的鉛)。 之所以使用無鉛焊料凸塊、低鉛焊料凸塊或高鉛焊料凸塊，是由於其無毒的 特性或優選的電致遷移性能。然而，當無鉛焊料凸塊為黃銅時，在應力作用 下容易產生龜裂。在實施例較低的應力作用下，可使用無鉛焊料凸塊。除了應力降低的好處以外，本發明另一有益的特徵為，形成於矽基薄基 板上的內連線可以非常薄。例如，形成於矽基板上的多層內連線結構可以非 常薄，例如，第一金屬化的線寬可以小於或等於0如m。在一般可以接受的 設計準則下，為了降低內連線之間的串擾(cross talk)，導線間距必須為線 寬的3倍或更大，因此，在一優選實施例中，導線間距可以為1.8jim或更小。 相較之下，形成於有機基板上的內連線的線寬大約為15pm至18pm之間， 由於如此大的線寬，導線間距通常設計成接近線寬，否則會佔用太多空間。 然而，這也意味著串擾會成為一個問題。雖然本發明已通過優選實施例公開如上，然而所公開的內容並非用以限 定本發明，任何本領域技術人員，在不脫離本發明的精神和範圍內，應可做 一定改動與修改，因此本發明的保護範圍應以所附權利要求範圍為準。
權利要求
1. 一種半導體封裝體，包括矽基封裝基板，其厚度小於200μm；半導體晶片，包括至少一個低介電常數介電層，該低介電常數介電層的介電常數小於3.0；以及多個焊料凸塊，設置於該半導體晶片與該矽基封裝基板的第一表面之間。
2. 如權利要求1所述的半導體封裝體，其中該矽基封裝基板的厚度小於 50 (im。
3. 如權利要求1所述的半導體封裝體，還包括多個導電走線，其位於 該矽基封裝基板上，其中該多個導電走線位於一層或多層中。
4. 如權利要求3所述的半導體封裝體，還包括多個球柵陣列球體，位 於該矽基封裝基板的第一表面上方。
5. 如權利要求3所述的半導體封裝體，還包括多個球柵陣列球體，位 於該矽基封裝基板的第二表面上方，其中該第一表面與該第二表面相對。
6. 如權利要求5所述的半導體封裝體，其中該球柵陣列球體經由該導電走線以及位於該矽基封裝基板中的貫穿孔導通物耦接於該焊料凸塊。
7. 如權利要求1所述的半導體封裝體，還包括額外的封裝基板，耦接 於該矽基封裝基板。
8. 如權利要求7所述的半導體封裝體，還包括多個導電插塞，位於該 額外的封裝基板之中。
9. 如權利要求7所述的半導體封裝體，還包括多個球柵陣列球體，粘 附於該額外的封裝基板，且該球柵陣列球體位於與該矽基封裝基板相對的一 側，其中該焊料凸塊經由位於該額外的封裝基板中的貫穿孔導通物耦接於該 球柵陣列球體。
10. 如權利要求7所述的半導體封裝體，其中該額外的封裝基板為有機基板、陶瓷基板、可撓性基板或薄膜基板。
11. 如權利要求1所述的半導體封裝體，其中該矽基封裝基板包含40% 以上的矽。
12. 如權利要求11所述的半導體封裝體，其中該矽基封裝基板包含60%以上的矽。
13. 如權利要求1所述的半導體封裝體，其中該多個焊料凸塊的鉛濃度 大體上小於5%。
14. 如權利要求3所述的半導體封裝體，其中該導電走線具有鑲嵌結構。
15. —種矽基封裝基板，包括-多個貫穿孔導通物；以及多個金屬走線，連接於該貫穿孔導通物，其中該矽基封裝基板的厚度小 於20(^m，且該矽基封裝基板含有大於40%的矽。
全文摘要
本發明提供一種半導體封裝體及矽基封裝基板，上述半導體封裝體包括矽基封裝基板，其厚度小於200μm；半導體晶片，包括至少一個低介電常數介電層，其低介電常數小於3.0；以及多個焊料凸塊，設置於該半導體晶片與該矽基封裝基板之間。本發明能夠減少低介電常數材料層的的脫層及龜裂，可使用無鉛焊料凸塊及高鉛焊料凸塊，並減少串擾的問題。
文檔編號H01L23/498GK101256995SQ20071013988
公開日2008年9月3日 申請日期2007年7月26日 優先權日2006年7月26日
發明者盧思維, 張國欽, 趙智傑, 鄒覺倫, 郭祖寬, 陸惠慈 申請人:臺灣積體電路製造股份有限公司