一種可改善電性能的電容製作方法
2023-09-23 03:26:35
專利名稱：一種可改善電性能的電容製作方法
技術領域：
本發明涉及電容製作工藝，尤其涉及一種可改善電性能的電容製作方法。
背景技術：
為順應電子產品可攜式發展的需求，現半導體器件(包括混合信號晶片)
中所使用的電容通常採用金屬/絕緣介質層/金屬(Metal/dielectric/metai ) 的結構，使用高質量的電容(具有準確的電容值、較小的漏電流和較大的擊穿 電壓)才能確保半導體器件的質量。通過PECVD工藝製成的氮化矽具有高的介 電常數、好的匹配性、較低的沉積溫度和易於集成等優點，其現已成為普遍使 用的絕緣介質層。現通過PECVD工藝製作氮化矽時的工藝參數為矽烷的流量 為510標況毫升每分(sccra),氨氣的流量為160標況毫升每分，壓力為560 帕斯卡(Pa)，微波功率為830瓦(W)，沉積時間為9. 3秒(S)。通過上述 工藝參數製成的氮化矽存在著均勻性的問題(其折射率的震蕩幅度達到 0.0275 ),該均勻性問題會產生擊穿電壓小(只有27.7伏)和漏電流大(達到 2. 8xl(T安培)的問題，如此電容的電性能也會受到不良影響。
因此，如何提供一種可改善電性能的電容製作方法以通過提高絕緣介質層 氮化矽的均勻性來提高擊穿電壓和降低漏電流，並改善電容的電性能，已成為 業界亟待解決的技術問題。
發明內容
本發明的目的在於提供一種可改善電性能的電容製作方法，通過所速電容 製作方法可改善絕緣介質層氮化矽的均勻性，且大大提高擊穿電壓並降低漏電 流，電容的電性能也相應得到改善。
本發明的目的是這樣實現的 一種可改善電性能的電容製作方法，該電容 包括上下電極和夾設在上下電極間的絕緣介質層，其中，該絕緣介質層為氮化矽層，該電容製作方法包括以下步驟a、製作下電極；b、通過等離子增強化 學氣相沉積工藝製作氮化矽層，其中，矽烷的流量範圍為100至150標況毫升 每分，微波功率範圍為200至300瓦，壓力範圍為350至450帕斯卡；c、製作 上電極。
在上述的可改善電性能的電容製作方法中，在步驟b中，氨氣的流量範圍 為130至160標況毫升每分，沉積時間為20至30秒。
在上述的可改善電性能的電容製作方法中，在步驟b中，氮化矽沉積速率 為1000至1100埃/分鐘。
在上述的可改善電性能的電容製作方法中，在步驟b中，矽烷的流量範圍 為IOO標況毫升每分，氨氣的流量範圍為130標況毫升每分，壓力為400帕斯 卡，微波功率為250瓦，沉積時間為26秒。
在上述的可改善電性能的電容製作方法中，步驟a還包括以下步驟al、 在金屬層上通過物理氣相沉積電極金屬；a2、塗布光刻膠並光刻出下電極的圖 形；a3、依照所刻蝕出的下電極的圖形刻蝕形成下電極；a4、去除光刻膠。
在上述的可改善電性能的電容製作方法中，步驟c還包括以下步驟cl、 通過物理氣相沉積電極金屬；c2、塗布光刻膠並光刻出上電極的圖形；c3、依 照所刻蝕出的上電極的圖形刻蝕形成上電極；c4、去除光刻膠。
與現有技術中採用較高矽烷流量、較大沉積壓力、較大微波功率及由此產 生的較快沉積速度的PECVD工藝製作用於充當電容絕緣介質層的氮化矽，易造 成均勻性不良、擊穿電壓較小和漏電流較大相比，本發明的可改善電性能的電 容製作方法將矽烷流量由現有技術的510標況毫升每分降為100至150標況毫 升每分，將壓力由現有技術的560帕斯卡降為350至450帕斯卡，將微波功率 由現有技術的830瓦降為200至300瓦，將沉積速度由現有技術的3000埃/分 鍾降為1000至1100埃/分鐘，如此電容的擊穿電壓由現有技術的27. 7伏增大 到40伏，漏電流由現有技術的2. 8 x 10—9安培降至1. 36 x 1(T安培，電容的電 性能得到了顯著改善。
本發明的可改善電性能的電容製作方法由以下的實施例及附圖給出。
4圖1為本發明的可改善電性能的電容製作方法的流程圖。
具體實施例方式
以下將對本發明的可改善電性能的電容製作方法及其製造方法作進一步的 詳細描述。
本發明的可改善電性能的電容製作方法中的所述電容製作在半導體器件的 金屬層上，所述電容包括上下電極和夾設在上下電極間的絕緣介質層，其中， 所述絕緣介質層為氮化矽層。在本發明的第一和第二實施例中，所述電容製作 在半導體器件的第一金屬層上，所述上下電板均為鈦電極。
本發明的可改善電性能的電容製作方法首先進行步驟SIO，在金屬層上製作 下電極，其詳細過程為首先在金屬層上通過物理氣相沉積電極金屬；然後塗 布光刻膠並光刻出下電極的圖形；接著依照所刻蝕出的下電極的圖形刻蝕形成 下電極；最後去除光刻膠。在本發明的第一和第二實施例中，所述電極金屬為 鈦。
接著繼續步驟Sll,通過等離子增強化學氣相沉積工藝製作氮化矽層，其中， 矽烷的流量範圍為100至150標況毫升每分，；微波功率範圍為200至300瓦， 氨氣的流量範圍為130至160標況毫升每分，壓力範圍為350至450帕斯卡， 沉積時間為20至30秒，氮化矽沉積速率為1000至1100埃/分鐘。在本發明的 第一實施例中，矽烷的流量為100標況毫升每分，微波功率為250瓦，氨氣的 流量為130標況毫升每分，壓力為350帕斯卡，沉積時間為26秒，氮化矽沉積 速率為1050埃/分鐘；在本發明的第二實施例中，矽烷的流量為150標況亳升 每分，微波功率為300瓦，氨氣的流量範圍為160標況毫升每分，壓力為450 帕斯卡，沉積時間為25秒，氮化矽沉積速率為1100埃/分鐘。
實驗數據證明，經過步驟Sll製作的氮化矽的均勻性得到極大提高，其折 射率的震蕩幅度僅為0. 0021。
接著繼續步驟S12,製作上電極；其詳細過程為首先通過物理氣相沉積電 極金屬；然後塗布光刻膠並光刻出上電極的圖形；接著依照所刻蝕出的上電極 的圖形刻蝕形成上電極；最後去除光刻膠。在本發明的第一和第二實施例中， 所迷電極金屬為鈦。實驗數據證明，通過本發明的可改善電性能的電容製作方法製作的電容的
電性能得到較大改善，其擊穿電壓由現有技術的27. 7伏增大到40伏，漏電流 由現有技術的2. 8 x 10—9安培降至1. 36 x 1(T安培。
綜上所述，本發明的可改善電性能的電容製作方法將矽烷流量由現有技術 的510標況毫升每分降為100至150標況毫升每分，將微波功率由現有技術的 830瓦降為200至300瓦，將壓力由現有技術的560帕斯卡降為350至450帕斯 卡，將沉積速度由現有技術的3000埃/分鐘降為1000至1100埃/分鐘，如此電 容的擊穿電壓由現有技術的27. 7伏增大到40伏，漏電流由現有技術的2. 8 x 10—9 安培降至1. 36 x l(T安培，電容的電性能也得到顯著改善。
權利要求
1、一種可改善電性能的電容製作方法，該電容製作在半導體器件的金屬層上，且其包括上下電極和夾設在上下電極間的絕緣介質層，其中，該絕緣介質層為氮化矽層，該電容製作方法包括以下步驟a、在金屬層上製作下電極；b、通過等離子增強化學氣相沉積工藝製作氮化矽層；c、製作上電極；其特徵在於，在步驟b中，矽烷的流量範圍為100至150標況毫升每分，微波功率範圍為200至300瓦，壓力範圍為350至450帕斯卡。
2、 如權利要求1所述的可改善電性能的電容製作方法，其特徵在於，在步 驟b中，氨氣的流量範圍為130至160標況毫升每分，沉積時間為20至30秒。
3、 如權利要求1所述的可改善電性能的電容製作方法，其特徵在於，在步 驟b中，氮化矽沉積速率為1000至1100埃/分鐘。
4、 如權利要求1所述的可改善電性能的電容製作方法，其特徵在於，在步 驟b中，矽烷的流量範圍為IOO標況毫升每分，氨氣的流量範圍為130標況毫 升每分，壓力為400帕斯卡，微波功率為250瓦，沉積時間為26秒。
5、 如權利要求l所述的可改善電性能的電容製作方法，其特徵在於，步驟 a還包括以下步驟al、在金屬層上通過物理氣相沉積電極金屬；a2、塗布光刻 膠並光刻出下電極的圖形；a3、依照所刻蝕出的下電極的圖形刻蝕形成下電極； a4、去除光刻膠。
6、 如權利要求1所述的可改善電性能的電容製作方法，其特徵在於，步驟 c還包括以下步驟cl、通過物理氣相沉積電才及金屬；c2、塗布光刻月交並光刻出 上電極的圖形；c3、依照所刻蝕出的上電極的圖形刻蝕形成上電極；c 4、去除 光刻膠。
全文摘要
本發明提供了一種可改善電性能的電容製作方法，該電容製作在半導體器件的金屬層上，其包括上下電極和夾設在兩者間的絕緣介質層。現有技術中採用流量高達510sccm的矽烷、高達560Pa的壓力和功率高達830W的微波進行電容的絕緣介質層氮化矽的製作，易產生均勻性問題及由此產生的擊穿電壓較小和漏電流過大的問題。本發明的可改善電性能的電容製作方法先在金屬層上製作下電極；然後通過等離子增強化學氣相沉積工藝製作氮化矽層，其中，矽烷的流量範圍為100至150sccm，微波功率範圍為200至300W，壓力範圍為350至450Pa；最後製作上電極。通過本發明可提高氮化矽的均勻性，並相應的增大擊穿電壓和減小漏電流，可有效改善電容的電性能。
文檔編號H01L21/02GK101452830SQ20071017161
公開日2009年6月10日 申請日期2007年11月30日 優先權日2007年11月30日
發明者強 徐, 明 蔡, 鄒曉東 申請人:中芯國際集成電路製造(上海)有限公司