高精度多路數據同步採集裝置製造方法
2023-09-23 06:35:45
高精度多路數據同步採集裝置製造方法
【專利摘要】高精度多路數據同步採集裝置，涉及高精度多路數據同步採集技術。本發明中GNSS設備的GPS秒脈衝信號輸出端連接高精度多路授時模塊的GPS秒脈衝信號輸入端，高精度多路授時模塊共包括多個電平秒脈衝信號輸出端，其中一個輸出端連接基準設備，其他輸出端連接被試設備；高精度多路授時模塊還同時將TTL電平秒脈衝信號通過高速光纖串行總線發送給工業控制主機；基準設備和每臺被試設備的測試信號輸出端分別連接接口模塊的一個測試信號輸入端。本發明能夠大幅度提升數據同步採集裝置的同步性能，使硬體的集成化得到進一步提升，體積大大減小；信息傳輸速率與可靠性均得到提高，存儲設備具備防震功能。本發明適用於對船舶系統的測試。
【專利說明】高精度多路數據同步採集裝置
【技術領域】
[0001]本發明涉及高精度多路數據同步採集技術。
【背景技術】
[0002]隨著電子技術和計算機技術的不斷發展，船舶測試系統的數位化、集成化程度越來越高，測試系統也越發複雜，高精度的船舶系統測試，對系統中多路被測設備數據的同步採集性提出了更高的要求。傳統船舶使用的數據同步採集裝置多採用⑶3秒脈衝信號直接轉發方式同步錄取信息，同步性能為微秒量級，同步性較差；對外部數據進行錄取的接口部分多採用若干塊串口卡實現，接口部分幾乎佔據一個機箱的體積，硬體集成度不高；採用普通的串行總線技術，數據傳輸速率和穩定性較差；採用單個機械硬碟存儲，防震能力差，沒有冗餘的備份配置。
【發明內容】
[0003]本發明的目的是為了解決船舶測試系統中的數據同步採集裝置同步性能差、硬體集成度低、數據傳輸速率低並且穩定性差的問題，提供一種高精度多路數據同步採集裝置。
[0004]本發明所述的高精度多路數據同步採集裝置包括⑶33設備、高精度多路授時模塊、接口模塊、高速光纖串行總線、工業控制主機和大容量固態硬碟；
[0005]接口模塊包括一號(仏電路和二號(仏電路，所述一號(仏電路的配置文件輸入/輸出端連接二號電路的配置文件輸出/輸入端；
[0006]所述的⑶33設備的即3秒脈衝信號輸出端連接高精度多路授時模塊的⑶3秒脈衝信號輸入端，高精度多路授時模塊共包括11+1個電平秒脈衝信號輸出端，其中一個輸出端用於連接基準設備的III電平秒脈衝信號輸入端，另外II個輸出端分別連接II臺被試設備的電平秒脈衝信號輸入端；
[0007]該高精度多路授時模塊還同時將III電平秒脈衝信號通過高速光纖串行總線發送給工業控制主機；
[0008]基準設備的測試信號輸出端和每臺被試設備的測試信號輸出端分別連接一號？？以電路的一個測試信號輸入端，該一號？?以電路將測試數據處理後通過高速光纖串行總線發送至工業控制主機；
[0009]大容量固態硬碟與工業控制主機連接。
[0010]本發明使用高精度多路授時模塊能夠大幅度提升數據同步採集裝置的同步性能(同步性能達到118量級)，與傳統的直接轉發⑶3秒脈衝信號的方式相比，同步性能提高了兩個數量級；使用設計製作的接口模塊只有一塊電路板，使硬體的集成化得到進一步提升，體積大大減小；使用高速光纖串行總線提高了信息傳輸速率和可靠性，使用三塊大容量的固態硬碟使存儲存儲設備具備了防震能力，並且使存儲具有了冗餘功能。
【專利附圖】
【附圖說明】
[0011]圖1為本發明所述的高精度多路數據同步採集裝置的原理框圖；
[0012]圖2為實施方式中的高精度多路授時模塊的原理框圖。
【具體實施方式】
[0013]【具體實施方式】一:結合圖1說明本實施方式，本實施方式所述的高精度多路數據同步採集裝置包括GNSS設備1、高精度多路授時模塊2、接口模塊3、高速光纖串行總線4、工業控制主機5和大容量固態硬碟6 ；
[0014]接口模塊3包括一號FPGA電路3_1和二號FPGA電路3_2，所述一號FPGA電路3_1的配置文件輸入/輸出端連接二號FPGA電路3-2的配置文件輸出/輸入端；
[0015]所述的GNSS設備1的GPS秒脈衝信號輸出端連接高精度多路授時模塊2的GPS秒脈衝信號輸入端，高精度多路授時模塊2共包括n+1個TTL電平秒脈衝信號輸出端，其中一個輸出端用於連接基準設備7的TTL電平秒脈衝信號輸入端，另外η個輸出端分別連接η臺被試設備8的TTL電平秒脈衝信號輸入端；
[0016]該高精度多路授時模塊2還同時將TTL電平秒脈衝信號通過高速光纖串行總線4發送給工業控制主機5 ；
[0017]基準設備7的測試信號輸出端和每臺被試設備8的測試信號輸出端分別連接一號FPGA電路3-1的一個測試信號輸入端，該一號FPGA電路3_1將測試數據處理後通過高速光纖串行總線4發送至工業控制主機5 ；
[0018]大容量固態硬碟6與工業控制主機5連接。
[0019]本實施方式中，大容量固態硬碟6容量為1Τ，用於對測試數據進行存儲備份。GNSS設備1用於發送GPS秒脈衝信號，高精度多路授時模塊2能夠在接收到GPS秒脈衝信號後對秒脈衝進行捕獲和跟蹤，並同步轉發為n+1路TTL電平秒脈衝信號，所述n+1路TTL電平秒脈衝信號作為η臺被試設備8和基準設備7的同步信號，高精度多路授時模塊2將所述同步信號通過高速光纖串行總線4發送給接口模塊3和工業控制主機5。經測試，各路同步信號之間的時差不超過12us，時差最小值僅為納秒量級。高精度多路授時模塊2在沒有接收到GPS秒脈衝信號的情況下也可以同步輸出η路TTL電平秒脈衝信號，720小時累計誤差不超過1ms，且各路同步信號之間時差不超過12us，經GPS秒脈衝信號校準後可提高同步性倉泛。
[0020]本實施方式中接口模塊3和工業控制主機5通過高速光纖串行總線4接收高精度多路授時模塊2輸出的同步信號，以秒脈衝為間隔分時段對接收數據進行處理和顯示。
[0021]上述高精度多路數據同步採集裝置在使用時，需要連接一臺基準設備7，該基準設備7的各項指標都正常，其測試數據作為判斷被試設備8的測試數據是否正常的基準。
[0022]上述高精度多路數據同步採集裝置採集數據的具體過程如下:
[0023]步驟一:高精度多路授時模塊2接收到第一個GPS秒脈衝信號後同步轉發為n+1路TTL電平秒脈衝信號，作為被試設備8和基準設備7的同步信號，並將同步信號通過高速光纖串行總線傳輸給接口模塊3和工業控制主機5 ；
[0024]步驟二:接口模塊3在接收到同步信號後做好對數據接收處理的準備，工業控制主機5在接收到同步信號後做好對數據進行顯示的準備，基準設備7和η臺被試設備8在接收到同步信號後向接口模塊3發送數據；
[0025]步驟三:接口模塊3中的一號？？(仏電路3-1對基準設備7和被試設備8發來的被測數據進行加戳處理，並將加戳處理後的數據通過高速光纖串行總線4傳輸給工業控制主機5，工業控制主機5對接收到的數據進行顯示，並將被試設備8的被測數據與基準設備7的被測數據進行對比，判斷被試設備8的被測數據是否在正常範圍之內；
[0026]步驟四:高精度多路授時模塊2接收到第二個即3秒脈衝信號，然後重複步驟一到步驟三，工業控制主機5將接收到的數據不斷刷新顯示。
[0027]【具體實施方式】二:結合圖2說明本實施方式，本實施方式是對實施方式一所述的高精度多路數據同步採集裝置的進一步限定，本實施方式中，所述的高精度多路授時模塊2包括濾波電路2-1、？？以控制電路2-2、0八轉換器2-3、恆溫晶振2-4、501晶振2-5、？？以配置模塊2-6、輸出擴展模塊2-7、11+1個單路反相器閘2-8、11+1個光電|禹合器2-9、11+1個三態輸出單路總線緩衝器2-10 ；其中II為大於2的整數；
[0028]濾波電路2-1的信號輸入端為高精度多路授時模塊2的即3秒脈衝信號輸入端，濾波電路2-1的濾波後信號輸出端連接？？以控制電路2-2的捕捉信號輸入端，？？以控制電路2-2的壓控信號輸出端連接0八轉換器2-3的壓控信號輸入端，0八轉換器2-3的壓控信號輸出端連接恆溫晶振2-4的壓控信號輸入端，恆溫晶振2-4的信號輸出端連接？？以控制電路2-2的頻率信號輸入端，輸出擴展模塊2-7的分頻信號輸入端連接？？以控制電路2-2的分頻信號輸出端，輸出擴展模塊2-7包括=+1路擴展時鐘信號輸出端，輸出擴展模塊2-7的每路時鐘信號輸出端均連接一個單路反相器閘2-8的信號輸入端，11+1個單路反相器閘2-8的信號輸出端分別連接11+1個光電I禹合器2-9的信號輸入端,=+1個光電I禹合器2-9的信號輸出端分別連接=+1個三態輸出單路總線緩衝器2-10的信號輸入端，11+1個三態輸出單路總線緩衝器2-10的輸出端為高精度多路授時模塊2的III電平秒脈衝信號輸出端，用於輸出=+1路III電平時鐘信號，該III電平時鐘信號即為III電平秒脈衝信號，501晶振2-5的時鐘信號輸出端連接？？以控制電路2-2的起振信號輸入端，？？以配置模塊2-6的配置文件信號輸入輸出端連接控制電路2-2的配置文件信號輸入輸出端。
[0029]本實施方式採用雙反相器和光電耦合器能實現板卡過流保護功能，使授時板卡輸出穩定可靠的高精度授時信號，即III電平秒脈衝信號，完成對船舶測試設備的精確授時任務。本實施方式中衝以配置模塊採用？如1型？？以晶片，採用？如1型？？以晶片的並行配置模式，配置時間〈=20018，不會對系統初始化造成影響。系統具備硬體可重構能力，具有很大的升級潛力。
[0030]傳統的授時模塊通常採用開環即3秒脈衝信號處理授時方式，難以滿足設備長時間、高精度穩定輸出要求。本實施方式中的基於和恆溫晶振的高精度多路授時模塊2塊使用了數字鎖相技術，可以採用外部秒脈衝為參考校準時鐘，同時使用恆溫晶振作為分頻器的時鐘源，配合基於反饋校準的壓控算法，不僅能夠實現高精度無累積誤差的時統信號輸出，而且能夠在不提供秒脈衝信號的條件下長時間穩定輸出時統信號，實現了授時系統誤差信號的誤差無積累輸出。
[0031]【具體實施方式】三:本實施方式是對實施方式二所述的高精度多路數據同步採集裝置的進一步限定，本實施方式中，所述的控制電路2-2包括信號捕獲電路2-2-1、相位差計算電路2-2-2、？10控制電路2-2-3、107分頻電路2-2-4和數字鎖相環電路2-2-5 ；
[0032]信號捕獲電路2-2-1的信號輸入端為？？以控制電路2-2的捕捉信號輸入端，信號捕獲電路2-2-1的信號輸出端連接相位差計算電路2-2-2的信號輸入端，相位差計算電路2-2-2的相位差信號輸出端連接PID控制電路2-2-3的相位差信號輸入端，PID控制電路2-2-3的壓控信號輸出端為FPGA控制電路2-2的壓控信號輸出端，107分頻電路2_2_4的信號輸入端為FPGA控制電路2-2的頻率信號輸入端，107分頻電路2-2-4的分頻信號輸出端同時連接相位差計算電路2-2-2的分頻信號輸入端、信號捕獲電路2-2-1的分頻信號輸入端和輸出擴展模塊2-7的分頻信號輸入端，數字鎖相環電路2-2-5的信號輸入端連接50M晶振2-5的時鐘信號輸出端，數字鎖相環電路2-2-5的時鐘信號輸出端同時連接信號捕獲電路2-2-1的時鐘信號輸入端、相位差計算電路2-2-2的時鐘信號輸入端、PID控制電路2-2-3的時鐘信號輸入端和107分頻電路2-2-4的時鐘信號輸入端，信號捕獲電路2_2_1的配置文件信號輸入輸出端、相位差計算電路2-2-2的配置文件信號輸入輸出端、PID控制電路2-2-3的配置文件信號輸入輸出端、107分頻電路2-2-4的配置文件信號輸入輸出端和數字鎖相環電路2-2-5的配置文件信號輸入輸出端均連接FPGA配置模塊2-6的配置文件信號輸入輸出端。
[0033]本實施方式中恆溫晶振2-4採用型號為0CX0，10M恆溫晶振。相位差計算電路
2-2-2、PID控制電路2-2-3、DA轉換器2-3、10M恆溫晶振2-4和107分頻電路2-2-4構成了基於反饋校準壓控算法的數字鎖相環。10M恆溫晶振2-4經過此技術處理後輸出信號經分頻可得到高精度的無積累誤差的授時信號。
[0034]【具體實施方式】四:結合圖1說明本實施方式，本實施方式是對實施方式一所述的高精度多路數據同步採集裝置的進一步限定，本實施方式中，所述的一號FPGA電路3-1包括多路串口信號處理電路3-1-1和多個同步數據接收電路3-1-2，每個同步數據接收電路
3-1-2包括一個接口電路，該接口電路的輸入端為一號FPGA電路3-1的測試信號輸入端，接口電路的輸出端連接多路串口信號處理電路3-1-1的測試信號輸入端。
[0035]【具體實施方式】五:本實施方式是對實施方式一所述的高精度多路數據同步採集裝置的進一步限定，本實施方式中，所述的大容量固態硬碟6包括三塊獨立的固態硬碟，三塊固態硬碟均分別與工業控制主機5連接。
[0036]本實施方式中，工業控制主機5將接收到的數據同時存儲在三塊固態硬碟中。
[0037]工業控制主機5中嵌入由軟體實現的資料庫，該資料庫通過C++編寫，用於組織、存儲和管理數據。資料庫提供用戶提取數據的接口，並具有提取數據的一種容錯機制:少數服從多數的仲裁方法。
[0038]仲裁方法為:資料庫分別提取存儲在三塊固態硬碟中的同一時段的數據進行對t匕，設三部分數據的有效輸出分別為Dl、D2和D3，如果Dl、D2和D3均相同，則表示三塊硬碟的數據輸出都正常，資料庫將該數據作為大容量固態硬碟6的總輸出D，如果Dl、D2和D3中只有兩個相同，則認為相同的兩個數據是正確的，則資料庫將正確的數據作為大容量固態硬碟6的總輸出D，與D不同的數據被判斷為錯誤數據進而被回寫。例如:若D1、D2和D3均相同，則說明存儲數據無誤，可正常用於分析，若D1和D2相同，但與D3不同，則認為D1和D2是正確的，D3是錯誤的，採用D1和D2用於數據分析使用，並將D3做為錯誤數據進行回寫。
[0039]【具體實施方式】六:本實施方式是對實施方式一所述的高精度多路數據同步採集裝置的進一步限定，本實施方式中，所述的一號FPGA電路3-1採用XC4VFX12SFG363型FPGA實現。
[0040]【具體實施方式】七:本實施方式是對實施方式一所述的高精度多路數據同步採集裝置的進一步限定，本實施方式中，所述的二號FPGA電路3-2採用PR0M型FPGA配置晶片實現。
【權利要求】
1.高精度多路數據同步採集裝置，其特徵在於:它包括GNSS設備(I)、高精度多路授時模塊(2)、接口模塊(3)、高速光纖串行總線(4)、工業控制主機(5)和大容量固態硬碟(6)； 接口模塊⑶包括一號FPGA電路(3-1)和二號FPGA電路(3_2)，所述一號FPGA電路(3-1)的配置文件輸入/輸出端連接二號FPGA電路(3-2)的配置文件輸出/輸入端； 所述的GNSS設備(I)的GPS秒脈衝信號輸出端連接高精度多路授時模塊(2)的GPS秒脈衝信號輸入端，高精度多路授時模塊(2)共包括n+1個TTL電平秒脈衝信號輸出端，其中一個輸出端用於連接基準設備(7)的TTL電平秒脈衝信號輸入端，另外η個輸出端分別連接η臺被試設備(8)的TTL電平秒脈衝信號輸入端； 該高精度多路授時模塊(2)還同時將TTL電平秒脈衝信號通過高速光纖串行總線(4)發送給工業控制主機(5)； 基準設備(7)的測試信號輸出端和每臺被試設備(8)的測試信號輸出端分別連接一號FPGA電路(3-1)的一個測試信號輸入端，該一號FPGA電路(3_1)將測試數據處理後通過高速光纖串行總線(4)發送至工業控制主機(5)； 大容量固態硬碟(6)與工業控制主機(5)連接。
2.根據權利要求1所述的高精度多路數據同步採集裝置，其特徵在於:所述的高精度多路授時模塊(2)包括濾波電路(2-1)、FPGA控制電路(2-2)、DA轉換器(2_3)、恆溫晶振(2-4)、50Μ晶振(2-5)、FPGA配置模塊(2-6)、輸出擴展模塊(2-7)、n+1個單路反相器閘(2-8)、n+1個光電耦合器(2-9)、n+1個三態輸出單路總線緩衝器(2_10);其中η為大於2的整數； 濾波電路(2-1)的信號輸入端為高精度多路授時模塊(2)的GPS秒脈衝信號輸入端，濾波電路(2-1)的濾波後信號輸出端連接FPGA控制電路(2-2)的捕捉信號輸入端，FPGA控制電路(2-2)的壓控信號輸出端連接DA轉換器(2-3)的壓控信號輸入端，DA轉換器(2_3)的壓控信號輸出端連接恆溫晶振(2-4)的壓控信號輸入端，恆溫晶振(2-4)的信號輸出端連接FPGA控制電路(2-2)的頻率信號輸入端，輸出擴展模塊(2-7)的分頻信號輸入端連接FPGA控制電路(2-2)的分頻信號輸出端，輸出擴展模塊(2-7)包括n+1路擴展時鐘信號輸出端，輸出擴展模塊(2-7)的每路時鐘信號輸出端均連接一個單路反相器閘(2-8)的信號輸入端，n+1個單路反相器閘(2-8)的信號輸出端分別連接n+1個光電耦合器(2_9)的信號輸入端，n+1個光電耦合器(2-9)的信號輸出端分別連接n+1個三態輸出單路總線緩衝器(2-10)的信號輸入端，n+1個三態輸出單路總線緩衝器(2-10)的輸出端為高精度多路授時模塊(2)的TTL電平秒脈衝信號輸出端，用於輸出n+1路TTL電平時鐘信號，該TTL電平時鐘信號即為TTL電平秒脈衝信號，50M晶振(2-5)的時鐘信號輸出端連接FPGA控制電路(2-2)的起振信號輸入端，FPGA配置模塊(2-6)的配置文件信號輸入輸出端連接FPGA控制電路(2-2)的配置文件信號輸入輸出端。
3.根據權利要求2所述的高精度多路數據同步採集裝置，其特徵在於:所述的FPGA控制電路(2_2)包括信號捕獲電路(2-2-1)、相位差計算電路(2_2_2)、PID控制電路(2-2-3)、17分頻電路(2-2-4)和數字鎖相環電路(2_2_5)； 信號捕獲電路(2-2-1)的信號輸入端為FPGA控制電路(2-2)的捕捉信號輸入端，信號捕獲電路(2-2-1)的信號輸出端連接相位差計算電路(2-2-2)的信號輸入端，相位差計算電路(2-2-2)的相位差信號輸出端連接PID控制電路(2-2-3)的相位差信號輸入端，PID控制電路(2-2-3)的壓控信號輸出端為FPGA控制電路(2_2)的壓控信號輸出端，17分頻電路(2-2-4)的信號輸入端為FPGA控制電路(2-2)的頻率信號輸入端，17分頻電路(2-2-4)的分頻信號輸出端同時連接相位差計算電路(2-2-2)的分頻信號輸入端、信號捕獲電路(2-2-1)的分頻信號輸入端和輸出擴展模塊(2-7)的分頻信號輸入端，數字鎖相環電路(2-2-5)的信號輸入端連接50M晶振(2-5)的時鐘信號輸出端，數字鎖相環電路(2-2-5)的時鐘信號輸出端同時連接信號捕獲電路(2-2-1)的時鐘信號輸入端、相位差計算電路(2-2-2)的時鐘信號輸入端、PID控制電路(2-2-3)的時鐘信號輸入端和17分頻電路(2-2-4)的時鐘信號輸入端，信號捕獲電路(2-2-1)的配置文件信號輸入輸出端、相位差計算電路(2-2-2)的配置文件信號輸入輸出端、PID控制電路(2-2-3)的配置文件信號輸入輸出端、17分頻電路(2-2-4)的配置文件信號輸入輸出端和數字鎖相環電路(2-2-5)的配置文件信號輸入輸出端均連接FPGA配置模塊(2-6)的配置文件信號輸入輸出端。
4.根據權利要求1所述的高精度多路數據同步採集裝置，其特徵在於:所述的一號FPGA電路(3-1)包括多路串口信號處理電路(3-1-1)和多個同步數據接收電路(3_1_2)，每個同步數據接收電路(3-1-2)包括一個接口電路，該接口電路的輸入端為一號FPGA電路(3-1)的測試信號輸入端，接口電路的輸出端連接多路串口信號處理電路(3-1-1)的測試信號輸入端。
5.根據權利要求1所述的高精度多路數據同步採集裝置，其特徵在於:所述的大容量固態硬碟(6)包括三塊獨立的固態硬碟，三塊固態硬碟均分別與工業控制主機(5)連接。
6.根據權利要求1所述的高精度多路數據同步採集裝置，其特徵在於:所述的一號FPGA 電路(3-1)採用 XC4VFX12SFG363 型 FPGA 實現。
7.根據權利要求1所述的高精度多路數據同步採集裝置，其特徵在於:所述的二號FPGA電路(3-2)採用PROM型FPGA配置晶片實現。
8.根據權利要求2所述的高精度多路數據同步採集裝置，其特徵在於恆溫晶振(2-4)採用型號為OCXO，1M恆溫晶振。
【文檔編號】G06F13/20GK104408001SQ201410765117
【公開日】2015年3月11日 申請日期:2014年12月11日 優先權日:2014年12月11日
【發明者】趙琳, 陳曉博, 黃衛權, 劉源, 王藝鵬 申請人:哈爾濱工程大學