半導體器件淺溝隔離結構的製作方法
2023-10-25 06:00:17
專利名稱：半導體器件淺溝隔離結構的製作方法
技術領域：
本發明涉及半導體技術領域，特別涉及一種半導體器件淺溝隔離(STI)結構的製作方法。所
背景技術：
在半導體器件的製作工藝中，包括有源區之間隔離的製作工藝，隔離工藝通過淺溝隔離結構完成。淺溝隔離結構的製作方法主要分為三個步驟進行淺溝刻蝕、氧化物填充及氧化物平坦化，以下對現有製作淺溝隔離的方法進行詳細說明。圖1為現有技術提供的製作淺溝隔離的方法流程圖，結合圖2a 圖2d所示的淺溝隔離製作剖面示意圖進行說明，其具體步驟為步驟101、在矽襯底10上進行淺溝隔離槽的刻蝕，得到淺溝隔離槽20，淺溝槽之間定義有源區的位置，如圖2a所示；在本步驟中，在進行淺溝隔離刻蝕之前，還需要在襯底10表面依次熱氧化生長鋪墊氧化矽層及沉積氮化矽層，其中，鋪墊氧化矽層用於消除氮化矽與矽襯底之間的應力及保護有源區在後續去除氮化矽層的過程中免受化學汙染，氮化矽層用於在後續淺溝隔離氧化物沉積過程中保護有源區及在後續化學機械拋光過程中充當拋光的阻擋材料；在本步驟中，淺溝隔離槽刻蝕的過程為在矽襯底10表面(也就是氮化矽層表面)旋塗光刻膠層，然後採用具有淺溝隔離槽圖形的掩膜板對光刻膠層進行曝光後再顯影，得到圖案化的光刻膠層，最後，以圖案化的光刻膠層為掩膜，對矽襯底10進行刻蝕，得到淺溝隔離槽20，刻蝕後去除剩餘的光刻膠層；在本步驟中，淺溝隔離槽20的深度根據製作需要確定，隨著半導體器件的特徵尺寸減小，淺溝隔離槽20的深寬比也越來越大；步驟102、在淺溝隔離槽20熱生長氧化矽層30，如圖2b所示；在本步驟中，熱生長氧化矽層30的過程為將具有淺溝隔離槽20的半導體器件 10放入高溫氧化爐管設備，然後在該設備中通入氧氣，在淺溝隔離槽20的底部和側壁上生長一層50 300埃的熱氧化矽層30。該熱氧化矽層30可以在後續沉積氧化矽層40時阻止沉積的氧化層40中的氧分子向矽襯底10的有源區擴散；步驟103、在氧化矽層30及半導體器件的矽襯底10表面(也就是氮化矽層表面) 上採用高密度等離子體化學氣相沉積(HDPCVD)方法沉積厚氧化矽層40，填充滿淺溝隔離槽20，如圖2c所示；在本步驟中，HDPCVD就是使等離子體在低壓下以高密度混合氣體的形式直接轟擊在反應腔內的半導體器件表面，該工藝可以在較低的沉積溫度(300攝氏度 400攝氏度) 下，填充高深寬比的淺溝隔離槽20 ；在本步驟中，HDPCVD包括兩種或多種氣體參與化學反應，氧氣或臭氧經常與含矽氣體，比如TEOS或SiH4混合，並伴有氬氣(Ar)，通入放置有半導體器件的反應腔，為了得到高密度等離子體，對於0. 18微米線寬的半導體器件，反應腔採用大約4000 4500瓦的射頻功率，對於0. 13微米線寬的半導體器件，反應腔採用大約7000 8000瓦的射頻功率，用以提高其對淺溝隔離槽20的填充能力，防止出現孔洞；步驟104、對半導體器件的矽襯底10表面進行化學機械拋光(CMP)處理，在半導體器件的矽襯底10上完成淺溝隔離結構50後，去除氮化矽層，如圖2d所示。這樣，就在半導體器件的襯底上完成了淺溝隔離結構的製作工藝。但是，採用上述工藝製作的淺溝隔離結構會導致隔離區底部有源區的損傷及晶格缺陷。其中晶格缺陷位於靠近淺溝隔離槽底部的有源區，因為應力或等離子體損傷而形成的晶格錯位。如圖3所示，圖3為採用現有技術製作淺溝隔離而導致有源區出現晶格損傷及缺陷的剖面圖，其中用矩形框定的區域就是有源區出現的晶格缺陷。半導體器件的有源區出現晶格缺陷會導致所製成的半導體器件靜態電流增大，影響最終製成的半導體器件的性能。所
發明內容
有鑑於此，本發 明提供了一種半導體器件淺溝隔離結構的製作方法，該方法能夠克服有源區損傷及晶格缺陷問題，提高了半導體器件的性能。根據上述目的，本發明的技術方案是這樣實現的一種半導體器件淺溝隔離結構的製作方法，該方法包括採用光刻工藝和刻蝕工藝在半導體器件的矽襯底上形成淺溝隔離槽；在所述淺溝隔離槽表面採用熱氧化方法生長一層熱氧化矽層；在所述熱氧化矽層及矽襯底表面採用低壓化學氣相沉積LPCVD方法沉積一層氮化矽層；在所述氮化矽層表面採用低壓化學氣相沉積方法沉積一層高溫氧化矽HTO層；在所述高溫氮化矽層表面採用高密度等離子體化學氣相沉積HDPCVD法沉積厚氧化矽層，使其填滿淺溝隔離槽，採用化學機械拋光CMP矽襯底表面，得到半導體器件淺溝隔離結構。所述熱生長氧化矽層的厚度為50 300埃，所述沉積氮化矽層的厚度為50 200 埃，所述沉積高溫氧化層的厚度為50 200埃。從上述方案可以看出，本發明在對淺溝隔離槽進行填充時，使用氧氮氧(ONO)的襯墊結構，也就是先熱生長氧化矽層，然後再採用LPCVD方法沉積氮化矽層和高溫氧化矽層，最後再採用HDPCVD工藝沉積厚氧化矽層填充滿淺溝隔離槽，從而完成淺溝隔離製作。 由於該方法在HDPCVD和熱氧化矽層之間增加了氮化矽層和高溫氧化矽層作為阻擋層，使得在後續HDPCVD沉積過程中激發的高密度等離子體在沉積時不會穿透ONO結構層，不會對半導體器件的矽襯底內靠近淺溝隔離的有源區造成損傷。此外，由於ONO結構改善了有源區與淺溝槽拐角處的剖面，克服了後續所製造的柵氧化層在有源區與淺溝隔離槽邊界偏薄的問題，降低了半導體器件的靜態電流，提高器件的性能。所
圖1為現有技術提供的製作淺溝隔離的方法流程圖；圖2a 圖2d為現有技術提供的淺溝隔離製作剖面結構示意圖；圖3為採用現有技術製作淺溝隔離而導致有源區出現損傷及位錯缺陷的透射電子顯微鏡剖面圖；圖4為本發明提供的製作淺溝隔離的方法流程圖5a 5d為本發明提供的淺溝隔離製作剖面結構示意圖；圖6為採用本發明提供的方法所製作的淺溝隔離的透射電子顯微鏡剖面圖；圖7為採用本發明提供的方法和現有技術提供的方法所製作的淺溝隔離結構對器件靜態電流影響的對比圖。所具 體實施方式為使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖並舉實施例，對本發明作進一步詳細說明。採用現有技術製作淺溝隔離，出現了隔離區底部有源區的損傷及晶格缺陷，其原因為在步驟103填充淺溝隔離槽20時，採用HDPCVD工藝沉積厚氧化層40。由於半導體器件特徵尺寸的減小從而使得淺溝隔離槽的寬深比增大，為了使得氧化物能夠充分填充到高寬深比的淺溝隔離槽中，而不出現縫隙或孔洞，所以需要採用HDPCVD工藝進行。雖然該 HDPCVD工藝的好處是對於高深寬比的淺溝隔離槽填充時不出現縫隙或孔洞，但是由於其是在反應腔中激發高密度等離子體，高密度等離子體在沉積過程中會轟擊淺溝隔離槽表面， 該等離子有時會穿透熱氧化矽層30，造成淺溝隔離槽底部有源區的損傷及晶格缺陷。這樣，採用現有淺溝隔離結構技術製作的半導體器件的有源區在工作時就會出現漏電流，導致半導體器件的性能下降。為了克服上述缺陷，本發明在對淺溝隔離槽的襯墊結構進行改進，採用ONO結構。具體地說在完成淺溝隔離槽刻蝕後，先熱生長氧化矽層，然後採用低壓化學氣相沉積 (LPCVD)方法沉積氮化矽層，再採用LPCVD方法沉積高溫氧化矽層，得到淺溝ONO襯墊結構； 最後採用HDPCVD工藝沉積填充厚氧化層填滿淺溝隔離槽，經過CMP後，製作得到淺溝隔離結構。由於本發明提供的方法在填充厚氧化層和熱生長氧化矽層之間增加了氮化矽和高溫氧化矽層作為阻擋層，使得在後續HDPCVD過程中激發的高密度等離子體在沉積時不會穿透ONO襯墊結構，從而不會對有源區造成損傷及晶格缺陷。此外，由於ONO結構改善了有源區與淺溝槽拐角處的剖面，克服了後續所製造的柵氧化層在有源區與淺溝隔離槽邊界偏薄的問題，降低了半導體器件的靜態電流，提高器件的性能。在本發明中，淺溝隔離結構的ONO襯墊結構中的熱氧化矽層的厚度為50 300 埃，氮化矽層的厚度為50 200埃，高溫氧化矽層的厚度為50 200埃。其中，氮化矽層及高溫氧化矽層的沉積採用低壓CVD工藝。以下對本發明提供的方法進行詳細說明。圖4為本發明提供的製作淺溝隔離的方法流程圖，結合圖5a 5d所示的本發明提供的淺溝隔離製作剖面結構示意圖進行說明，其具體步驟為步驟401、在半導體器件的矽襯底10上進行淺溝隔離槽的刻蝕，得到淺溝隔離槽 20，如圖2a所示；步驟402、在淺溝隔離槽20熱生長氧化矽層30，如圖2b所示；在本步驟中，熱生長氧化矽層30的過程為將具有淺溝隔離槽20的半導體器件 10放入高溫氧化設備，然後在該設備中通入氧氣，在淺溝隔離槽20的底部和側壁上生長一層50 300埃的熱氧化矽層30。該熱氧化矽層30可以在後續沉積氮化矽層40時降低氮化矽與有源區之間的應力；
在這裡，步驟401和步驟402和現有技術圖1的步驟101 步驟102相同，這裡不再累述；步驟403、在熱氧化矽層30及半導體器件的襯底10表面(也就是氮化矽物層表面)採用LPCVD沉積氮化矽層40』，如圖5a所示；
在本步驟中，具體可以採用LPCVD方法沉積氮化矽層，沉積的厚度範圍可以與熱氧化矽層30的相同，比如50 200埃；在本步驟中，採用LPCVD方法沉積時，可以使得反應腔的溫度為600攝氏度 800
攝氏度，採用二氯二氫矽烷和氨氣反應得到氮化矽層40』 ；步驟404、在氮化矽層40』上採用採用LPCVD方法沉積高溫氧化矽層50』，完成淺溝隔離的ONO襯墊結構，如圖5b所示；步驟405、採用HDPCVD法沉積填充氧化層60』，完成溝槽填充，如圖5c所示；在本步驟中，HDPCVD就是使得等離子體在低壓下以高密度混合氣體的形式直接轟擊在反應腔內的半導體器件表面，其可以在較低的沉積溫度(300攝氏度 400攝氏度) 下，填充高深寬比的淺溝隔離槽20 ；在本步驟中，HDPCVD包括兩種或多種氣體參與化學反應，氧氣或臭氧經常與含矽氣體，比如TEOS或SiH4混合，並伴有氬氣(Ar)，通入放置有半導體器件的反應腔，為了得到高密度等離子體，對於0. 18微米製程工藝的半導體器件，反應腔採用大約4000 4500瓦的射頻偏置功率，對於0. 13微米製程工藝的半導體器件，反應腔採用大約7000 8000瓦的射頻偏置功率，來提高填充淺溝隔離槽20的填充性能，防止出現孔洞；在本步驟中，填充氧化層60』沉積的厚度以填滿溝槽為準，約在5000 7000埃；步驟406、對半導體器件的襯底10表面進行CMP處理，在半導體器件的矽襯底10 上得到淺溝隔離結構60後，去除在半導體器件襯底表面的氮化物層，如圖5d所示。這樣，就在半導體器件的襯底上完成了淺溝隔離製作。圖6為採用本發明提供的方法所製成的淺溝隔離的電子透射顯微鏡剖面圖，可以看出，在半導體器件襯底上靠近淺溝隔離區域的有源區沒有損傷及晶格缺陷。圖7為採用本發明提供的方法和現有技術提供的方法所製作的淺溝隔離結構對器件靜態電流特性的比較圖。其中，橫坐標為半導體器件在未開啟時的靜態電流(IDS)，單位為毫安(mA)，該電流越小表示半導體器件的靜態電流特性越好；縱坐標為半導體器件在該靜態電流下的累計百分比，該分布曲線越陡代表半導體器件的靜態電流分布範圍越小。 由圖7可以看出，採用本發明方法製作淺溝隔離的半導體器件的IDS明顯小於採用現有技術製作淺溝隔離的半導體器件的IDS，說明本發明提供的淺溝隔離製作的半導體器件靜態電流特性好。以上所述僅為本發明的較佳實例而已，並不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的範圍之內。
權利要求
1.一種半導體器件淺溝隔離結構的製作方法，該方法包括 採用光刻工藝和刻蝕工藝在半導體器件的矽襯底上形成淺溝隔離槽； 在所述淺溝隔離槽表面採用熱氧化方法生長一層熱氧化矽層；在所述熱氧化矽層及矽襯底表面採用低壓化學氣相沉積LPCVD方法沉積一層氮化矽層；在所述氮化矽層表面採用低壓化學氣相沉積方法沉積一層高溫氧化矽HTO層； 在所述高溫氮化矽層表面採用高密度等離子體化學氣相沉積HDPCVD法沉積厚氧化矽層，使其填滿淺溝隔離槽，採用化學機械拋光CMP矽襯底表面，得到半導體器件淺溝隔離結構。
2.如權利要求1所述的方法，其特徵在於，所述熱生長氧化矽層的厚度為50 300埃， 所述沉積氮化矽層的厚度為50 200埃，所述沉積高溫氧化層的厚度為50 200埃。
全文摘要
本發明提供了一種半導體器件淺溝隔離結構的製作方法，該方法包括採用光刻工藝和刻蝕工藝在半導體器件的矽襯底上形成淺溝隔離槽；在所述淺溝隔離槽表面採用熱氧化方法生長一層熱氧化矽層；在所述熱氧化矽層及矽襯底表面採用低壓化學氣相沉積LPCVD方法沉積一層氮化矽層；在所述氮化矽層表面採用低壓化學氣相沉積方法沉積一層高溫氧化矽HTO層；在所述高溫氮化矽層表面採用高密度等離子體化學氣相沉積HDPCVD法沉積厚氧化矽層，使其填滿淺溝隔離槽，採用化學機械拋光CMP矽襯底表面，得到半導體器件淺溝隔離結構。本發明提供的方法克服了淺溝隔離結構底部有源區的晶格缺陷及克服了柵氧厚度在有源區與淺溝隔離區邊界偏薄的問題，降低了半導體器件的靜態電流，提高器件的性能。
文檔編號H01L21/762GK102315153SQ20101022834
公開日2012年1月11日 申請日期2010年7月6日 優先權日2010年7月6日
發明者陸文怡, 陸肇勇 申請人:中芯國際集成電路製造(上海)有限公司