用於存儲信息的系統和方法
2023-10-09 06:21:44 2
用於存儲信息的系統和方法
【專利摘要】本發明涉及用於存儲信息的系統和方法。實施例涉及能夠減少或消除偏移誤差的多觸點傳感器裝置及其操作方法。在實施例中，傳感器裝置可以包括三個或更多的觸點，並且多個這樣的傳感器裝置可以組合。在實施例中傳感器裝置可以包括霍爾傳感器裝置，諸如垂直霍爾裝置，或者其它傳感器類型。可以實施用於多觸點傳感器裝置的操作模式，多觸點傳感器裝置提供對常規的自旋電流原理的顯著的修改和改進，包括減少的殘餘偏移。
【專利說明】用於存儲信息的系統和方法
【技術領域】
[0001 ] 本發明一般地涉及集成電路並且更具體地涉及通過集成電路傳感器裝置來存儲校準和其它信息。
【背景技術】
[0002]傳感器裝置經常需要在內部存儲信息或數據以供傳感器在特定時間或在特定事件發生時使用。例如，磁場傳感器經常生成並存儲校準信息以在啟動或一些其它時間使用。
[0003]然而，如果傳感器裝置經歷重置事件或失電，可能丟失這個存儲的信息。回到磁場傳感器的示例，這些傳感器經常用在機動車應用(諸如燃料噴射和其它引擎系統)中，其中它們可能暴露於顯著的電磁幹擾、與引擎啟動和停止或其它源相關的電壓尖峰、或其它電力中斷。這些中斷可能引起供應線電壓降到傳感器必要的最小值以下，即使達非常短的時間段，從而引起傳感器重置和電流校準信息丟失。這是不期望的，因為傳感器的冷啟動需要校準程序，校準程序花費額外的時間並且不能考慮到在實際操作條件期間獲得的校準信息，實際操作條件能捕獲例如溫度和從啟動起或通常隨著時間變化的其它實時特性。
[0004]相關的問題是校準信息的損壞。如果當失電或重置發生時傳感器正在寫入到存儲器，則信息可能仍然被寫入到存儲器，但是那個信息可能是不完全的或損壞的。即使在電力中斷之後傳感器能夠保持信息(諸如通過使用外部電容器作為電力源)，傳感器不能知道信息是不可靠的或未損壞的。使用那個信息可能在傳感器中導致降低的性能或錯誤，出於明顯的原因這是不期望的。
【發明內容】
[0005]實施例涉及用於在傳感器中可靠地存儲信息的系統和方法。
[0006]在實施例中，集成電路包括:第一存儲器部分，配置為存儲信息和有效性位；第二存儲器部分，配置為存儲信息和有效性位；以及電路，包括耦合到第一存儲器部分的第一錯誤檢測電路、耦合到第二存儲器部分的第二錯誤檢測電路、和耦合到第一和第二存儲器部分兩者的慢重置電路，其中如果第一錯誤檢測電路檢測到錯誤，則第一存儲器部分被重置，如果第二錯誤檢測電路檢測到錯誤，則第二存儲器部分被重置，並且如果慢重置電路檢測到錯誤，則第一和第二存儲器部分被重置。
[0007]在實施例中，方法包括:將第一存儲器部分的有效性位設置為第一值；將數據寫入到第一存儲器部分；將第一存儲器部分的有效性位設置為第二值；將第二存儲器部分的有效性位設置為第一值；將數據寫入到第二存儲器部分；以及將第二存儲器部分的有效性位設置為第二值。
[0008]在實施例中，裝置包括信息貯存器電路，信息貯存器電路包括:第一存儲器部分，配置為存儲信息和有效性位；第二存儲器部分，配置為存儲信息和有效性位；以及電路，包括耦合到第一存儲器部分的第一錯誤檢測電路、耦合到第二存儲器部分的第二錯誤檢測電路、和耦合到第一和第二存儲器部分兩者的慢重置電路，其中如果第一錯誤檢測電路檢測到錯誤，則第一存儲器部分被重置，如果第二錯誤檢測電路檢測到錯誤，則第二存儲器部分被重置，並且如果慢重置電路檢測到錯誤，則第一和第二存儲器部分被重置；並且裝置還包括操作電路，操作電路配置為使用存儲在第一或第二存儲器部分中的至少一個中的信息。
【專利附圖】
【附圖說明】
[0009]連同附圖考慮到後面的本發明各種實施例的詳細描述，可以更完全地理解本發明，其中:
圖1是根據實施例的包括信息貯存器電路的裝置的方框圖。
[0010]圖2是圖1的信息貯存器電路的電路方框圖。
[0011]圖3是根據實施例的貯存時間對溫度的曲線圖。
[0012]圖4是圖1和2的存儲器部分的方框圖。
[0013]圖5是根據實施例的寫入定時圖。
[0014]圖6是根據實施例的寫入過程的流程圖。
[0015]儘管本發明適用於各種修改和替代形式，但是其細節已通過示例的方式在附圖中示出並且將詳細地描述。然而，應當理解的是，意圖不將本發明限制於所描述的具體實施例。相反的，意圖是覆蓋落入如由所附權利要求限定的本發明精神和範圍內的所有修改、等價物和替代方案。
【具體實施方式】
[0016]實施例涉及在傳感器或其它裝置中可靠地存儲信息。在一個實施例中，信息貯存器電路包括獨立的、冗餘存儲器部分和錯誤檢測電路。電路可以與存儲器寫入程序協作操作，存儲器寫入程序利用有效性位並且順序地寫入到冗餘存儲器部分的一個或另一個以便存儲器部分中的至少一個具有有效的並且本身能被識別的數據。
[0017]參見圖1，描繪了裝置100的方框圖。一般地，裝置100是具有用於執行其(一個或多個)功能的操作電路102的功能裝置。操作電路102可以包括微控制器和裝置100 —般操作必要的其它電路。例如，在實施例中裝置100可以包括傳感器，諸如磁場傳感器、電流傳感器、溫度傳感器、加速度傳感器或某一其它類型的傳感器，其中操作電路102包括傳感器電路。在其它實施例中，裝置100可以包括某一其它裝置，諸如電壓調節器；換能器，諸如磁的或壓力；信號路徑；數字控制；輸出驅動器；或集成電路裝置的其它部件。在這裡為了方便，將在磁場傳感器裝置的背景下討論裝置100，但是這個討論不被認為是限制性的或者不被限制到磁場傳感器裝置。
[0018]裝置100還包括信息貯存器電路104。信息貯存器電路104可以用在裝置100內以存儲由操作電路102在操作期間所利用的信息，諸如校準數據、輸出值或其它信息。在實施例中，電路104還可以用於證實存儲於其中的信息是否是有效的。例如，一些磁場傳感器裝置在操作期間存儲校準信息，並且如果裝置100被重置、重啟、經歷電力尖峰或崩潰，或者如果影響裝置100規則操作的一些其它事件發生，那個信息能被操作電路102使用。在實施例中使用那個存儲的信息能夠實現更快的重啟以及更準確和可靠的操作，而不使用默認信息或等待採集新的信息(在實施例中如果為了適當啟動而需要該信息，等待採集新的信息可能是不可能的)。然而，如果那個存儲的信息是無效的(因為當失電或其它事件發生時其正在被寫入到存儲器106或108，或者由於某一其它原因)，在裝置100內可能發生額外的錯誤。因此，信息貯存器電路104還能夠在存儲的信息被操作電路102使用之前證實存儲的信息是否是有效的。
[0019]在實施例中，信息貯存器電路104包括冗餘存儲器部分106和108以及錯誤檢測電路110。在實施例中存儲器部分106和108可以一個或多個包括鎖存器、寄存器或其它適合的存儲器電路。錯誤檢測電路110包括重置電路，重置電路實現確定是否失電事件已超過最大時間使得為信息可靠地存儲在存儲器部分106和108中所需要的最小必要電壓已消散。如果因為電壓電平已下降太多，存儲在存儲器部分106和108中的信息不再能夠認為是可靠的，則重置電路能夠重置存儲器部分106和108。
[0020]參見圖2，更詳細地描繪了信息貯存器電路104的實施例。在圖2的實施例中，每個存儲器部分106和108包括一組鎖存器，該組鎖存器在圖4中被更詳細地描繪並且將在下面被討論。每個存儲器部分106和108分別地耦合到其自己的電壓供應域VDDLl和VDDL2。在實施例中VDDLl和VDDL2處的電壓可以諸如根據應用變化。例如，在外部供應電壓是大約3.5V、大約12V、大約48V、或其它實施例中的某一其它電壓電平的情況下，在實施例中VDDLl和VDDL2可以是大約2.5V到大約3.5V。每個供應域VDDLl和VDDL2分別地包括電容器112和114，用於存儲能量和在對裝置100的短掉電或其它失電期間供應電力到其相應的存儲器部分106和108。在一個實施例中，每個電容器112和114包括60pF的集成電容器，但是在其它實施例中電容器112和114的大小能夠變化。在實施例中，在失電期間例如更大的電容器112和114將一般地增加貯存時間並且因此能夠變化，但是更大的電容器將一般地在成本和面積上更昂貴。每個供應域VDDLl和VDDL2通過開關116和118也耦合到經調節的電力供應VDDR。在一個實施例中，每個開關116和118包括電晶體，諸如nMOS電晶體。開關116和118由裝置100的模擬重置控制。因此，只要VDDR在重置閾值之上，VDDLl和VDDL2就耦合到VDDR。如果VDDR下降到重置閾值之下，VDDLl和VDDL2將通過開關116和118與VDDR斷開並且僅經由電容器112和114被供應電力。
[0021]當VDDLl和VDDL2，以及因此的存儲器部分106和108，分別地經由內部電晶體的漏電流放電時，在其期間存儲在存儲器部分106和108中的信息維持可靠的時間隨溫度增加指數地減少。例如參見圖3，其是來自一個測試實施方式的貯存時間對溫度的曲線圖。如能被看到的，貯存時間(這裡以微秒測量)通常隨溫度增加而減少，並且大約150攝氏度開始迅速地減少。因為期望更好地監控存儲器部分106和108依靠於電容器112和114供電達到的時間長度以更好地確定存儲的信息是否是可靠的，並且鑑於操作特性、環境和影響裝置100的其它因素，溫度難以控制，所以電路104還包括慢重置電路120。慢重置電路120包括並聯連接的電容器122和電阻器124。在一個實施例中，電容器122大約20pF並且電阻器124大約3兆歐姆(ΜΩ )，但是在其它實施例中這些值可以變化。電阻器124起放電電阻的作用，以便當電容器122通過耦合到模擬重置的開關126與VDDR斷開時，電容器122開始通過電阻器124放電。電阻器124的放電時間比電容器112和114的放電時間隨溫度較少變化，使得能夠根據通過電阻器124從電容器122已放電的電力更好地監控經過的時間。在裝置100的下一個啟動，比較器128 (諸如施密特觸發器)用於感測電容器122處的電壓電平並且將那個電壓與閾值比較。如果電壓在閾值(諸如在實施例中大約1.0到大約1.2V)之下，則已超過在其期間信息能夠可靠地存儲在存儲器部分106和108中的時間，並且存儲器部分106和108分別地經由OR (或)門130和132被重置，同時VDDLl和VDDL2再連接到VDDR。藉助於下降邊緣延遲(在下面關於包括下降邊緣延遲電路131和133的實施例討論)重置脈衝長度被增加，因此重置信號是可靠的。然後電容器122以及電容器112和114被再充電。在其它實施例中由比較器128使用的電壓閾值可以變化，從而基於電路104的技術、應用和/或其它組件更低或更高。
[0022]除了耦合到比較器128，OR門130和132每個也分別地耦合到其它比較器134和136，每個與存儲器部分106和108中的一個相關聯。在實施例中比較器134和136也可以是施密特觸發器。這些比較器134和136可以被視為實施失敗安全模式，類似於比較器128:在失電或其它事件後面的下一個啟動，比較器134和136可以分別地用於感測VDDLl和VDDL2處的電壓，並且如果電壓在閾值之下，存儲器部分106和108將被重置。因為OR門130和132每個分別地耦合到比較器134或136，並且耦合到128，所以在相應的存儲器部分106或108處的重置將重置那個存儲器部分106或108。來自慢重置電路120的重置(如在圖2中能被看到的)將重置存儲器部分106和108兩者。AND (與)門135和137也用作保護以避免能被視為重置存儲器部分106或108的重置信號的寄生尖峰。
[0023]在實施例中電路104還包括下降邊緣延遲電路131和133。在實施例中，電路131和133可以用於生成更清潔的脈衝形狀(但是是可選的)。在實施例中，重置脈衝可以是大約10ns，其可能不足夠可靠地觸發重置。電路131和133延長脈衝，或者延遲下降邊緣，以便生成更可靠的重置脈衝。例如,在實施例中電路131和133能夠把重置脈衝的長度從大約IOns增加到大約50ns。AND門135和137分別地耦合在電路131和133之間(或者在其中省略電路131和133的實施例中分別地耦合在OR門130和132之間)並且耦合到模擬重置，以便只要模擬重置信號為低，在每個重置部分處的與存儲器部分106相關聯或與存儲器部分108相關聯的重置就將觸發那個存儲器部分106或108的重置，因為來自晶片重置功能的模擬重置起門控信號的作用，從而只要模擬重置為低就禁用來自比較器134、136和/或128的任何可能的重置。
[0024]還參見圖4，描繪了存儲器部分106的一個實施例。儘管僅描繪了存儲器部分106，但是一般存儲器部分108將是相同的。在各個實施例中，存儲器部分106和108 —般將具有與彼此相同的結構，儘管那個結構可能不同於圖3的實施例中描繪的結構。在圖3中，存儲器部分106包括一組三個鎖存器138、140和142。鎖存器138和142存儲信息位，並且鎖存器140存儲錯誤檢測或有效性位。在實施例中鎖存器138、140和142的具體的數量、布置和數據貯存器配置可以不同於被描繪為圖3中的示例的那樣。在實施例中如果耦合到彼此以及耦合到模擬重置的每個門控管腳為高，則鎖存器138、140和142可以僅被寫入。每個鎖存器138、140和142還包括寫入使能，分別描繪為Offset_enable、Valid_enable和Outval_enable。每個鎖存器138、140和142的寫入使能和門控管腳耦合到AND門144、146和 148。
[0025]在實施例中，唯一的寫入程序與電路104 —起使用以可靠地將信息寫入到存儲器部分106和108並且將信息存儲在存儲器部分106和108中。寫入程序確保有效數據存儲在存儲器部分106和108的至少一個中，對裝置100可用，即使在對一個或另一個的寫入過程期間發生重置。參見圖5和6，在A (圖5)和202 (圖6)處，存儲器部分106的有效性位設置為O。然後在204處信息被寫入到存儲器部分106，但是信息不是有效的直到完成寫入。在B和206處，存儲器部分106的有效性位設置為1，意味著成功寫入被完成並且存儲在存儲器部分106中的信息在B處開始是有效的。在C和208處，存儲器部分108的有效性位設置為0，並且在210處信息被寫入到存儲器部分108。在實施例中，B和C之間經過的時間大約為幾微秒或更少，但是在其它實施例中這可能變化。在D和212處，存儲器部分108的有效性位設置為1，意味著成功寫入被完成並且存儲在存儲器部分106中的信息在D處開始是有效的。然後，過程可以從202開始重複自己。
[0026]因此，有效數據在存儲器部分106和108的至少一個中應當一直存在，通過那個存儲器部分的有效性位是本身可識別的。信息一次僅被寫入到一個存儲器部分106或108，並且如果在寫入期間發生掉電或其它中斷，則那個存儲器部分106或108的有效性位將不是有效的。其將是O或者處於亞穩定狀態(既非O也非I)中。在亞穩定狀態中，鎖存器140的內部節點在O和I之間，其將引起電容112或118迅速放電，在下一個啟動由施密特觸發器134或136觸發重置。如果有效性位是0，則在下一個啟動通過裝置100中的數字邏輯將檢測該有效性位，並且那個存儲器部分106或108重置，並且將使用來自另一個存儲器部分106或108的信息。這個順序的寫入程序確保存儲器部分106或108中的一個將具有有效數據用於在裝置100的下一個啟動時使用。
[0027]由此實施例提供裝置、集成電路、系統和方法用於可靠地存儲信息和用於確定信息是否由於經過的時間或出於某一其它原因而不再是可靠的。實施例包括冗餘存儲器部分並且利用唯一的寫入程序以確保有效數據在至少一個存儲器部分中存在。由此，實施例提供對可靠信息的一致訪問，實現裝置的更快啟動、重啟、校準和其它操作。
[0028]在這裡已描述了系統、裝置和方法的各種實施例。這些實施例僅通過示例的方式給出並且不意圖限制本發明的範圍。而且，應當了解的是，已描述的實施例的各個特徵可以以各種方式組合以產生許多額外的實施例。而且，雖然已描述用於公開的實施例的各種材料、尺寸、形狀、配置和位置等，但是在不超過本發明範圍的情況下，可以利用除公開的這些之外的其它。
[0029]相關領域的普通技術人員將認識到，本發明可以包括比在上面描述的任何個體實施例中說明的更少的特徵。在這裡描述的實施例不旨在窮舉地呈現本發明的各個特徵可以以其組合的方式。因此，實施例不是特徵的互斥組合；相反地，本發明能夠包括選自不同個體實施例的不同個體特徵的組合，如本領域普通技術人員理解的。而且，即使當在這樣的實施例中沒有描述，關於一個實施例描述的元件也能夠在其它實施例中實施，除非另外注釋。儘管在權利要求中從屬權利要求可以涉及與一個或多個其它權利要求的特定組合，但是其它實施例也能夠包括從屬權利要求與每個其它從屬權利要求的主題的組合，或者一個或多個特徵與其它從屬或獨立權利要求的組合。在這裡提出這樣的組合，除非陳述了特定的組合不是預期的。而且，還意圖包括在任何其它獨立權利要求中的權利要求的特徵即使這個權利要求不直接從屬於該獨立權利要求。
[0030]限制通過引用上面文檔的任何合併以便與在這裡明確公開內容相反的主題不被合併。進一步限制通過引用上面文檔的任何合併以便包括在文檔中的權利要求不通過引用被合併在這裡。再進一步限制通過引用上面文檔的任何合併以便在文檔中提供的任何定義不通過引用合併在這裡，除非明白地包括在這裡。
[0031]出於解釋本發明權利要求的目的，明白的意圖是不援引35 U.S.C的第112節第6段的條文除非在權利要求中 敘述了特定的術語「用於…的裝置」或「用於…的步驟」。
【權利要求】
1.一種集成電路，包括: 第一存儲器部分，配置為存儲信息和有效性位； 第二存儲器部分，配置為存儲信息和有效性位；以及 電路，包括耦合到第一存儲器部分的第一錯誤檢測電路、耦合到第二存儲器部分的第二錯誤檢測電路、和耦合到第一和第二存儲器部分兩者的慢重置電路，其中如果第一錯誤檢測電路檢測到錯誤，則第一存儲器部分被重置，如果第二錯誤檢測電路檢測到錯誤，則第二存儲器部分被重置，並且如果慢重置電路檢測到錯誤，則第一和第二存儲器部分被重置。
2.根據權利要求1的集成電路，其中所述錯誤是電力中斷。
3.根據權利要求1的集成電路，其中所述慢重置電路包括與電阻器並聯耦合的電容器。
4.根據權利要求3的集成電路，其中所述電路進一步包括比較器，所述比較器耦合到慢重置電路並且配置為將所述電容器處的電壓與閾值相比較，並且其中由所述慢重置電路檢測到的所述錯誤是在電容器處的電壓小於閾值。
5.根據權利要求4的集成電路，其中所述比較器包括施密特觸發器。
6.根據權利要求1的集成電路，其中第一錯誤檢測電路和第二錯誤檢測電路中的每個包括電容器和比較器，其中所述比較器配置為將在所述電容器處的電壓與閾值相比較，並且其中由第一或第二錯誤檢測電路檢測到的錯誤是所述電壓小於閾值。
7.根據權利要求1的集成電路，其中第一和第二存儲器部分中的每個包括鎖存器組。
8.根據權利要求7的集成電路，其中每個鎖存器組配置為存儲信息和有效性位。
9.根據權利要求1的集成電路，其中第一和第二存儲器部分是冗餘的。
10.根據權利要求9的集成電路，其中數據被順序地寫入到第一和第二存儲器部分，並且其中當寫入正在發生時第一和第二存儲器部分中的每個的有效性位設置為低，以及當寫入完成時設置為高。
11.根據權利要求10的集成電路，其中所述電路配置為當存儲在那個存儲器部分中的有效性位在啟動時不是有效的時重置對應的第一或第二存儲器部分。
12.根據權利要求1的集成電路，進一步包括:第一和第二下降邊緣延遲電路，分別地耦合在第一和第二存儲器部分與第一和第二錯誤檢測電路之間並且配置為延遲重置第一或第二存儲器部分的重置脈衝的下降邊緣。
13.—種方法,包括: 將第一存儲器部分的有效性位設置為第一值； 將數據寫入到第一存儲器部分； 將第一存儲器部分的有效性位設置為第二值； 將第二存儲器部分的有效性位設置為第一值； 將數據寫入到第二存儲器部分；以及 將第二存儲器部分的有效性位設置為第二值。
14.根據權利要求13的方法，進一步包括: 檢查第一和第二存儲器部分的有效性位；以及 使用來自具有所述第二值的有效性位的第一或第二存儲器部分的數據。
15.根據權利要求14的方法，進一步包括如果第一或第二存儲器部分具有不是第二值的有效性位，則重置第一或第二存儲器部分。
16.根據權利要求13的方法，進一步包括: 感測第一電容器上的第一電壓； 將所述第一電壓與第一閾值比較；以及 如果第一電壓在第一閾值之下則重置第一和第二存儲器部分。
17.根據權利要求16的方法，進一步包括: 感測耦合到第一存儲器部分的第二電容器上的第二電壓； 將所述第二電壓與第二閾值比較； 如果第二電壓在第二閾值之下則重置第一存儲器部分； 感測耦合到第二存儲器部分的第三電容器上的第三電壓； 將所述第三電壓與第三閾值比較；以及 如果第三電壓在第三閾值之下則重置第二存儲器部分。
18.一種裝置，包括: 信息貯存器電路，包括:
第一存儲器部分，配置為存儲信息和有效性位；
第二存儲器部分，配置為存儲信息和有效性位；以及電路，包括耦合到第一存儲器部分的第一錯誤檢測電路、耦合到第二存儲器部分的第二錯誤檢測電路、和耦合到第一和第二存儲器部分兩者的慢重置電路，其中如果第一錯誤檢測電路檢測到錯誤，則第一存儲器部分被重置，如果第二錯誤檢測電路檢測到錯誤，則第二存儲器部分被重置，並且如果慢重置電路檢測到錯誤，則第一和第二存儲器部分被重置；以及 操作電路，配置為使用存儲在第一或第二存儲器部分中的至少一個中的信息。
19.根據權利要求18的裝置，其中所述裝置包括傳感器。
20.根據權利要求19的裝置，其中所述信息包括校準信息。
21.根據權利要求18的裝置，其中所述裝置包括半導體裝置，並且信息包括數據。
【文檔編號】H03K19/00GK103730169SQ201310481300
【公開日】2014年4月16日 申請日期:2013年10月15日 優先權日:2012年10月15日
【發明者】M-A.伊奧內斯庫, R-C.米亞爾圖, R.米赫斯庫 申請人:英飛凌科技股份有限公司