採用改進型摺疊電路的模數轉換器的製作方法

2023-09-24 11:41:05

專利名稱：採用改進型摺疊電路的模數轉換器的製作方法
技術領域：
本發明涉及採用改進後的摺疊電路模塊的模數轉換器，尤其是一種摺疊內插結構的模數轉換器。
全並行模數轉換器是速度最快的模數轉換器結構。模擬輸入信號和由電阻串產生的逐漸增加的參考電壓分別輸入到比較器的輸入端，N位解析度的模數轉換器需要2N-1個比較器。比較器的輸出為溫度碼，它可以編碼為二進位碼或其它碼輸出。全並行模數轉換器的優點是只需單相時鐘，結構設計簡單，高頻性能好。缺點是所需的比較器數目與解析度成指數關係，因此它消耗的功耗，佔有的晶片面積和輸入電容也與解析度成指數關係。另一個缺點是比較器的輸入失調限制了全並行模數轉換器所能達到的解析度。
全並行模數轉換器所需的比較器數目很多，而摺疊電路的應用就可以實現減少比較器數目的目的，減少的數量與摺疊係數有關。

圖1是一個8bit解析度採用了摺疊結構後的模數轉換器示意圖，摺疊係數為8。摺疊電路一般由一組交叉耦合的差分輸入組成以得到摺疊信號。而內插電路可以由已有的摺疊信號產生一些中間的摺疊信號，減少模數轉換器所需的摺疊模塊單元數。圖2是內插的一個說明示意圖。
目前的摺疊內插結構模數轉換器中採用的摺疊電路模塊的輸出負載一般都是電阻，當後面內插模塊選用電壓內插方式時更是如此，如M.Choe，B.Song，and K.Bacrania，「An 8-b100-MSample/s CMOS pipelined folding ADC，」IEEE J. Solid-State Circuits，vol.36，pp.184-194，Feb.2001；P.Vorenkamp and R.Roovers，「A 12-b 60-MSample/s cascaded folding andinterpolation ADC，」IEEE J. Solid-State Circuits，vol.30，pp.1876-1886，Dec.1 997和A.Venes andR.van de Plassche，「An80-MHz80-mW8-b CMOS folding A/D converter with distributedtrack-and-hold preprocessing，」IEEE J. Solid-State Circuits，vol.31，pp.1846-1853，Dec.1996。但是，在現代的CMOS集成電路工藝裡面，電阻要佔用很大的面積。而且其阻值的絕對大小實際值與設計值會有10％-50％的偏差，從而影響摺疊電路的輸出共模電壓以及增益。同時，輸出共模電壓受電源電壓變化的影響也會很大。
本發明提出的模數轉換器，由參考電阻串40、預放大和採樣保持電路41、粗模數轉換器42、輸出同步43、摺疊電路44、內插電路45、比較器46、解碼解碼49經電路連接構成，其結構見圖3所示。其中，摺疊電路44是一種改進了的摺疊電路，它由放大電路和輸出電路組成。其中用電晶體完全替代了原摺疊電路中的電阻。
本發明採用的改進摺疊電路如圖7所示。其中放大電路包含M個相同的簡單放大單元，這些單元對M對差分輸入電壓進行放大，並且採用同一個偏置電壓來給放大單元提供偏置電流I，以使對每對差分輸入電壓的放大增益相同。這些差分輸入就是模數轉換器中最前面的預放大和採樣保持單元的輸出，該單元的兩個輸入一個是模數轉換器的模擬輸入信號，一個是參考電壓，每個單元的輸入參考電壓各不相同，這樣它們的輸出也就是摺疊電路的輸入，其線性範圍所對應的模擬信號輸入範圍也各有不同。M個放大單元的輸出通過交叉耦合的方式連接在一起，即第1個單元的正輸出端與第2個單元的負輸出端相連，再與第3個單元的正輸出端相連，依此類推。相對的，第1個單元的負輸出端與第2個單元的正輸出端相連，再與第3個單元的負輸出端相連，依此類推。放大單元都有一定的放大線性區，這之外就是飽和區。摺疊電路的放大電路中，每個放大單元線性區所對應的模數轉換器的模擬輸入信號區域各有不同，所以隨著模數轉換器的模擬輸入信號電壓逐漸升高，就能在放大電路的輸出端得到一對差分的摺疊輸出電流信號，它們的共模電流為MI/2，峰值為I。輸出電路最終再把電流信號轉換成電壓信號。輸出電路由兩個完全對稱的模塊組成，放大電路的差分輸出分別作為這兩個模塊的輸入，輸出一對差分電壓信號。每個模塊包含一個濾直流電路、一個電流鏡、一個電流轉電壓電路。濾直流電路將放大電路輸出中的大部份共模電流直流成份濾掉，保留剩下的直流以及全部的交流信號，這部份信號經過電流鏡進一步放大，再由電流轉電壓電路得到輸出電壓信號。
摺疊電路當中，放大電路裡每個放大單元分別由一對差分輸入電晶體和偏置管構成，差分輸入管的一對源短接，形成共源端，兩個漏端是正負輸出，兩個柵極是差分輸入端；偏置管源和地相接，漏端接差分輸入管的共源端，柵極接輸入偏置電壓。差分輸入管負責將差分輸入信號放大，並以電流形式輸出。而偏置管則為放大單元提供電路工作必要的偏置電流。輸出電路中，濾直流電路就是一個電晶體，源端接電源，漏端接放大電路的輸出，柵極接另一個偏置電壓，使流過該電晶體的電流為一個穩定的值；電流鏡由兩個電晶體組成，它們的源端都接電源，柵端相連形成共柵端，其中一個的漏端與共柵端相連並且也連接到濾直流電路的那個電晶體漏端，另外一個電晶體的漏端則輸出一個電流到電流轉電壓電路，電流的大小與電流鏡兩個管子尺寸的比例有關；電流轉電壓電路則是一個源端接地的電晶體，其漏柵短接並與電流鏡的輸出相連，可以等效看成一個電阻，負責將電流鏡輸出電流轉換成電壓輸出。
摺疊電路的摺疊輸出信號通過內插電路可以得到更多的中間摺疊信號，然後輸入給比較器產生數字循環溫度編碼，每個碼都對應著模數轉換器的模擬輸入信號值的大小。
改進後的電路因為沒有了電阻，所以電路面積會大大降低，同時由於電阻本身的絕對值誤差造成輸出共模電壓及增益漂移也就不存在了。從電路的工作原理來說，改進後的電路輸出共模電壓只與摺疊電路的共模電流和電晶體的尺寸有關，與電源電壓基本上沒有關係，故而輸出共模電壓抗電源變化幹擾能力明顯增強。另外，通過控制電流鏡的比例尺寸可以輕鬆獲得我們所要的增益，使電路設計更加方便。濾直流電路可以濾掉摺疊電流信號當中大部份的直流成份，減小功耗。
圖2顯示內插變換概念的示意圖。
圖3顯示採用了本發明的摺疊內插結構模數轉換器框圖。
圖4顯示摺疊電路工作時各模塊的波形示意圖。
圖5顯示常用的單個摺疊模塊單元的電路連接圖。
圖6顯示常用的單個摺疊模塊單元各主要節點工作波形。
圖7顯示按本發明的方法改進後的單個摺疊模塊單元的電路連接圖。
圖8顯示本發明的摺疊模塊單元各主要節點工作波形。
圖9顯示摺疊內插模數轉換器在液晶顯示(LCD)驅動中的一個應用框圖。
模數轉換器50由參考電阻串40、預放大和採樣保持電路41、粗模數轉換器42、輸出同步43、摺疊電路44、內插電路45、比較器46、解碼解碼49構成。其電路框圖如圖3所示。預放大和採樣保持電路41接收模擬輸入信號以及由參考電阻串40產生的遞增參考電壓作為輸入，輸出W組差分信號，分別給粗模數轉換器42和摺疊電路44。摺疊電路44產生的L對摺疊輸出差分對再經過內插電路45就可以得到K對中間摺疊輸出差分對。而粗模數轉換器42則用來產生整個模數轉換器50數字輸出的高X位(MSB)。由內插電路45新產生的K對中間摺疊輸出差分對連同最初的L對摺疊輸出差分對一起送到比較器46進行比較，輸出的結果就是數字循環溫度編碼，最後經過解碼解碼49得到整個模數轉換器50數字輸出剩下的低(N-X)位(LSB)。粗模數轉換器42的高X位輸出需通過一個輸出同步43調整時序與低(N-X)位同步後再最終一起輸出模數轉換器50所有的位數N。更具體的細節描述可以參考P.Vorenkamp等人的文獻資料。
其中，摺疊電路44由L個相同單元組合52構成，其框圖如圖4所示。每個摺疊電路模塊單元51輸出的都是經過摺疊的信號且這些信號相互之間均有一定的相移，相移的大小與摺疊單元數及後面的內插係數有關。相移是把預放大和採樣保持電路41的差分輸出按一定順序相互交叉送到各摺疊電路模塊單元51作為輸入而實現的。
常用的單個摺疊模塊單元的電路60的連接圖如圖5所示。圖中是最主要的部份，比如偏置電壓Vbiasn的產生電路圖中就沒有給出。不過這並不影響通過該圖幫助理解摺疊信號的產生。電路60所用到的元器件有n溝道MOSFET(nMOS)電晶體60-74和電阻78-79，主要有兩部份電路，一個是放大電路76，一個是輸出負載電阻78-79。放大電路76由M個相同的基本差分放大單元81-85構成，這裡以5個為例。因為基本差分放大單元81-85內部電路連接和工作原理均相同，所以就只以單元81來說明。單元81共有3個nMOS電晶體，一個是偏置管70，其源端接地，柵端接偏置電壓Vbiasn，為本單元電路81提供工作所需的偏置電流I0。另兩個是差分對管60-61，它們的源端短接並與偏置管70的漏端相連，它們的柵端是差分輸入對電壓，柵端接差分輸入對正端Vin1+的nMOS管60的漏端即為本單元電路81的負輸出端，柵端接差分輸入對負端Vin1-的nMOS管61的漏端即為本單元電路81的正輸出端。當差分輸入電壓Vin1+和Vin1-處於線性區變化時，單元81的差分輸出端的電流也跟隨變化，大小與差分輸入電壓Vin1+和Vin1-之間的變化大小有關。當差分輸入電壓Vin1+和Vin1-處於飽和區時，差分輸出端的電流一個為I0，一個為0，無變化。所有基本差分放大單元81-85採用的是同一個偏置電壓，使得對每對差分輸入對電壓的增益都是一樣的。所有基本差分放大單元81-85的輸出通過交叉耦合的方式連接在一起，81單元的正輸出端與82單元的負輸出端相連，再與83單元的正輸出端相連，依此類推，得到放大電路76的輸出端電流IF2。相對的，81單元的負輸出端與82單元的正輸出端相連，再與83單元的負輸出端相連，依此類推，得到放大電路76的輸出端電流IF1。放大單元81-85各自的差分輸入對電壓線性區並不重疊，這樣隨著模擬輸入電壓的逐漸變化，就產生了摺疊的差分輸出電流信號IF1和IF2，IF1+IF2＝MI0，在這M＝5。輸出負載電阻78-79則是將摺疊差分輸出電流信號IF1和IF2轉換成電壓信號並作為電路60的輸出。圖6是電路60各主要節點工作波形，IF1和IF2各自的共模電流均為MI0/2，峰峰值均為I0。輸出電壓Vout+＝VDD-IF1R1，Vout-＝VDD-IF2R2。由以上分析可以看出，電路60的差分輸出共模電壓直接受電源和電阻影響，而產生漂移。同時，在現代CMOS集成電路工藝中，生產製造出的電阻值與設計值會有10％-50％的絕對偏差，所以電路60的差分輸出共模電壓以及增益漂移很大。電阻的使用也會使電路晶片面積增大不少。
本發明中的摺疊電路是以電路60為基礎而加以改進的，其單個摺疊模塊單元的電路19見圖7所示。和圖5一樣，也只是給出了最主要部份的電路。電路19由放大電路39和輸出電路36-37組成，放大電路39與電路60中的放大電路76一樣，沒有改動，上面已有電路的說明。而原來電路60中的輸出負載電阻78-79則由現在的輸出電路36-37所代替。電路36和電路37是完全相同的單元，內部電路連接和工作原理一樣，由n溝道MOSFET(nMOS)電晶體10-11和p溝道MOSFET(pMOS)電晶體12-17組成。以電路37為例來進行說明，它包含1個nMOS電晶體10和3個pMOS電晶體12、14、16。電晶體16源端接電源VDD，柵端接偏置電壓Vbiasp，漏端接電路37的輸入電流IF1，流過電晶體16的電流I3是一個穩定的值，可以濾掉輸入電流IF1中的大部份直流成份，達到減小功耗的目的。電晶體12和14是一個電流鏡，它們的源端都接電源VDD，兩個柵端短接並與電晶體14的漏端相連，同時還一起連接到電路36的輸入電流IF1，流過電晶體14的電流I4＝IF1-I3，而流過電晶體12的電流I5是I4的P倍，I5＝PI4，可以通過調節電晶體12和14相互的比例尺寸也即是P來實現電路36乃至電路19的增益。電晶體10源端接地，柵漏短接並與電晶體12的漏端相連，負責將電流鏡輸出電流I5轉換成電壓從漏端輸出。電路36和37採用的是同一個偏置電壓Vbiasp，放大電路39的摺疊差分輸出電流IF1和IF2分別作為電路37和36的輸入，IF1接電路37，IF2接電路36。圖8是電路19各主要節點工作波形，IF1和IF2各自的共模電流均為MI0/2，峰峰值均為I0。而I4的共模電流為MI0/2-I3，峰峰值為I0。I5的共模電流為P(MI0/2-I3)，峰峰值為PI0。由此可以看到，根據本發明改進後的電路19由於不再採用電阻而完全用MOS電晶體來實現，晶片面積得以減小，原來由電阻的偏差引起的輸出共模電壓以及增益漂移也都不復存在了。原來電源電壓對輸出共模電壓的影響現在也不會發生了，同時通過調節電流鏡電晶體尺寸的比例P可以非常容易地實現電路的增益控制，這些特性的改善都對後級內插電路的要求大大降低，使得電路設計更加方便。
圖9是採用改進型摺疊電路後的摺疊內插模數轉換器在液晶顯示(LCD)驅動中的一個應用90框圖。傳統的計算機顯示器為陰極射線管顯示器93，是RGB的顯示模式。隨著平面液晶顯示98的發展，需要把RGB信號轉化為LCD顯示98所需的格式。計算機的輸出信號首先輸給數據信號處理91，其輸出再經過數模轉換器92在陰極射線管顯示器93上顯示RGB信號。當需要LCD顯示98時，數模轉換器92的輸出送到自動增益控制94，然後通過摺疊內插模數轉換器95將模擬信號轉換成數位訊號給下一個數位訊號處理97，最後輸出給LCD顯示98。鎖相環96的作用是給電路工作提供必要的時鐘。
權利要求
1.一種採用改進型摺疊電路的模數轉換器，由參考電阻串(40)、預放大和採樣保持電路(41)、粗模數轉換器(42)、輸出同步(43)、摺疊電路(44)、內插電路(45)、比較器(46)、解碼解碼(49)經電路連接構成，其特徵在於所說的摺疊電路由放大電路和輸出電路組成，其中，用電晶體替代了原摺疊電路中的電阻。
2.根據權利要求1所述的模數轉換器，其特徵在於摺疊電路(44)中，放大電路包含M個相同的簡單放大單元，這些單元對M對差分輸入電壓進行放大，並且採用同一個偏置電壓來給放大單元提供偏置電流I，以使對每對差分輸入電壓的放大增益相同；M個放大單元的輸出通過交叉耦合的方式連接在一起。
3.根據權利要求1所述的模數轉換器，其特徵在於摺疊電路(44)中，輸出電路由兩個完全對稱的模塊組成，每個模塊包含一個濾直流電路、一個電流鏡、一個電流轉電壓電路、放大電路的差分輸出分別作為這兩個模塊的輸入，輸出一對差分電壓信號。
4.根據權利要求2所述的模數轉換器，其特徵在於放大電路裡每個放大單元分別由一對差分輸入電晶體和偏置管構成，差分輸入管的一對源短接，形成共源端，兩個漏端是正負輸出，兩個柵極是差分輸入端；偏置管源和地相接，漏端接差分輸入管的共源端，柵極接輸入偏置電壓。
5.根據權利要求3所述的模數轉換器，其特徵在於輸出電路中，濾直流電路就是一個電晶體，源端接電源，漏端接放大電路的輸出，柵極接另一個偏置電壓，使流過該電晶體的電流為一個穩定的值；電流鏡由兩個電晶體組成，它們的源端都接電源，柵端相連形成共柵端，其中一個電晶體的漏端與共柵端相連並且也連接到濾直流電路的那個電晶體漏端，另外一個電晶體的漏端則輸出一個電流到電流轉電壓電路，電流轉電壓電路則是一個源端接地的電晶體，其漏柵短接並與電流鏡的輸出相連。
全文摘要
本發明是一種採用改進型摺疊電路的模數轉換器。它由參考電阻串、預放大和採樣保持電路、粗模數轉換器、摺疊電路、內插電路、解碼解碼電路等構成，其中摺疊電路由放大電路和輸出電路組成，並用電晶體代替原來的電阻。本發明中，電路模塊面積大大降低，輸出共模電壓抗幹擾能力增強，功耗減少。
文檔編號H03M1/34GK1447526SQ0311614
公開日2003年10月8日 申請日期2003年4月3日 優先權日2003年4月3日
發明者陳誠, 任俊彥, 許俊, 李聯, 李寧, 沈泊, 鄭增鈺 申請人:復旦大學