電阻式存儲器及處理電阻式存儲器的方法
2023-09-24 05:29:05 2
專利名稱：電阻式存儲器及處理電阻式存儲器的方法
技術領域：
本發明一般來說涉及半導體存儲器裝置以及方法及系統，且更特定來說，涉及電阻式存儲器及處理電阻式存儲器的方法。
背景技術：
通常提供存儲器裝置作為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)、快閃記憶體及電阻式(例如電阻可變)存儲器以及其它存儲器。電阻式存儲器的類型包含可編程導體存儲器、相變隨機存取存儲器 (PCRAM)及電阻式隨機存取存儲器(RRAM)以及其它電阻式存儲器。存儲器裝置用作需要高存儲器密度、高可靠性及低功率消耗的寬廣範圍的電子應用的非易失性存儲器。非易失性存儲器可用於例如個人計算機、可攜式存儲器棒、固態驅動器(SSD)、數位相機、蜂窩式電話、例如MP3播放器的可攜式音樂播放器、電影播放器及其它電子裝置中。存儲器裝置可包含布置成矩陣(例如，陣列)的若干個存儲器単元。舉例來說，存儲器單元的存取裝置(例如ニ極管、場效應電晶體(FET)或雙極結電晶體(BJT))可耦合到形成陣列的「行」的存取線，例如字線。每一存儲器單元的存儲器元件可耦合到陣列的「列」中的數據線，例如位線。以此方式，可經由行解碼器通過選擇耦合到一行存儲器単元的柵極的字線激活所述行存儲器單元來存取存儲器單元的存取裝置。可通過取決幹與特定存儲器単元的經編程狀態相關聯的電阻而致使不同電流在存儲器元件中流動來確定(例如，感測)一行選定存儲器單元的經編程狀態。可將存儲器單元編程(例如，寫入)為所要狀態。也就是說，可針對存儲器單元設定若干個經編程狀態(例如，電阻電平)中的一者。舉例來說，單電平単元(SLC)可表示兩個邏輯狀態中的一者，例如，I或O。電阻式存儲器単元也可編程為兩個以上經編程狀態中的一者以便表示兩個以上ニ進位數字，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110或1110。此些單元可稱作多狀態存儲器單元、多數字單元或多電平單元(MLC)。例如RRAM的電阻式存儲器可通過改變電阻式存儲器元件的電阻電平來存儲數據。可通過將能量源(例如正或負電脈衝，例如正或負電壓或電流脈沖)施加到特定電阻式存儲器元件達預定持續時間而將數據編程到選定RRAM単元。可通過施加各種量值、極性及持續時間的電壓或電流將RRAM単元編程為若干個電阻電平。用於處理(例如，製作)RRAM單元的方法可包含RRAM單元的平面製作。也就是說，RRAM單元可具有平面結構。然而，具有平面結構的RRAM單元可較大，例如，具有平面結構的RRAM單元可增加RRAM裝置的大小。此外，具有平面結構的RRAM單元可能不一致或錯誤地操作，例如，具有平面結構的RRAM単元的經感測電阻電平可不同於所述単元所編程到的電阻電平。發明內容
圖IA到IG圖解說明與根據本發明的若干個實施例形成電阻式存儲器単元相關聯的エ藝步驟。圖2圖解說明根據本發明的若干個實施例的電阻式存儲器的功能框圖。
具體實施例方式本文中描述電阻式存儲器及處理電阻式存儲器的方法。處理電阻式存儲器的ー個或ー個以上方法實施例包含在層間電介質中的開口中保形地形成単元材料，使得在所述単元材料中形成接縫；通過對所述接縫進行改性來形成導電通路；及在所述單元材料及所述接縫上形成電極。 根據本發明的若干個實施例處理電阻式存儲器(例如，電阻式存儲器単元)可減小電阻式存儲器単元及/或與所述電阻式存儲器単元相關聯的存儲器裝置的大小。根據本發明的若干個實施例處理電阻式存儲器還可增加所述電阻式存儲器的一致性及可靠性。舉例來說，根據本發明的若干個實施例處理電阻式存儲器可減少與電阻式存儲器相關聯的錯誤數據讀取的數目。在本發明的以下詳細描述中，參考形成本發明的一部分且其中以圖解說明的方式展示可如何實踐本發明的若干個實施例的隨附圖式。充分詳細地描述這些實施例以使所屬領域的技術人員能夠實踐本發明的若干個實施例，且應理解，可利用其它實施例且可在不背離本發明的範圍的前提下作出エ藝、電或機械改變。將了解，可添加、更換及/或消除本文中的各種實施例中所展示的元件以便提供本發明的若干個額外實施例。另外，將了解，各圖中所提供的元件的比例及相對標度既定圖解說明本發明的實施例且不應視為具限制意義。本文中所使用，「若干個」某物可指代ー個或ー個以上此類事物。舉例來說，若干個存儲器裝置可指代ー個或ー個以上存儲器裝置。圖IA到IG圖解說明與根據本發明的若干個實施例形成電阻式存儲器単元相關聯的エ藝步驟。圖IA圖解說明電極102上的層間電介質104的示意性橫截面圖，其中層間電介質104中具有開ロ 106。電極102可為(例如)鎢或鉬。層間電介質104可為(例如)氧化物電介質，例如ニ氧化矽(SiO2)。層間電介質104也可為(例如)氮化物電介質，例如氮化矽(Si3N4)15本發明的實施例並不限於特定類型的層間電介質材料或電極。如所屬領域的技術人員將了解，可以若干種方式(包含化學氣相沉積(CVD)或原子層沉積(ALD))在電極102上形成層間電介質104。接著可移除(例如，蝕刻及/或圖案化)層間電介質104的一部分，以形成開ロ 106。如圖I中所示，開ロ 106鄰近於電極102。在若干個實施例中，開ロ 106可具有10納米到30納米的直徑。舉例來說，開ロ106可具有約22納米、約25納米或約27納米的直徑。然而，實施例並不限於開ロ 106的特定直徑。圖IB圖解說明圖IA中所示的結構在後續處理步驟之後的示意性橫截面圖。圖IB包含形成於層間電介質104上及層間電介質104中的開ロ 106中的電阻式存儲器單元材料108。在若干個實施例中，可在層間電介質104上及開ロ 106中保形地形成電阻式存儲器單元材料108。可以若干種方式(包含ALD、CVD及電鍍)在層間電介質104上及開ロ 106中保形地形成電阻式存儲器単元材料108。此外，保形形成的方法可包含具有電阻式存儲器單元材料108的處於自下而上填充或選擇性模式的一部分。然而，本發明的實施例並不限於保形形成的特定方法。所使用的保形形成方法可取決於(例如)用於電阻式存儲器單元材料108的材料。電阻式存儲器単元材料108可為(例如)電阻隨機存取存儲器(RRAM)單元材料。RRAM 單元材料可包含(例如)GexSey、例如 Cux0y、TOX、Nb2O5, A1203、Ta2O5, TiOx, ZrOx,NixO及FexO的ニ元金屬氧化物及/或可支持固相電解質行為的其它材料。其它RRAM單元材料可包含例如經摻雜或未經摻雜SrTi03、SrZrO3及BaTiO3的鈣鈦礦氧化物；例如Pr(1_x)CaxMnO3 (PCMO)、La (1_x) CaxMnO3 (LCMO)及 Ba (1_x) SrxTiO3 的巨磁阻材料；以及例如孟加拉玫瑰紅、AlQ3Ag、Cu-TCNQ、DDQ、TAPA及基於螢光物的聚合物的聚合物材料；以及其它類型的RRAM單元材料。 在若干個實施例中，電阻式存儲器単元材料108可保形地形成(例如，保形地沉積)於層間電介質104上及開ロ 106中，使得在電阻式存儲器単元材料108中形成接縫(例如，圖IB中所示的接縫110-1及110-2)。如圖IB中所示，所述接縫可為電阻式存儲器單元材料108中的開ロ，例如，其中電阻式存儲器單元材料108的相對側彼此接近使得電阻式存儲器単元材料108不完全填充開ロ 106的區。也就是說，可在層間電介質104上及開ロ106中形成電阻式存儲器単元材料108，使得電阻式存儲器単元材料貼合層間電介質104且在電阻式存儲器単元材料108中形成接縫。在若干個實施例中，可對形成於電阻式存儲器單元材料108中的接縫進行改性以在電阻式存儲器單元材料108中形成導電通路，如本文中將進ー步描述。圖IB圖解說明根據本發明的若干個實施例可由電阻式存儲器単元材料108的保形形成產生的第一及第ニ接縫，例如，接縫110-1及110-2。如圖IB中所示，接縫110-1及110-2具有不同的特性。區別特性可包含作為沉積程序的終止部分的一部分進行的表面或近表面改性。形成於電阻式存儲器単元材料108中的接縫的特性可取決於電阻式存儲器単元材料108的保形形成發生的時間量。舉例來說，接縫的直徑及/或深度可隨著電阻式存儲器單元材料108的保形形成發生的時間量增加而減小。在圖IB中所圖解說明的實施例中，導致接縫110-1的形成的保形形成發生的時間量可大於導致接縫110-2的形成的保形形成發生的時間量。舉例來說,接縫110-1的直徑dl小於接縫110-2的直徑d2，如本文中將進一歩描述。另外，接縫110-1的深度Dl小於接縫110-2的深度D2，例如，接縫110-2的底部部分112-2比接縫110-1的底部部分112-1更靠近於電極102，如圖IB中所示。在若干個實施例中，可在開ロ 106中保形地形成電阻式存儲器単元材料108，使得接縫的底部與電極102之間存在電阻式存儲器單元材料108，例如，使得接縫不與電極102接觸。舉例來說，如圖IB中所示，保形地形成接縫110-1及110-2，使得接縫110-1及110-2的底部部分112-1及112-2與電極102之間存在電阻式存儲器単元材料108，例如，使得接縫110-1及110-2不與電極102接觸。接縫的底部與電極102之間的距離可取決於電阻式存儲器単元材料108的保形形成發生的時間量。舉例來說，接縫的底部與電極102之間的距離可隨著電阻式存儲器単元材料108的保形形成發生的時間量増加而增加。在圖IB中所圖解說明的實施例中，導致接縫110-1的形成的保形形成發生的時間量可大於導致接縫110-2的形成的保形形成發生的時間量。舉例來說，底部部分112-1與電極102之間的距離大於底部部分112-2與電極102之間的距離，如圖IB中所示。在若干個實施例中，接縫的底部與電極102之間的距離可在3埃到15埃的範圍中。然而，本發明的實施例並不限於此。舉例來說，接縫的底部與電極102之間的距離可高達100埃。圖IC圖解說明其中形成有接縫110-1及110-2的電阻式存儲器單元材料108的示意性俯視圖。也就是說，圖IC圖解說明圖IB中所示的電阻式存儲器単元材料108的保形形成的示意性俯視圖。如圖IC中所示，接縫110-1的直徑dl小於接縫110-2的直徑d2。在若干個實施例中，形成於電阻式存儲器単元材料108中的接縫(例如，接縫110-1及110-2)可具有O. 5納米到5. O納米的直徑。舉例來說，所述接縫可具有約I納米的直徑。可(例如)在接縫的頂部處測量所述接縫的直徑。根據本發明的若干個實施例，形成於電阻式存儲器単元材料108中的接縫的特性(例如，接縫的深度及/或直徑，及/或接縫的底部與電極102之間的距離)可由電阻式存儲器單元材料108在層間電介質104上及開ロ 106中的保形形成而產生。然而，使用先前方法(例如，平面製作)可能不能實現接縫的這些特性。圖ID圖解說明圖IB及IC中所示的結構在後續處理步驟之後的示意性橫截面圖。圖ID包含形成於電阻式存儲器単元材料108上及電阻式存儲器単元材料108中的接縫110中(例如，接縫110內)的細絲114。細絲114可為改性物材料，所述改性物材料為不同於 電阻式存儲器単元材料108的材料及/或在接縫110中形成導電通路使得接縫110為導電通路。也就是說，在接縫110中形成細絲114可對接縫110進行改性以在電阻式存儲器單元材料108中形成導電通路。舉例來說，細絲114可為例如銀及銅的金屬或例如氧化銅及氧化銀的金屬氧化物。也就是說，細絲114可為(例如)容易在固相中被氧化或還原的例如銅及銀的金屬。細絲114可為額外(例如，頂部)電極結構(例如結合圖IG所描述的電極116)的一部分。在若干個實施例中，細絲114可為細絲源材料。也就是說，細絲114可含有可在電阻式存儲器単元材料108內形成細絲的原子。可以若干種方式(包含旋塗、噴濺、ALD、CVD及冷凝)在電阻式存儲器単元材料108上及接縫110中形成細絲(例如，細絲源材料)114。在接縫110中形成細絲源材料114可增加細絲源材料114中的原子的濃度。由於可增加細絲源材料114中的原子的濃度，因此細絲源材料114可為薄材料，例如，細絲源材料114可具有小於電阻式存儲器単元材料108的厚度的厚度，如圖ID中所示。如圖ID中所示，可在接縫110中形成細絲源材料114，使得細絲源材料114的末端鄰近於接縫110的底部部分112。由於細絲源材料114的末端可鄰近於接縫110的底部部分112，因此細絲源材料114的末端與電極102之間可存在電阻式存儲器單元材料108，細絲源材料114可不與電極102接觸，及/或細絲源材料114的末端與電極102之間的距離可在3埃到15埃的範圍中。也可在接縫110中形成細絲源材料114，使得細絲源材料114完全填充接縫110，如圖ID中所示。
在若干個實施例中，可在電阻式存儲器単元材料104上及接縫110中形成細絲源材料114之後對其進行加熱。加熱細絲源材料114可使原子從細絲源材料114擴散到電阻式存儲器單元材料104中。如本文中先前所描述，在接縫110中形成細絲源材料114可對接縫110進行改性以在電阻式存儲器單元材料108中形成導電通路。可在不在細絲源材料114的末端與底部電極102之間形成任何額外材料以將細絲源材料114的末端耦合到底部電極102的情況下形成此導電通路。而是，所述導電通路可包含沿著從細絲源材料114的末端到底部電極102的路徑延伸穿過電阻式存儲器單元材料108中的區115的導電路徑。也就是說，可在細絲源材料114的末端與底部電極材料102之間僅形成電阻式存儲器單元材料108(例如，在區115中僅具有電阻式存儲器単元材料108)的情況下形 成所述導電通路。圖IE圖解說明圖ID中所示的結構在後續處理步驟之後的示意性橫截面圖。在圖IE中，移除電阻式存儲器単元材料108的一部分及細絲源材料114的一部分。可以若干種方式(包含化學機械拋光(CMP)及毯覆式蝕刻)移除(例如，蝕刻及/或圖案化)電阻式存儲器単元材料108及細絲源材料114的經移除部分。電阻式存儲器単元材料108的經移除部分可包含(例如)電阻式存儲器単元材料108的不在開ロ 106中的部分。細絲源材料114的經移除部分可包含(例如)細絲源材料114的不在接縫110中的部分。移除電阻式存儲器単元材料108及細絲源材料114的這些部分可暴露層間電介質104，如圖IE中所示。圖IF圖解說明圖IE的示意性俯視圖。在若干個實施例中，細絲源材料114可具有O. 5納米到5. O納米的直徑d。舉例來說，細絲源材料114可具有約I納米的直徑d。細絲源材料114的直徑d可對應於接縫110的直徑。例如，在其中細絲源材料114完全填充接縫110的實施例中，細絲源材料114的直徑d可對應於在接縫110的頂部處接縫110的直徑。圖IG圖解說明圖IE及IF中所不的結構在後續處通步驟之後的不意性橫截面圖。圖IG包含形成於層間電介質104上的電極116、電阻式存儲器単元材料108及細絲源材料114。電極116可為(例如)鎢或鉬。所屬領域的技術人員將了解，可以若干種方式在層間電介質104、電阻式存儲器単元材料108及細絲源材料114上形成(例如，沉積及圖案化)電極116。在若干個實施例中，細絲源材料114可為電極116的結構的一部分，如本文中先前所描述。圖IG中所圖解說明的結構可為電阻式存儲器単元的組成部分，例如部分。舉例來說，圖IG中所圖解說明的結構可為RRAM單元(例如，圖2中所示的存儲器單元212)的組成部分。根據本發明的若干個實施例處理的電阻式存儲器単元(例如，RRAM単元)可減小所述電阻式存儲器単元及/或與所述電阻式存儲器単元相關聯的存儲器裝置的大小。根據本發明的若干個實施例處理的電阻式存儲器單元還可具有増加的一致性及可靠性。舉例來說，與根據先前方法(例如，平面製作)處理的存儲器単元相比，根據本發明的若干個實施例處理的電阻式存儲器単元可具有増加的可靠性。作為ー個實例，電阻式存儲器單元材料108中的接縫110的底部部分112 (例如，細絲源材料114的末端)與電極102之間的距離可在3埃到15埃的範圍中，如本文中先前所描述，此可減小電阻式存儲器単元的大小。此距離還可改進細絲源材料114的性能，此可增加電阻式存儲器単元(例如，圖2中所示的存儲器単元212)的一致性及可靠性。根據本發明的若干個實施例，此距離可由電阻式存儲器単元材料108在層間電介質104上及開ロ106中的保形形成而產生。然而，使用先前方法(例如，平面製作)可能不能實現此距離。另外，開ロ 106可有10納米到30納米的直徑，如本文中先前所描述。此外，電阻式存儲器單元材料108中的接縫110 (例如，細絲源材料114)可具有O. 5納米到5. O納米的直徑，如本文中先前所描述。這些尺寸也可減小電阻式存儲器単元的大小。根據本發明的若干個實施例，這些尺寸可由電阻式存儲器単元材料108在層間電介質104上及開ロ 106中的保形形成而產生。然而，使用先前方法(例如，平面製作)可能不能實現這些尺寸。
根據本發明的若干個實施例處理的電阻式存儲器單元還可減小電阻式存儲器單元材料108中的晶粒邊界的效應。舉例來說，電阻式存儲器単元材料108可含有晶粒邊界，且細絲源材料114可沿著所述晶粒邊界較快地擴散。然而，本發明的實施例可將晶粒邊界交互作用區域限制於細絲源材料114的中心點，例如，電阻式存儲器単元材料108中的接縫110的中心點。此可減少與晶粒邊界相關聯的故障，此可增加電阻式存儲器單元的一致性及可靠性。根據本發明的若干個實施例，此晶粒邊界區域交互作用限制可由電阻式存儲器単元材料108在層間電介質104上及開ロ 106中的保形形成而產生。然而，使用先前方法(例如，平面製作)可能不能實現此晶粒邊界區域交互作用限制。圖2圖解說明根據本發明的若干個實施例的電阻式存儲器200的功能框圖。如圖2中所示，電阻式存儲器200包含電阻式存儲器結構202。電阻式存儲器結構202可為根據本發明的若干個實施例處理的結構。舉例來說，電阻式存儲器結構202可為圖IG中所圖解說明的結構。在圖2中，存取裝置210與電阻式存儲器結構202串聯耦合以形成存儲器単元212。存儲器単元212耦合到數據線，例如，位線220及源極線222。存取裝置210可用作用於啟用及停用穿過電阻式存儲器結構202的電流的開關。存取裝置210可為(例如)具有耦合到存取線(例如，字線224)的柵極的電晶體，例如場效應電晶體(FET)或雙極結電晶體(BJT)。因此，當給字線224通電時，可接通存取裝置210，藉此經由電阻式存儲器結構202完成源極線222與位線220之間的電路。在若干個實施例中，位線220及源極線222耦合到用於從存儲器單元212感測(例如，讀取)的邏輯及用於編程(例如，寫入)存儲器単元212的邏輯。舉例來說，如圖2中所示，讀取/寫入控制多路復用器230具有耦合到位線220的輸出。讀取/寫入控制多路復用器230可由讀取/寫入控制邏輯線232控制以在耦合到雙極寫入脈衝產生器226的第一輸入與耦合到讀取感測邏輯228的第二輸入之間進行選擇。施加到電阻式存儲器結構202以用於編程的電壓或電流的量值、極性及/或持續時間可通過所述電壓或電流在和存儲器單元212相關聯的位線220與源極線222之間的施加來控制。在若干個實施例中，在寫入操作期間，偏置產生器229可經由雙極寫入脈衝產生器226建立和存儲器単元212相關聯的位線220與源極線222之間的寫入偏置電壓電位差，例如，固定電壓。所述寫入偏置電壓可致使特定量值的電流流動穿過電阻式存儲器結構202，此可將電阻式存儲器結構202的電阻改變到特定電阻。所述特定電阻可對應於電阻式存儲器結構202的經編程狀態。
在若干個實施例中，在讀取操作期間，偏置產生器129可經由讀取感測邏輯228建立和存儲器単元212相關聯的位線220與源極線222之間的讀取偏置電壓電位差，例如，固定電壓。所述讀取偏置電壓可致使對應於電阻式存儲器結構202的電阻的特定量值的電流流動。舉例來說，根據歐姆定律，針對給定讀取偏置電壓，電阻式存儲器結構202的電阻越大，流動的電流就越小。可由讀取感測邏輯228感測在讀取操作期間流動穿過電阻式存儲器結構202的電流量(或與其成比例的電壓)，例如，感測放大器(未展示)可將電路導出輸入與對應於兩個經編程狀態之間的邊界條件的參考輸入進行比較，以確定對應於由電阻式存儲器結構202的當前電阻表示的經編程狀態的輸出。在若干個實施例中，可穿過電阻式存儲器結構202施加讀取電流，從而致使產生對應電壓，可感測所述電壓並將其與參考電壓進行比較。根據所述比較，可(例如)基於歐姆定律的原理來確定電阻式存儲器結構202的電阻。雖然圖2圖解說明且上文的論述描述特定讀取與寫入邏輯布置，但所屬領域的技術人員將了解可使用用於切換及/或編程電阻式存儲器結構202的邏輯的其它配置來實施本發明的若干個實施例。此外，所屬領域的技術人員將了解，電阻式存儲器200可包含圖2中未展示以便不使本發明的實施例模糊的額外元件及/或電路。Mlt 本文中描述電阻式存儲器及處理電阻式存儲器的方法。處理電阻式存儲器的ー個或ー個以上方法實施例包含在層間電介質中的開口中保形地形成単元材料，使得在所述単元材料中形成接縫；通過對所述接縫進行改性來形成導電通路；及在所述單元材料及所述接縫上形成電極。雖然本文中已圖解說明及描述了特定實施例，但所屬領域的技術人員將了解，旨在實現相同結果的布置可替代所展示的特定實施例。本發明打算涵蓋本發明的各種實施例的更改或變化形式。應了解，已以說明性方式而非限制性方式作出上文描述。在審閱上文描述之後，所屬領域的技術人員將明了以上實施例的組合及本文中未具體描述的其它實施例。本發明的各種實施例的範圍包含其中使用以上結構及方法的其它應用。因此，應參考所附權利要求書連同所述權利要求書授權的等效物的全部範圍來確定本發明的各種實施例的範圍。在前述實施方式中，出於簡化本發明的目的，將各種特徵一起集合於單個實施例中。本發明的此方法不應解釋為反映本發明的所掲示實施例必須使用比明確陳述於每ー權利要求中更多的特徵的意圖。而是，如以上權利要求書所反映，發明性標的物在於少於單個所掲示實施例的所有特徵。因此，特此將以上權利要求書併入到實施方式中，其中每ー權利要求獨立地作為單獨實施例。
權利要求
1.一種處理電阻式存儲器單元的方法，其包括 在層間電介質中的開口中保形地形成單元材料，使得在所述單元材料中形成接縫； 通過對所述接縫進行改性來形成導電通路；及 在所述單元材料及所述接縫上形成電極。
2.根據權利要求I所述的方法，其中對所述接縫進行改性包含在所述接縫中形成細絲。
3.根據權利要求2所述的方法，其中所述方法包含在所述接縫中形成所述細絲之後加熱所述細絲。
4.根據權利要求2所述的方法，其中所述細絲為細絲源材料。
5.根據權利要求I到4中任一權利要求所述的方法，其中所述方法包含 在所述開口中保形地形成所述單元材料，使得在所述接縫的底部與鄰近所述開口的額外電極之間形成單元材料；且 形成所述導電通路不包含形成將所述接縫的所述底部耦合到底部電極的額外材料。
6.一種處理電阻式隨機存取存儲器RRAM單元的方法，其包括 通過在層間電介質中的開口中保形地沉積單元材料來在所述單元材料中形成接縫； 通過對所述接縫進行改性來在所述單元材料中形成導電通路；及 在所述單元材料及所述接縫上形成電極。
7.根據權利要求6所述的方法，其中對所述接縫進行改性包含在所述接縫中形成細絲。
8.根據權利要求6到7中任一權利要求所述的方法，其中所述方法包含在所述開口中保形地沉積所述單元材料，使得在所述接縫的底部與鄰近所述開口的額外電極之間形成單元材料。
9.根據權利要求8所述的方法，其中在所述接縫的所述底部與所述額外電極之間僅形成單元材料。
10.根據權利要求6到7中任一權利要求所述的方法，其中所述方法包含在所述單元材料及所述接縫上形成所述電極之前移除所述單元材料的一部分。
11.一種處理電阻式存儲器單元的方法，其包括 在層間電介質中的開口中保形地形成電阻式存儲器單元材料，使得在所述電阻式存儲器單元材料中形成接縫； 在所述接縫中形成細絲 '及 在所述電阻式存儲器單元材料及細絲上形成電極。
12.根據權利要求11所述的方法，其中所述方法包含用不同於所述電阻式存儲器單元材料的材料形成所述細絲。
13.根據權利要求11所述的方法，其中所述方法包含在所述接縫中形成所述細絲之後且在所述電阻式存儲器單元材料及細絲上形成所述電極之前，使原子從所述細絲擴散到所述電阻式存儲器單元材料中。
14.根據權利要求13所述的方法，其中所述方法包含通過加熱所述細絲來使原子從所述細絲擴散。
15.根據權利要求11到14中任一權利要求所述的方法，其中所述方法包含在所述開口中保形地形成所述電阻式存儲器單元材料，使得所述接縫不與鄰近所述開口的額外電極接觸。
16.根據權利要求11到14中任一權利要求所述的方法，其中所述方法包含在所述接縫中形成所述細絲，使得所述細絲完全填充所述接縫。
17.—種電阻式存儲器單元，其包括 層間電介質，其具有開口 ； 單元材料，其保形地形成於所述開口中； 導電通路，其在所述單元材料中 '及 電極，其在所述單元材料及所述導電通路上。
18.根據權利要求17所述的電阻式存儲器單元，其中所述導電通路包含細絲。
19.根據權利要求18所述的電阻式存儲器單元，其中所述細絲為金屬或金屬氧化物。
20.根據權利要求17到19中任一權利要求所述的電阻式存儲器單元，其中所述單元材料為金屬氧化物。
21.根據權利要求17到19中任一權利要求所述的電阻式存儲器單元，其中所述導電通路具有0. 5納米到5. 0納米的直徑。
22.根據權利要求17到19中任一權利要求所述的電阻式存儲器單元，其中所述開口具有10納米到30納米的直徑。
23.一種電阻式隨機存取存儲器RRAM單元，其包括 層間電介質，其具有開口 ； 電阻式存儲器單元材料，其保形地形成於所述開口中使得所述單元材料包含接縫； 細絲，其在所述接縫中 '及 電極，其在所述電阻式存儲器單元材料及細絲上。
24.根據權利要求23所述的RRAM單元，其中所述細絲為不同於所述電阻式存儲器單元材料的材料。
25.根據權利要求23所述的RRAM單元，其中所述電阻式存儲器單元材料為GexSey。
26.根據權利要求23所述的RRAM單元，其中 所述RRAM單元包含鄰近所述層間電介質中的所述開口的額外電極；且 所述接縫中的所述細絲的末端距所述額外電極3埃到15埃的距離。
27.根據權利要求26所述的RRAM單元，其中所述RRAM單元在所述額外電極與所述細絲的所述末端之間僅包含電阻式存儲器單元材料。
28.根據權利要求23所述的RRAM單元，其中所述細絲具有約I納米的直徑。
29.根據權利要求23到28中任一權利要求所述的RRAM單元，其中所述細絲為細絲源材料。
全文摘要
本文中描述電阻式存儲器及處理電阻式存儲器的方法。處理電阻式存儲器的一個或一個以上方法實施例包含在層間電介質中的開口中保形地形成單元材料，使得在所述單元材料中形成接縫；通過對所述接縫進行改性來形成導電通路；及在所述單元材料及所述接縫上形成電極。
文檔編號H01L27/105GK102754207SQ201180008673
公開日2012年10月24日 申請日期2011年1月27日 優先權日2010年2月8日
發明者古爾特傑·S·桑胡, 約翰·A·斯邁思三世 申請人:美光科技公司