一種晶片升級的自適應方法
2023-09-24 04:47:40
一種晶片升級的自適應方法
【專利摘要】本發明公開了一種晶片升級的自適應方法，包括以下步驟：S1，上位機發送8』h55波特率校準碼給晶片，晶片接收上位機發送的波特率校準碼8』h55；S2，晶片從START位的下降沿以從機主頻開始計數，到第五個下降沿停止；S3，晶片計數8個bit的時間後，根據計數值設置波特率分頻寄存器的配置值；S4，晶片根據配置值產生波特率時鐘發出8』haa；S5，若上位機收到的數據為8』haa則波特率自適應匹配成功，若不是則晶片復位，上位機更換波特率重新進行匹配。本發明的自適應升級，不僅靈活性高而且精度高、面積小、簡單易用。
【專利說明】一種晶片升級的自適應方法
【技術領域】
[0001]本發明涉及晶片升級方法，具體涉及一種晶片升級的自適應方法。
【背景技術】
[0002]晶片升級可通過uart把應用程式升級到eflash中，而晶片升級程序一般固化在ROM中，不能更改。如果用uart升級程序，在不能自適應波特率的情況下，則只能使用一種波特率，其靈活性差。現有的晶片升級方法即使可以自適應波特率，也不能可選擇奇偶校驗，應用範圍小。
【發明內容】
[0003]本發明針對上述問題，提供了一種晶片升級的自適應方法，包括以下步驟:
[0004]SI，上位機發送8，h55波特率校準碼給晶片，晶片接收上位機發送的波特率校準碼 8，h55 ；
[0005]S2，晶片從START位的下降沿以從機主頻開始計數，到第五個下降沿停止；
[0006]S3，晶片計數8個bit的時間後，根據計數值設置波特率分頻寄存器的配置值；
[0007]S4，晶片根據配置值產生波特率時鐘發出8』 haa ;
[0008]S5，若上位機收到的數據為8，haa則波特率自適應匹配成功，若不是則晶片復位，上位機更換波特率重新進行匹配。
[0009]進一步地，所述步驟S2具體為:晶片從START位的下降沿以從機主頻開始計數，到第五個下降沿停止，將計數的值進行保存。
[0010]更進一步地，所述步驟S3具體為:根據步驟S2所述的計數的值計算出主機發送的8位數據8』h55的時間，再計算出主機發送8位數據8』h55的波特率，進而設置波特率分頻寄存器的配置值，使得晶片通信的波特率和主機相同。
[0011]更進一步地，所述步驟S4具體為:晶片根據配置值產生和步驟SI中主機發送波特率校準碼8，h55相同波特率的波特率時鐘向上位機發送波特率確準碼8』 haa。
[0012]更進一步地，所述步驟S5具體為:若上位機收到的數據為8，haa則波特率自適應匹配成功，若不是則通過晶片復位引腳使晶片手動復位，上位機更換波特率重新進行匹配；然後上位機更換較低的波特率繼續發送波特率校準碼8，h55給晶片，進行波特率匹配；再重複步驟SI至S5。
[0013]更進一步地，還包括晶片根據計數值計算Sbit的平均時間不用除法器除8，只需將計數值對應的二進位值低三位截掉就可實現計算波特率寄存器的配置值。
[0014]更進一步地，還包括晶片將計數值對應的二進位值的第三位加上計數值對應的二進位值低三位截掉後的值四捨五入後對波特率寄存器進行配置。
[0015]更進一步地，還包括上位機發送8』 h55根據下降沿來取得Sbit的發送時間，與數據位後面是否有校驗位、奇校驗還是偶校驗及數據中STOP位的個數無關。
[0016]本發明的優點:[0017]本發明的自適應升級，不僅靈活性高而且精度高、面積小、簡單易用。
[0018]除了上面所描述的目的、特徵和優點之外，本發明還有其它的目的、特徵和優點。下面將參照圖，對本發明作進一步詳細的說明。
【專利附圖】
【附圖說明】
[0019]構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。
[0020]圖1是本發明的一種晶片升級的自適應方法流程圖；
[0021]圖2是本發明的一種晶片升級的自適應方法時序圖；
[0022]圖3是本發明的一種晶片升級的自適應方法用到的硬體結構示意圖。
【具體實施方式】
[0023]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。
[0024]圖1示出了本發明的一種晶片升級的自適應方法流程圖。
[0025]參考圖1，如圖1所示，一種晶片升級的自適應方法，包括以下步驟:
[0026]SI，上位機發送8，h55波特率校準碼給晶片，晶片接收上位機發送的波特率校準碼 8，h55 ；
[0027]S2，晶片從START位的下降沿以從機主頻開始計數，到第五個下降沿停止；
[0028]S3，晶片計數8個bit的時間後，根據計數值設置波特率分頻寄存器的配置值；
[0029]S4，晶片根據配置值產生波特率時鐘發出8』 haa ;
[0030]S5，若上位機收到的數據為8，haa則波特率自適應匹配成功，若不是則晶片復位，上位機更換波特率重新進行匹配。
[0031]所述步驟S2具體為:晶片從START位的下降沿以從機主頻開始計數，到第五個下降沿停止，將計數的值進行保存。
[0032]所述步驟S3具體為:根據步驟S2所述的計數的值計算出主機發送的8位數據8』h55的時間，再計算出主機發送8位數據8』h55的波特率，進而設置波特率分頻寄存器的配置值，使得晶片通信的波特率和主機相同。
[0033]所述步驟S4具體為:晶片根據配置值產生和步驟SI中主機發送波特率校準碼8，h55相同波特率的波特率時鐘向上位機發送波特率確準碼8，haa。
[0034]所述步驟S5具體為:若上位機收到的數據為8，haa則波特率自適應匹配成功，若不是則通過晶片復位引腳使晶片手動復位，上位機更換波特率重新進行匹配；然後上位機更換較低的波特率繼續發送波特率校準碼8，h55給晶片，進行波特率匹配；再重複步驟SI至S5。
[0035]還包括晶片根據計數值計算Sbit的平均時間不用除法器除8，只需將計數值對應的二進位值低三位截掉就可實現計算波特率寄存器的配置值。
[0036]還包括晶片將計數值對應的二進位值的第三位加上計數值對應的二進位值低三位截掉後的值四捨五入後對波特率寄存器進行配置。[0037]還包括上位機發送8』h55根據下降沿來取得8bit的發送時間，與數據位後面是否有校驗位、奇校驗還是偶校驗及數據中STOP位的個數無關。
[0038]本發明選取校準碼8 』 h55而不是選取通用的8 』 h00或8 』 hf f等，是因為發送8 』 h55可以根據下降沿來取得8bit的發送時間，這樣不影響數據位後面是否有校驗位、奇校驗還是偶校驗及STOP位的個數。所以就無需限定通信的一種協議，可以根據晶片升級的應用來更換奇偶位。根據其下降沿選擇Sbit的時間可以不用除法器只需把計數值對應的二進位值得低三位截斷就可實現計算波特率寄存器的配置值，節省晶片設計的面積和功耗。並且還可把計數值對應的二進位值的第三位加到配置值進行四捨五入，使得配置值精度高，速度匹配精準。
[0039]本發明為了增加設計的健壯性，還在輸入增加了去毛刺的設計，濾去總線上尖峰或毛刺，防止發生誤觸發。
[0040]本發明的自適應升級，不僅靈活性高而且精度高、面積小、簡單易用。
[0041 ] 以上所述僅為本發明的較佳實施例，並不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種晶片升級的自適應方法，其特徵在於，包括以下步驟: SI，上位機發送8，h55波特率校準碼給晶片，晶片接收上位機發送的波特率校準碼8，h55 ； S2，晶片從START位的下降沿以從機主頻開始計數，到第五個下降沿停止； S3，晶片計數8個bit的時間後，根據計數值設置波特率分頻寄存器的配置值； S4，晶片根據配置值產生波特率時鐘發出8，haa ； S5，若上位機收到的數據為8，haa則波特率自適應匹配成功，若不是則晶片復位，上位機更換波特率重新進行匹配。
2.根據權利要求1所述的晶片升級的自適應方法，其特徵在於，所述步驟S2具體為:晶片從START位的下降沿以從機主頻開始計數，到第五個下降沿停止，將計數的值進行保存。
3.根據權利要求1所述的晶片升級的自適應方法，其特徵在於，所述步驟S3具體為:根據步驟S2所述的計數的值計算出主機發送的8位數據8』h55的時間，再計算出主機發送8位數據8』h55的波特率，進而設置波特率分頻寄存器的配置值，使得晶片通信的波特率和主機相同。
4.根據權利要求1所述的晶片升級的自適應方法，其特徵在於，所述步驟S4具體為:晶片根據配置值產生和步驟 SI中主機發送波特率校準碼8，h55相同波特率的波特率時鐘向上位機發送波特率確準碼8』 haa。
5.根據權利要求1所述的晶片升級的自適應方法，其特徵在於，所述步驟S5具體為:若上位機收到的數據為8，haa則波特率自適應匹配成功，若不是則通過晶片復位引腳使晶片手動復位，上位機更換波特率重新進行匹配；然後上位機更換較低的波特率繼續發送波特率校準碼8，h55給晶片，進行波特率匹配；再重複步驟SI至S5。
6.根據權利要求1所述的晶片升級的自適應方法，其特徵在於，還包括晶片根據計數值計算Sbit的平均時間不用除法器除8，只需將計數值對應的二進位值低三位截掉就可實現計算波特率寄存器的配置值。
7.根據權利要求1所述的晶片升級的自適應方法，其特徵在於，還包括晶片將計數值對應的二進位值的第三位加上計數值對應的二進位值低三位截掉後的值四捨五入後對波特率寄存器進行配置。
8.根據權利要求1所述的晶片升級的自適應方法，其特徵在於，還包括上位機發送8，h55根據下降沿來取得Sbit的發送時間，與數據位後面是否有校驗位、奇校驗還是偶校驗及數據中STOP位的個數無關。
【文檔編號】G06F13/20GK103902484SQ201410076951
【公開日】2014年7月2日 申請日期:2014年3月4日 優先權日:2014年3月4日
【發明者】劉雪傑 申請人:東莞博用電子科技有限公司