模擬開關電路結構的製作方法

2023-09-24 05:54:50

專利名稱：模擬開關電路結構的製作方法
技術領域：
本實用新型涉及半導體集成電路設計領域，特別涉及半導體集成電路中模擬開關技術領域，具體是指ー種模擬開關電路結構。
背景技術：
目前模擬開關廣泛用於模擬信號的傳輸和選擇。各種高清的視頻、音頻信號的傳輸對模擬開關的性能提出了越來越高的要求。傳統的模擬開關電路為了傳輸接近電源(VDD)的電壓，傳輸通道採用PMOS和NMOS 管對稱連接的方式。PMOS的襯底(B端)接VDD，PMOS的S和B之間形成ー個寄生ニ極管。當VDD斷電，輸入端有信號時，會造成輸入端到VDD的寄生ニ極管的漏電，同時此信號會洩露到輸出端，從而模擬開關無法正常關斷。ー些新型的模擬開關電路，比如中國專利CN200810203211. X所述。為了降低電路的導通電阻，將通道PMOS的襯底在導通時連接到輸入端，這種模擬開關在斷電時，同樣會出現輸入信號洩露到輸出端的現象。請參閱圖Ia和圖Ib所示，其是傳統的模擬開關電路，其中VDD表不電路的電源電壓,GND表不電路的地，IN表不信號輸入端,OUT表不信號的輸出端，Vthp表示PMOS管的開啟電壓，Vthd表示PMOS寄生ニ極管的正嚮導通電壓，VGS表示MOS管的柵源電壓差。Pl Pn為PMOS場效應管，NI Nn為NMOS場效應管。S為MOS場效應管的源極，B為MOS場效應管的襯底，G為MOS場效應管的柵極，D為MOS場效應管的漏極。電路連接關係如下Pl源極接IN、柵極接CP、漏極接OUT ；N1源極接IN、柵極接CN、漏極接OUT ；P2和N2組成反相器，輸入連接到CN，輸出連接到CP ;所有的PMOS管的襯底接VDD，所有NMOS管的襯底接GND。Pl的S和B之間形成一個正向的寄生ニ極管Dl。電路工作原理如下Pl和NI組成通道對管。電路正常工作時VDD為高電平(電源電壓)，如需開關導通，則設置CN為VDD，從而CP為GND (低電平)，Pl和NI開啟，信號從IN輸入，從OUT輸出。如需關斷開關，則設置CN為GND，從而CP為VDD，通道關斷，信號被阻隔。Pl的源極和襯底之間形成ー個寄生的正向ニ極管。當VDD沒有電壓吋，CP、CN均為低電平。此時，IN有信號輸入，當輸入信號大於Vthd吋，Dl正嚮導通，形成IN到VDD的漏電流；當輸入信號大於Vthp吋，Pl的VGS > IVthpI，Pl開啟，輸入信號洩露到輸出端。

實用新型內容本實用新型的目的是克服了上述現有技術中的缺點，提供一種能夠在電源未供電的情況下確保模擬開關的正常關斷、有效防止輸入端到電源的漏電流、結構簡單實用、工作性能穩定可靠、適用範圍較為廣泛的模擬開關電路結構。[0012]為了實現上述的目的，本實用新型的模擬開關電路結構具有如下構成該模擬開關電路結構，包括反相器電路模塊和通道對管電路模塊，所述的反相器電路模塊的輸入端與控制信號輸入端CRT相連接，所述的通道對管電路接於信號輸入端IN和信號輸出端OUT之間，其主要特點是，所述的電路結構還包括斷點保護電路模塊，所述的通道對管電路中包括第三PMOS場效應管P3，所述的反相器電路模塊的輸出端與該第三PMOS場效應管P3的柵極相連接，且該第三PMOS場效應管P3的襯底通過所述的斷點保護電路模塊與電源VDD或者信號輸入端IN相連接。該模擬開關電路結構中的反相器電路模塊包括第一反相器和第二反相器，所述的第一反相器的輸入端與控制信號輸入端CRT相連接,且該第一反相器的輸出端CN與第二反相器的輸入端相連接，所述的第二反相器的輸出端CP與所述的第三PMOS場效應管P3的柵極相連接。 該模擬開關電路結構中的第一反相器包括第五PMOS場效應管P5和第五NMOS場效應管N5，所述的第五PMOS場效應管P5的柵極和第五NMOS場效應管N5的柵極均與所述的控制信號輸入端CRT相連接，該第五PMOS場效應管P5的源極和襯底均與電源VDD相連接，該第五PMOS場效應管P5的漏極分別與該第一反相器的輸出端CN和所述的第五NMOS場效應管N5的漏極相連接，且該第五NMOS場效應管N5的襯底和源極均接地。該模擬開關電路結構中的第二反相器可以包括第四PMOS場效應管P4和第四NMOS場效應管N4，所述的第四PMOS場效應管P4的柵極和第四NMOS場效應管N4的柵極均與所述的第一反相器的輸出端CN相連接，該第四PMOS場效應管P4的源極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，該第四PMOS場效應管P4的漏極分別與該第二反相器的輸出端CP和所述的第四匪OS場效應管N4的漏極相連接，且該第四NMOS場效應管N4的襯底和源極均接地。該模擬開關電路結構中的斷點保護電路模塊可以包括第六PMOS場效應管P6和第七PMOS場效應管P7，所述的第六PMOS場效應管P6的源極與所述的信號輸入端IN相連接，該第六PMOS場效應管P6的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第六PMOS場效應管P6的柵極與電源VDD相連接；所述的第七PMOS場效應管P7的源極與電源VDD相連接，該第七PMOS場效應管P7的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第七PMOS場效應管P7的柵極與所述的第二反相器的輸出端CP相連接。該模擬開關電路結構中的斷點保護電路模塊也可以包括第十六PMOS場效應管P16和第十七PMOS場效應管P17，所述的第十六PMOS場效應管P16的源極與所述的信號輸入端IN相連接，該第十六PMOS場效應管P16的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十六PMOS場效應管P16的柵極與電源VDD相連接；所述的第十七PMOS場效應管P17的源極與所述的信號輸入端IN相連接，該第十七PMOS場效應管P17的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十七PMOS場效應管P17的柵極與所述的第二反相器的輸出端CP相連接。該模擬開關電路結構中的第二反相器也可以包括第九PMOS場效應管P9和第九NMOS場效應管N9，所述的第九PMOS場效應管P9的柵極和第九NMOS場效應管N9的柵極均與所述的第一反相器的輸出端CN相連接，該第九PMOS場效應管P9的源極和襯底均與電源VDD相連接，該第九PMOS場效應管P9的漏極分別與該第二反相器的輸出端CP和所述的第九NMOS場效應管N9的漏極相連接，且該第九NMOS場效應管N9的襯底和源極均接地。該模擬開關電路結構中的斷點保護電路模塊相應的可以包括第十一 PMOS場效應管Pll和第十二 PMOS場效應管P12，所述的第i^一 PMOS場效應管Pll的源極與所述的信號輸入端IN相連接，該第i^一 PMOS場效應管Pll的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十一 PMOS場效應管Pll的柵極與所述的第二反相器的輸出端CP相連接；所述的第十二 PMOS場效應管P12的源極和襯底均與電源VDD相連接，該第十二PMOS場效應管P12的漏極與所述的第三PMOS場效應管P3的襯底相連接，且該第十二 PMOS場效應管P12的柵極與所述的第一反相器的輸出端CN相連接。該模擬開關電路結構中的通道對管電路模塊還包括第三NMOS場效應管N3，所述的第三PMOS場效應管P3的源極和第三NMOS場效應管N3的源極均與所述的信號輸入端IN相連接，該第三PMOS場效應管P3的漏極和第三NMOS場效應管N3的漏極均與所述的信號 輸出端OUT相連接，該第三NMOS場效應管N3的柵極與所述的第一反相器的輸出端CN相連接，且該第三NMOS場效應管N3的襯底接地。採用了該實用新型的模擬開關電路結構，由於其中不直接將通道PMOS場效應管的襯底連接到電源VDD，從而有效避免了輸入信號通過通道PMOS場效應管S和B之間的寄生ニ極管漏電到VDD ;並將通道PMOS場效應管的柵極控制電平改由輸入信號控制，當電源電壓切斷後，在有輸入信號吋，保證通道PMOS場效應管不會開啟，從而實現了電源斷電情況下的模擬開關的正常關斷，有效防止了輸入端到電源的漏電流，結構簡單實用，工作性能穩定可靠，適用範圍較為廣泛。

圖Ia和Ib為現有技術中的ネ旲擬開關電路原通圖。圖2a和2b為本實用新型的模擬開關電路結構的第一種實施方式電路原理圖。圖3a和3b為本實用新型的模擬開關電路結構的第二種實施方式電路原理圖。圖4a和4b為本實用新型的模擬開關電路結構的第三種實施方式電路原理圖。
具體實施方式
為了能夠更清楚地理解本實用新型的技術內容，特舉以下實施例詳細說明。請參閱圖2a、2b至圖4a、4b所示，該模擬開關電路結構，包括反相器電路模塊和通道對管電路模塊，所述的反相器電路模塊的輸入端與控制信號輸入端CRT相連接，所述的通道對管電路接於信號輸入端IN和信號輸出端OUT之間，其中，所述的電路結構還包括斷點保護電路模塊，所述的通道對管電路中包括第三PMOS場效應管P3，所述的反相器電路模塊的輸出端與該第三PMOS場效應管P3的柵極相連接，且該第三PMOS場效應管P3的襯底通過所述的斷點保護電路模塊與電源VDD或者信號輸入端IN相連接。其中，所述的反相器電路模塊包括第一反相器和第二反相器，所述的第一反相器的輸入端與控制信號輸入端CRT相連接,且該第一反相器的輸出端CN與第二反相器的輸入端相連接，所述的第二反相器的輸出端CP與所述的第三PMOS場效應管P3的柵極相連接。所述的第一反相器包括第五PMOS場效應管P5和第五NMOS場效應管N5，所述的第五PMOS場效應管P5的柵極和第五NMOS場效應管N5的柵極均與所述的控制信號輸入端CRT相連接，該第五PMOS場效應管P5的源極和襯底均與電源VDD相連接，該第五PMOS場效應管P5的漏極分別與該第一反相器的輸出端CN和所述的第五NMOS場效應管N5的漏極相連接，且該第五NMOS場效應管N5的襯底和源極均接地。作為本實用新型的第一種實施方式，該模擬開關電路結構中的第二反相器可以包括第四PMOS場效應管P4和第四NMOS場效應管N4，所述的第四PMOS場效應管P4的柵極和第四NMOS場效應管N4的柵極均與所述的第一反相器的輸出端CN相連接，該第四PMOS場效應管P4的源極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，該第四PMOS場效應管P4的漏極分別與該第二反相器的輸出端CP和所述的第四NMOS場效應管N4的漏極相連接，且該第四NMOS場效應管N4的襯底和源極均接地。同時，所述的斷點保護電路模塊可以包括第六PMOS場效應管P6和第七PMOS場效應管P7，所述的第六PMOS場效應管P6的源極與所述的信號輸入端IN相連接，該第六PMOS場效應管P6的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第六PMOS 場效應管P6的柵極與電源VDD相連接；所述的第七PMOS場效應管P7的源極與電源VDD相連接，該第七PMOS場效應管P7的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第七PMOS場效應管P7的柵極與所述的第二反相器的輸出端CP相連接。作為本實用新型的第二種實施方式，該模擬開關電路結構中的第二反相器也可以包括第九PMOS場效應管P9和第九NMOS場效應管N9，所述的第九PMOS場效應管P9的柵極和第九NMOS場效應管N9的柵極均與所述的第一反相器的輸出端CN相連接，該第九PMOS場效應管P9的源極和襯底均與電源VDD相連接，該第九PMOS場效應管P9的漏極分別與該第二反相器的輸出端CP和所述的第九NMOS場效應管N9的漏極相連接，且該第九NMOS場效應管N9的襯底和源極均接地。其中，所述的斷點保護電路模塊相應的可以包括第i^一 PMOS場效應管Pll和第十二 PMOS場效應管P12，所述的第i^一 PMOS場效應管Pll的源極與所述的信號輸入端IN相連接，該第i^一 PMOS場效應管Pll的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十一 PMOS場效應管Pll的柵極與所述的第二反相器的輸出端CP相連接；所述的第十二 PMOS場效應管P12的源極和襯底均與電源VDD相連接，該第十二 PMOS場效應管P12的漏極與所述的第三PMOS場效應管P3的襯底相連接，且該第十二 PMOS場效應管P12的柵極與所述的第一反相器的輸出端CN相連接。作為本實用新型的第三種實施方式，該模擬開關電路結構中的第二反相器可以包括第四PMOS場效應管P4和第四NMOS場效應管N4，所述的第四PMOS場效應管P4的柵極和第四NMOS場效應管N4的柵極均與所述的第一反相器的輸出端CN相連接，該第四PMOS場效應管P4的源極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，該第四PMOS場效應管P4的漏極分別與該第二反相器的輸出端CP和所述的第四NMOS場效應管N4的漏極相連接，且該第四NMOS場效應管N4的襯底和源極均接地。所述的斷點保護電路模塊也相應的可以包括第十六PMOS場效應管P16和第十七PMOS場效應管P17，所述的第十六PMOS場效應管P16的源極與所述的信號輸入端IN相連接，該第十六PMOS場效應管P16的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十六PMOS場效應管P16的柵極與電源VDD相連接；所述的第十七PMOS場效應管P17的源極與所述的信號輸入端IN相連接，該第十七PMOS場效應管P17的漏極和襯底均與所述的第三PMOS場效應管P3的襯底相連接，且該第十七PMOS場效應管P17的柵極與所述的第二反相器的輸出端CP相連接。不僅如此，該模擬開 關電路結構中的通道對管電路模塊還包括第三NMOS場效應管N3，所述的第三PMOS場效應管P3的源極和第三NMOS場效應管N3的源極均與所述的信號輸入端IN相連接，該第三PMOS場效應管P3的漏極和第三NMOS場效應管N3的漏極均與所述的信號輸出端OUT相連接，該第三NMOS場效應管N3的柵極與所述的第一反相器的輸出端CN相連接，且該第三NMOS場效應管N3的襯底接地。在實際使用當中，請參閱圖2a、2b所示，其為本實用新型的第一種實施例的電路實現形式。其電路連接關係如下P5和N5組成反相器，輸入連接CTR，輸出連接CN ；P4和N4組成反相器，輸入連接CN，輸出連接CP，P4的襯底和源極連接B2 ；P3和N3的源極連接IN，漏極連接OUT，P3的襯底連接B2，柵極連接CP，N3的襯底連接GND，柵極連接CN ；P6的源極接IN，漏極和襯底接B2，柵極接VDD ；P7的源極接VDD，漏極和襯底接B2，柵極接CP。P3的S和B之間形成一個正向的寄生二極體D2。電路工作原理如下P3和N3組成通道對管。電路正常工作時，VDD為高電平。如需開關導通，則設置CTR為GND，從而CN為VDD，CP為GND，P3和N3開啟，信號從IN輸入，從OUT輸出。當需要關斷開關時，設置CTR為VDD，從而CN為GND，N3關斷。P7、P6的S和B之間形成正向的寄生二極體，其正嚮導通電壓為Vthd。(I)當 IVthpI > Vthd 時，B2 = VDD-Vthd，從而 P4 開啟，CP = B2。輸入信號 IN最大值為VDDJjfW P3的VGS最大值為CP-IN = Vthd < Vthp |, P3關斷，模擬開關關斷；(2)當 |Vthp| Vthp |,所以P7開啟，B2電壓升高，CP隨B2電壓升高，直到82 = 0 <￥00;讓？，？7關斷，所以卩3的VGS最大值為CP-IN < VDD-Vthp-VDD = Vthp |，P3關斷，模擬開關關斷。當電源斷電，VDD = O時，CN = OV0此時如果IN端有信號輸入。(I)輸入信號 IN < I Vthp I，則 P3 的 | VGS | = IN-CP I Vthp |，從而P6開啟，B2 = IN，從而P4開啟，CP = B2，P3的VGS = CP-IN = 0V，P3被關斷，模擬開關關斷。同時由於CP = B2，P7的VGS = 0V，P7關斷，輸入信號不會形成對VDD的漏電。再請參閱圖3a和3b所示，其為本實用新型的第二種實施方式，也即為低導通電阻的模擬開關電路。電路連接關係如下 P9和N9組成反相器，輸入連接CN，輸出連接CP ；P10和NlO組成反相器，輸入連接CTR,輸出連接CN ；P8和N8的源極連接IN，漏極連接OUT，P8的襯底連接B3，柵極連接CP，N8的襯底連接GND，柵極連接CN ；P11的源極接IN，漏極和襯底接B3，柵極接CP ；P12的漏極接B3，源極和襯底接VDD，柵極接CN。[0052]電路工作原理如下P8和N8組成通道對管。電路正常工作時，VDD為高電平，如需開關導通，設置CTR為GND，從而CNSVDD，CPSGND，P8、P11、N8開啟，P12關閉，信號從IN輸入，從OUT輸出。P8的襯底通過Pll接到IN，使導通電阻降低。如需開關關斷，則設置CTR為VDD，從而CN為GND，P12開啟，P11、N9關斷。因為CN為GND，所以CP為VDD，Pll關斷，P8的襯底被連接到VDD，P8關斷。模擬開關關斷，信號被阻隔。當電源斷電時，CTR = CN = CP = GND = VDD，一旦IN有信號輸入，則Pll開啟，B3 = IN。從而P8開啟，信號洩露到輸出OUT。同時，P12開啟，輸入信號形成對VDD的漏電
流。 再請參閱圖4a和4b所示，其為本實用新型的第三種實施方式，其中也實現了一種低導通電阻的模擬開關電路。電路連接關係如下P15和N15組成反相器，輸入連接CTR，輸出連接CN ；P14和N14組成反相器，輸入連接CN，輸出連接CP，P14的襯底和源極連接B2 ；P13和N13的源極連接IN，漏極連接0UT，P13的襯底連接B4，柵極連接CP，N13的襯底連接GND，柵極連接CN ；P16的源極接IN，漏極和襯底接B4，柵極接VDD ；P17的源極接VDD，漏極和襯底接B4，柵極接CP。電路工作原理如下P13和N13組成通道對管。電路正常工作時，VDD為高電平。如需開關導通，則設置CTR為GND,從而CN為VDD, CP為GND, P13、P17、N13開啟，信號從IN輸入，從OUT輸出。此時，P13的襯底通過P17連接到IN，降低了導通電阻。當需要關斷開關時，設置CTR為VDD，從而CN為GND，N13關斷。P17、P16的S和B之間形成正向的寄生二極體，其正嚮導通電壓為Vthd。(I)輸入信號 IN < Vthp 時，P13 的 VGS = IN-CP Vthp I, Vthp >Vthd 時，P13 的 VGS 的最大值為 IN-CP= VDD-CP。如果 VDD-CP Vthp |,P17開啟，B4電壓升高，P14開啟，CP = B4，直到VDD-CP < | Vthp |，P17關斷。從而P13的
VGS Vthp I, Vthp < Vthd 時，P17、P14 開啟，B4 = CP = IN,此時P13的VGS = IN-CP = 0，P13關斷，模擬開關關斷。當電源斷電，VDD = O時，CTR = CN = 0V。此時如果IN端有信號輸入。(I)輸入信號 IN < Vthp 時，則 P13 的 VGS = IN-CP Vthp 時，P16 開啟，B4 = IN，從而 P4 開啟，CP = B2 = IN，從而P13的VGS = CP-IN = 0V, P13被關斷，模擬開關關斷。同時不會形成IN對VDD的漏電。在本實用新型的模擬開關電路中，可以實現電源斷電情況下開關的正常關斷，並防止輸入端對電源的漏電流。其中的基本做法是不直接把通道PMOS管的襯底連接到電源，通過一個斷電保護結構將其襯底連接到電源，以防止斷電情況下，輸入信號對電源的漏電。其中，將通道PMOS管的G端控制電平和襯底電壓改由輸入信號控制。當電源電壓斷電，輸入有信號時，保證通道PMOS管的IvgsI小於其開啟電壓，以實現電源斷電情況下的模擬開關的正常關斷。正常工作情況下，通道PMOS管的襯底通過一個開關連接到電源(如圖2a和2b揭示了採用PMOS作為開關的一種電路實現方式)。在電源斷電情況下，將通道PMOS的襯底和電源斷開，防止輸入信號對電源的漏電。正常工作情況下，也可以將通道PMOS的襯底通過一個開關結構(如圖4a和4b揭示了其中一種電路實現方式)連接到輸入端，以減小導通電阻。電源斷電情況下，由於不存在輸入端到電源的電路通道，所以不會形成輸入對VDD的漏電流。採用了上述的模擬開關電路結構，由於其中不直接將通道PMOS場效應管的襯底 連接到電源VDD，從而有效避免了輸入信號通過通道PMOS場效應管S和B之間的寄生二極體漏電到VDD ;並將通道PMOS場效應管的柵極控制電平改由輸入信號控制，當電源電壓切斷後，在有輸入信號時，保證通道PMOS場效應管不會開啟，從而實現了電源斷電情況下的模擬開關的正常關斷，有效防止了輸入端到電源的漏電流，結構簡單實用，工作性能穩定可靠，適用範圍較為廣泛。在此說明書中，本實用新型已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本實用新型的精神和範圍。因此，說明書和附圖應被認為是說明性的而非限制性的。
權利要求1.一種模擬開關電路結構，包括反相器電路模塊和通道對管電路模塊，所述的反相器電路模塊的輸入端與控制信號輸入端(CRT)相連接，所述的通道對管電路接於信號輸入端(IN)和信號輸出端(OUT)之間，其特徵在於，所述的電路結構還包括斷點保護電路模塊，所述的通道對管電路中包括第三PMOS場效應管(P3)，所述的反相器電路模塊的輸出端與該第三PMOS場效應管(P3)的柵極相連接，且該第三PMOS場效應管(P3)的襯底通過所述的斷點保護電路模塊與電源(VDD)或者信號輸入端(IN)相連接。
2.根據權利要求I所述的模擬開關電路結構，其特徵在於，所述的反相器電路模塊包括第一反相器和第二反相器，所述的第一反相器的輸入端與控制信號輸入端(CRT)相連接，且該第一反相器的輸出端(CN)與第二反相器的輸入端相連接，所述的第二反相器的輸出端(CP)與所述的第三PMOS場效應管(P3)的柵極相連接。
3.根據權利要求2所述的模擬開關電路結構，其特徵在於，所述的第一反相器包括第 五PMOS場效應管(P5)和第五NMOS場效應管(N5)，所述的第五PMOS場效應管(P5)的柵極和第五NMOS場效應管(N5)的柵極均與所述的控制信號輸入端(CRT)相連接，該第五PMOS場效應管(P5)的源極和襯底均與電源(VDD)相連接，該第五PMOS場效應管(P5)的漏極分別與該第一反相器的輸出端(CN)和所述的第五NMOS場效應管(N5)的漏極相連接，且該第五NMOS場效應管(N5)的襯底和源極均接地。
4.根據權利要求2所述的模擬開關電路結構，其特徵在於，所述的第二反相器包括第四PMOS場效應管(P4)和第四NMOS場效應管(N4)，所述的第四PMOS場效應管(P4)的柵極和第四NMOS場效應管(N4)的柵極均與所述的第一反相器的輸出端(CN)相連接，該第四PMOS場效應管(P4)的源極和襯底均與所述的第三PMOS場效應管(P3)的襯底相連接，該第四PMOS場效應管(P4)的漏極分別與該第二反相器的輸出端(CP)和所述的第四匪OS場效應管(N4)的漏極相連接，且該第四NMOS場效應管(N4)的襯底和源極均接地。
5.根據權利要求4所述的模擬開關電路結構，其特徵在於，所述的斷點保護電路模塊包括第六PMOS場效應管(P6)和第七PMOS場效應管(P7)，所述的第六PMOS場效應管(P6)的源極與所述的信號輸入端(IN)相連接，該第六PMOS場效應管(P6)的漏極和襯底均與所述的第三PMOS場效應管(P3)的襯底相連接，且該第六PMOS場效應管(P6)的柵極與電源(VDD)相連接；所述的第七PMOS場效應管(P7)的源極與電源(VDD)相連接，該第七PMOS場效應管(P7)的漏極和襯底均與所述的第三PMOS場效應管(P3)的襯底相連接，且該第七PMOS場效應管(P7)的柵極與所述的第二反相器的輸出端(CP)相連接。
6.根據權利要求4所述的模擬開關電路結構，其特徵在於，所述的斷點保護電路模塊包括第十六PMOS場效應管(P16)和第十七PMOS場效應管(P17)，所述的第十六PMOS場效應管(P16)的源極與所述的信號輸入端(IN)相連接，該第十六PMOS場效應管(P16)的漏極和襯底均與所述的第三PMOS場效應管(P3)的襯底相連接，且該第十六PMOS場效應管(P16)的柵極與電源(VDD)相連接；所述的第十七PMOS場效應管(P17)的源極與所述的信號輸入端(IN)相連接，該第十七PMOS場效應管(P17)的漏極和襯底均與所述的第三PMOS場效應管(P3)的襯底相連接，且該第十七PMOS場效應管(P17)的柵極與所述的第二反相器的輸出端(CP)相連接。
7.根據權利要求2所述的模擬開關電路結構，其特徵在於，所述的第二反相器包括第九PMOS場效應管(P9)和第九NMOS場效應管(N9)，所述的第九PMOS場效應管(P9)的柵極和第九NMOS場效應管(N9)的柵極均與所述的第一反相器的輸出端(CN)相連接，該第九PMOS場效應管(P9)的源極和襯底均與電源(VDD)相連接，該第九PMOS場效應管(P9)的漏極分別與該第二反相器的輸出端(CP)和所述的第九NMOS場效應管(N9)的漏極相連接，且該第九NMOS場效應管(N9)的襯底和源極均接地。
8.根據權利要求7所述的模擬開關電路結構，其特徵在於，所述的斷點保護電路模塊包括第i^一 PMOS場效應管(Pll)和第十二 PMOS場效應管(P12)，所述的第i^一 PMOS場效應管(Pll)的源極與所述的信號輸入端(IN)相連接，該第i^一 PMOS場效應管(Pll)的漏極和襯底均與所述的第三PMOS場效應管(P3)的襯底相連接，且該第i^一 PMOS場效應 管(Pll)的柵極與所述的第二反相器的輸出端(CP)相連接；所述的第十二 PMOS場效應管(P12)的源極和襯底均與電源(VDD)相連接，該第十二 PMOS場效應管(P12)的漏極與所述的第三PMOS場效應管(P3)的襯底相連接，且該第十二 PMOS場效應管(P12)的柵極與所述的第一反相器的輸出端(CN)相連接。
9.根據權利要求2至8中任一項所述的模擬開關電路結構，其特徵在於，所述的通道對管電路模塊還包括第三NMOS場效應管(N3)，所述的第三PMOS場效應管(P3)的源極和第三NMOS場效應管(N3)的源極均與所述的信號輸入端(IN)相連接，該第三PMOS場效應管(P3)的漏極和第三NMOS場效應管(N3)的漏極均與所述的信號輸出端(OUT)相連接，該第三NMOS場效應管(N3)的柵極與所述的第一反相器的輸出端(CN)相連接，且該第三NMOS場效應管(N3)的襯底接地。
專利摘要本實用新型涉及一種模擬開關電路結構，包括反相器電路模塊、通道對管電路模塊和斷點保護電路模塊，反相器電路模塊的輸入端與控制信號輸入端(CRT)連接，通道對管電路接於信號輸入端(IN)和信號輸出端(OUT)之間，通道對管電路包括第三PMOS場效應管(P3)，反相器電路模塊的輸出端與第三PMOS場效應管(P3)的柵極連接，第三PMOS場效應管(P3)的襯底通過斷點保護電路模塊與電源(VDD)或信號輸入端(IN)連接。採用該種結構的模擬開關電路結構，避免了輸入信號通過場效應管源極和襯底間的寄生二極體漏電到VDD，實現了電源斷電情況下的模擬開關的正常關斷，有效防止了輸入端到電源的漏電流，結構簡單實用，工作性能穩定可靠，適用範圍較為廣泛。
文檔編號H03K17/687GK202652172SQ20112052116
公開日2013年1月2日 申請日期2011年12月13日 優先權日2011年12月13日
發明者徐棟, 葉青, 朱立群, 牛徵, 彭雲武, 嚴淼 申請人:無錫華潤矽科微電子有限公司