半導體繼電器的製作方法
2023-10-28 16:56:12 1
專利名稱：半導體繼電器的製作方法
技術領域：
本發明涉及半導體繼電器，特別是應用於傳遞高頻信號的半導體繼電器。
圖9示出以往的半導體繼電器一例。該半導體繼電器包括LED101構成的初級以及接收自該LED 101發出的光的光電二極體陣列102、電阻103及與電阻103並聯的二極體陣列104、N溝道型J-FET 105、成反向串接的一對MOS FET 106構成的次級。其中，二極體陣列104、N溝道型J-FET 105形成用來讓積貯於MOS FET106柵極的電荷放電的放電電路。
LED 101不通電狀態下，光電二極體陣列102上不產生電壓，J-FET 105導通。於是，N溝道型MOS FET 106的襯底與柵極短路，MOS FET 106同時截止。
另一方面，若使LED 101通電，發光照射於光電二極體陣列102，則在光電二極體陣列2上產生正向電勢，在JFET 105截止的同時，正電壓加在MOS FET 106的柵極上。結果是MOS FET 106導通，將輸出端子108之間連接。
由於這種半導體繼電器在截止狀態下，MOS FET 106的端子108之間為分離狀態，存在一定的電容，所以在高頻下因阻抗降低而不完全截止。阻抗由下式表示。
Z＝1/2πcf……(1)式中，c為端子間電容、f為輸入信號頻率。
例如，c＝100Pf、f＝10MHz時，阻抗為159Ω。這對於截止來說，阻抗值太小。為做成足夠高的阻抗，C必須小到的1Pf。此時，阻抗為1.59KΩ。
如圖10所示，輸出端子間的電容由封裝端子間的電容Cpin和MOS FE 106的結電容Cjuction組成。一般，端子間電容Cpin為1Pf以下，與此相反，MOS FET 106的結電容Cjunction為幾十至幾百Pf，從而，輸出端子電容基本取決於結電容Cjnction。
結電容Cjunction取決於MOS FET 106的耗盡層，可以下式表示。
Cjunction＝εa/l……(2)式中，ε半導體的介電常數，a為結面積、l為耗盡層的寬度。為了減小Cjunction，必須使耗盡層寬度1變窄，縮小結面積。然而，根據下面表示導通電阻公式可知，這兩方面都會加大MOS FET的導通電阻。
Ron＝ρl/a……(3)式中，ρ為電阻率。
另一方面，耗盡層的寬度決定了耐壓。因此，只要不改變半導體的種類，決定電阻值的是結面積。圖11是表示輸出端子電容及導通電阻與晶片大小的相互關係的圖表。如上述說明所預測，導通電阻隨晶片尺寸減小而變大，另一方面據該圖可知輸出端子電容隨晶片尺寸增大而變大。一般，用輸出端子電容乘導通電阻作為半導體繼電器性能的指標。
圖12是表示輸出端子電容與導通電阻的乘積與晶片尺寸的相互關係的曲線。由該曲線可知，即使調整結面積也不能提高整體性能。而且，在此晶片尺寸與結面積大致成正比。這樣，降低導通電阻和增大截止電阻這兩種對半導體繼電器的基本要求，在技術上是互相牴觸的。
本發明為解決上述以往問題，目的是要提供一種不增大導通電阻，能以簡單結構降低端子間電容的半導體繼電器。
為實現上述目的，本發明半導體繼電器，其特徵是具有讓兩組由兩個MOS FET反向串聯而成的MOS FET組串接，並同時使此2組MOS FET導通/截止的構件、以及置於前述MOS FET的連接中點與接地點之間的開關。即，如圖1所示，於MOS FET 106的中點處設置開關8，形成釋放無用電荷的路徑。
在半導體繼電器為截止時，設於前述MOS FET的連接中點與接地點之間的開關，釋放積貯於輸出端子的電荷，使輸出電容減少。因此能在控制導通電阻不變狀態下增大截止電阻。
圖1表示本發明半導體繼電器的概要圖;
圖2表示本發明半導體繼電器的第1實施例;
圖3表示接地用半導體繼電器的導通電阻與輸出端子17之間截止時的輸出電容;
圖4表示本發明半導體繼電器的第2實施例;
圖5表示本發明半導體繼電器的第3實施例;
圖6表示本發明半導體繼電器的第4實施例;
圖7表示本發明輸出用半導體繼電器的輸出端子的電容及導通電阻與晶片尺寸的相互關係;
圖8表示本發明輸出用半導體繼電器的輸出端子電容和導通電阻的積與晶片尺寸的相互關係;
圖9表示半導體繼電器的以往例;
圖10表示輸出端子間電容的組成;
圖11表示以往半導體繼電器的輸出端子電容及導通電阻與晶片尺寸的相互關係;
圖12表示以往半導體繼電器的輸出端子電容與導通電阻的積同晶片尺寸的相互關係。
圖中有關標號含義為如下。1、1a、101LED，2、102光電二極體陣列，3、103電阻，4、104放電電路，5、105J-FET，6、6a、106MOSFET，7、108輸出端子，8接地用半導體繼電器。
以下，結合
本發明實施例。
圖2表示本發明的半導體繼電器的第1實施例。
該半導體繼電器的結構包括LED1構成的初級、以及由自該LED1接收光的光電二極體陣列2、電阻3及與其並聯的二極體陣列4、N溝道型J-FET5和一對反向串接的N溝道型MOS FET6構成的次級。這些MOS FET6為增強型。二極體陣列4和N溝道型J-FET5形成用於使積貯於MOS FET柵極內的電荷放電的放電電路。本例中，次級串聯設置於輸出端子7之間。即，4個MOS FET6形成2組，串聯設置於輸出端子7之間。
本發明的特徵在於將接地用半導體繼電器8置於該兩個輸出用半導體繼電器的中點。即，將具有與輸出用半導體繼電器相同結構的半導體繼電器8，設於該兩個輸出用半導體繼電器的中點與接地點之間。但是，接地用半導體繼電器8的LED1a與LED1分開設置，輸出用半導體繼電器能獨立通/斷。
LED1為不導通狀態下，光電二極體陣列2上不產生電壓，J-FET5導通。於是，N溝道型MOS FET6的襯底與柵極短路，同時截止。另一方面，當使LED1導通，光照射至光電二極體2，則光電二極體陣列2上產生正向電勢，J-FET5截止，同時MOS FET6的柵極上加上正電壓，結果使MOS FET6導通，將輸出端子7之間連接。
如上所述，基本工作與以往的相同。
下面說明作為本發明特徵的接地用半導體繼電器8的動作。半導體繼電器的截止電阻因端子間的電容而減小。即，積貯於輸出端子的電荷成為讓高頻信號通過的媒體。因此，本發明在輸出用半導體繼電器截止時，即LED1不發光時，使LED1a發光，接地用半導體繼電器8導通。這樣，輸出用半導體繼電器的各自輸出端子中一個端子接地，釋放電荷。從而，即使是高頻信號也不能在輸出端子之間通過，能增大截止電阻。
另一方面，在輸出用半導體繼電器導通時，即LED1發光時，停止向LED1a的通電，使接地用半導體繼電器8截止。這樣，將輸出端子7之間連接。即，僅在輸出用半導體繼電器截止時，才使接地用半導體繼電器導通，釋放通導高頻信號的多餘電荷，能大幅度改善該半導體繼電器整體的截止電阻。
為了從輸出用半導體繼電器的各輸出端子引出足夠的電荷，必須預先將接地用半導體繼電器8的導通電阻做得足夠小。
圖3表示接地用半導體繼電器的導通電阻與輸出端子7之間截止時的輸出電容的相互關係。由此圖可知，要輸出電容小於或等於1Pf，只要讓接地用半導體繼電器的導通電阻小於或等於100Ω以下即可。
圖4表示本發明半導體繼電器的第2實施例。該半導體繼電器除輸出用半導體繼電器的MOS FET6a為耗盡型外，與第1實施例相同。即，本例中若LED1上通電，則MOS FET就截止;若停止LED1的通電，則MOS FET就導通。從而，能使接地用半導體繼電器的LED與輸出用半導體繼電器的LED通用。
圖5表示本發明半導體繼電器的第3實施例。該半導體繼電器除接地用半導體繼電器的MOS FET6a為耗盡型外，與第1實施例基本相同。即，本例中，若LED1上通電，則MOS FET6a截止;若停止向LED1的通電，則MOS FET6a導通。從而，也能使LED通用。
圖6表示本發明半導體繼電器的第4實施例。本例中，接地用半導體繼電器9由柵極接至光電二極體陣列2的負端的J-FET13和負載電阻14構成。本例也是若LED1通電，則MOS FET6截止;若停止向LED1的通電，則MOS FET6導通。從而，也能通用LED。
圖7是表示本發明輸出用半導體繼電器中輸出端子電容及導通電阻與晶片尺寸的相互關係的曲線。本發明由於設置兩個串聯的輸出用半導體繼電器，所以導通電阻為2倍，輸出端子電容為1/2。又因設置導通電阻為100Ω的接地用半導體繼電器，能使輸出端子電容減少到1Pf，所以如圖8中表示輸出端子電容、導通電阻和晶片尺寸的相互關係那樣，表現整體性能的輸出端子電容×導通電阻從以往的80(Pf·Ω)大幅度地改善到2(Pf·Ω)。還有，用增強型MOS FET構成接地用半導體繼電器時，能使其導通電阻降至10Ω以下，此時輸出端子電容×導通電阻能改善為0.6(Pf·Ω)，改善效果達以往的1/00以上。
權利要求
1.一種半導體繼電器，其特徵是具有讓兩組由兩個MOS-FET反向串聯而成的MOSFET組串接，並同時使此2組MOS-FET導通/截止的構件、以及置於前述MOSFET的連接中點與接地點之間的開關。
2.根據權利要求1所述的半導體繼電器，其特徵是前述開關，在前述MOS FET截止時，使前述MOS FET的連接中點接地，而前述MOS FET導通時，使前述MOS FET的連接中點與前述接地點分離。
3.根據權利要求1所述的半導體繼電器，其特徵是前述開關為半導體開關。
4.根據權利要求1所述的半導體繼電器，其特徵是前述開關由反向串接的兩MOS FET構成。
5.根據權利要求1所述的半導體繼電器，其特徵是前述半導體開關由雙向性MOS FET構成。
6.根據權利要求1所述的半導體繼電器，其特徵是前述半導體開關由J-FET構成。
7.根據權利要求1所述的半導體繼電器，其特徵是使前述MOS FET同時導通/截止的構件由以LED為光源的光電二極體的電勢所驅動。
全文摘要
一種半導體繼電器，讓兩組由兩個MOS FET反向串聯而成的MOSFET組串接，使此2組MOSFET同時導通/截止，並通過置於上述MOSFET的連接中點與接地點之間的開關形成截止時的放電途徑。從而實現不增大導通電阻，以簡單結構降低端子間電容的半導體繼電器。
文檔編號H03K17/00GK1111855SQ94108539
公開日1995年11月15日 申請日期1994年7月29日 優先權日1993年7月29日
發明者奧村仙也, 相沢吉昭 申請人:東芝株式會社