用於加密器硬體服務的與加密器無關的接口的製作方法

2023-10-17 18:51:54

專利名稱：用於加密器硬體服務的與加密器無關的接口的製作方法
用於加密器硬體服務的與加密器無關的接口相關申請的交叉參考本申請基於並要求於2009年2月26日提交的題目為「用於加密器硬體服務的與 加密器無關接口」的美國臨時申請第61/155，864號的優先權，其全部內容通過參考其所有 披露和教導而具體結合在此。
背景技術：
現代專用集成電路(ASIC)集成了越來越多的功能。這些所謂的晶片上系統將計 算機或其他電子系統的許多部件集成到單個集成電路中。晶片上系統設計的一個優點在於 其通常比其所代替的多晶片系統消耗更少的功率並且具有更低的成本。此外，晶片上系統 因為在給定系統中具有更少的封裝而有助於減少總體的系統生產成本。集成到晶片上系統中的一些功能包括圖形、乙太網媒體存取控制層(MAC)、通用串 行總線(USB)、存儲控制器、以及其他特定用途的邏輯。可以被集成到ASIC中的其他計算強 化功能是硬體加密功能塊。加密模塊在各種應用的現代ASIC中變得越來越普遍。通常，這些加密模塊支持不同的標準。其通常也使用不同的接口。特別地，這些加 密模塊通常還需要用於輸入/輸出信息的非常明確和精確的時序調度。

發明內容
本發明的實施例因此可以加密器硬體系統，包括多個輸出槽，接收與加密器無關 的加密事件；包括第一加密器硬體的第一打包加密塊，所述第一打包加密塊接收與加密器 無關的加密事件以及發送第一與加密器相關的事件至所述第一加密器硬體，所述第一打包 加密塊將所述與加密器無關的加密事件轉換成所述第一與加密器相關的事件，以及將從所 述第一加密器硬體接收的第一與加密器相關的結果事件轉換成與加密器無關的結果事件； 以及具有多個槽的第一輸出FIFO，所述第一輸出FIFO接收與所述第一打包加密決相關聯 的所述與加密器無關的結果事件。本發明的實施例因此可以包括一種提供加密服務的方法，包括接收與加密器無 關的加密事件；將所述與加密器無關的加密事件接收到包括第一加密器硬體的第一打包加 密塊中；將所述與加密器無關的加密事件轉換成第一與加密器相關的事件；發送第一與加 密器相關的事件至所述第一加密器硬體；將從所述第一加密器硬體接收的第一與加密器相 關的結果事件轉換成與加密器無關的結果事件；以及將所述與加密器無關的結果事件接收 到第一輸出FIFO中。


圖1是加密器硬體系統的框圖。圖2是提供加密器硬體服務的方法的流程圖。圖3是運行加密器硬體系統的方法的流程圖。圖4是從特定於加密的事件格式和時序得到母語言(superlanguage)的與時序無
4關的事件的示例。圖5示出了用於輸入FIFO的示例性母語言位級描述。圖6示出了用於輸出FIFO的示例性母語言位級描述。
具體實施例方式圖1是加密器硬體系統的框圖。加密器硬體100包括輸入槽110、輸入槽111、輸 入槽112、輸入開關115、分配器120、打包加密塊130、打包加密塊131、輸出開關140、輸出 FIFO 150、輸出FIFO 151、以及輸出FIFO 152。打包加密塊130包括輸入轉換器130-1、加 密器硬體130-2、輸出轉換器130-3、以及控制器130-4。打包加密塊131包括輸入轉換器 131-1、加密器硬體131-2、輸出轉換器131-3以及控制器131-4。加密器硬體100的每個元 件可操作地耦合到加密器硬體100的每個其他元件。如圖1所示，輸入槽110-112可操作地耦合到用於接收命令和數據的系統。輸入 槽110-112可操作地耦合到分配器120。輸入槽110-112可操作地耦合到輸入開關115。輸 入開關115可操作地耦合到分配器120。輸入開關115可操作地耦合到打包加密塊130和 打包加密塊131。特別地，輸入開關115可操作地耦合到輸入轉換器130-1和輸入轉換器 131-1。因此，置於輸入槽110-112中的加密事件可以被路由到打包加密塊130、打包加密 塊131、或其他打包加密塊(未示出)。在一個實施例中，輸入開關115可以是交叉點開關 或其他N xM埠路由裝置，其中N是輸入埠的數量，以及M是輸出埠的數量。N通常對 應於輸入槽110-112的數量。M通常對應於打包加密塊130-131的數量。輸出FIFO 150-152可操作地耦合到用於發送結果和/或其他消息的系統。輸出 FIFO 150-152可操作地耦合到輸出開關140。輸出FIFO 150-152可操作地耦合到分配器 120。輸出開關140可操作地耦合到分配器120。打包加密塊130-131可操作地耦合到輸出 開關140。具體地，輸出開關140可操作地耦合到輸出轉換器130-3和輸出轉換器131-3。 因此，由打包加密塊130-131產生的加密結果事件可以被路由到任何輸出FIFO 150-152。 在一個實施例中，輸出開關140可以是交叉點開關或其他M χ Q埠路由裝置，其中M是輸 入埠的數量，以及Q是輸出埠的數量。M通常對應於打包加密塊130-131的數量。Q通 常對應於輸出FIFO 150-152的數量。輸入轉換器130-1可操作地耦合到加密器硬體130-2。加密器硬體130_2可操作 地耦合到輸出轉換器130-3。輸入轉換器130-1、加密器硬體130-2、以及輸出轉換器130-3 都可操作地耦合到控制器130-4。因此，控制器130-4可以管理輸入轉換器130-1、加密器 硬體130-2以及輸出轉換器130-3的操作以及數據輸入和輸出。控制器130-4和輸入轉換 器130-1可以協作，以使用與加密器相關的時序將與加密器相關的事件發送至加密器硬體 130-2。換句話說，控制器130-4和輸入轉換器130-1可以協作來以加密器硬體130-2所需 的格式和時序發送數據和控制信號至加密器硬體130-2。輸入轉換器131-1可操作地耦合到加密器硬體131-2。加密器硬體131_2可操作 地耦合到輸出轉換器131-3。輸入轉換器131-1、加密器硬體131-2、以及輸出轉換器131-3 都可操作地耦合到控制器131-4。因此，控制器131-4可以管理輸入轉換器131-1、加密器 硬體131-2以及輸出轉換器131-3的操作以及數據輸入和輸出。控制器131-4和輸入轉換 器131-1可以協作以使用與加密器相關的時序將與加密器相關的事件發送至加密器硬體131-2。換句話說，控制器131-4和輸入轉換器131-1可以協作來以加密器硬體131-2所需 的格式和時序發送數據和控制信號至加密器硬體131-2。在一個實施例中，輸入槽110-122可以包括輸入FIFO。這些輸入FIFO可以接收來 自系統的與加密器無關的加密事件。此外，輸入槽110-122可以接收和/或計算對於還沒 有開始的加密事件的優先級。因為存在多個輸入槽10-112，因此多個打包加密塊130-131 可以被並行和獨立地訪問。可以被並行和獨立執行的多個事件的數量受到輸入槽110-112 中的FIFO的數量和打包加密塊130-131的數量的限制。因此，在打包加密塊131接收並處 理來自輸入槽112的與加密器無關的加密事件的同時，打包加密塊130可以接收和處理來 自輸入槽110的與加密器無關的加密事件。分配器120可以知道哪個打包加密塊130-131以及哪個輸出FIFO 150-152在使 用中。分配器120可以知道輸入槽110-112、打包加密塊130-131、以及輸出FIFO 150-152 之間的對應關係。因此，分配器120可以控制輸入開關115和輸出開關140。分配器120可 以觀察輸入槽110-112以選擇加密事件，從而開始並分配輸出FIFO 150-152以接收加密結
果事件。輸入開關115提供了輸入槽110-112與打包加密塊130-131之間的連接。輸入開 關115還可以接收來自打包加密塊130-131的狀態信號。例如，輸入開關115可以接收來 自控制器130-4和控制器131-4的事件完成指示符。作為響應，輸入開關115可以發送指 示符至分配器120，使得可以再次使用輸入槽110-112。可以為每個具體的加密器硬體130-2和131-2獨立開發打包加密塊130-131。打 包加密塊130-131提供一致的數據和信號接口。該一致的數據和信號接口可以包括關於輸 入和輸出的類似於標準FIFO的接口。該標準接口允許與加密器無關的加密事件被置於輸 入槽110-112中，並被路由至打包加密塊130-131，與確定打包加密塊130-131所執行的加 密功能(即，加密編碼)的底層加密器硬體130-2和131-2無關。在一個實施例中，底層加密器硬體130-2和131-2可以執行不同的加密或相同的 加密。此外，加密器硬體130-2和131-2可以具有不同的時序要求。然而，輸入槽110-112 中的FIFO和輸出FIFO 150-152允許與加密器無關的加密事件以及與加密器無關的結果 事件被分別寫入輸入槽110-112和輸出FIFO 150-152或從輸入槽110-112和輸出FIFO 150-152讀取，與加密器硬體130-2和131-2中的輸入和時序要求無關。控制器130-4和131-4分別控制加密器硬體130-2和131-2。控制器130-4和 131-4還控制輸入轉換器130-1和131-1以將與加密器無關的加密事件處理為加密器硬體 130-2和131-2能夠理解的形式和時序。控制器130-4和131-4還控制輸出轉換器130-3 和131-3以將從加密器硬體130-2和131-2接收到的與加密器相關的結果處理為輸出FIFO 150-152和系統的其他部分能夠理解的與加密器無關的形式和時序。輸入開關140提供輸出FIFO 150-152和打包加密塊130-131之間的連接。輸出 FIFO 150-152經由輸出開關140接收來自打包加密塊130-131的與加密器無關的結果事 件。輸出FIFO 150-152還可以提供其已滿或幾乎已滿的指示。該指示可以被輸出開關142 中繼到打包加密塊130-131。該指示可以使加密器硬體130-2和131-2停止運行。通過停 止加密器硬體130-2和131-2，防止輸出FIFO 150-152溢出。上述加密器硬體100提供了能夠同時運行多個加密事件的多個1/0通道。通過使用接收與加密器無關的加密事件的基於FIFO的輸入槽110-112，不需要繁雜的(detailed) 時序調度和數據格式化。與加密器無關的加密事件提供了用於所有加密和加密器硬體 130-2和131-2的統一接口。因此，在輸入槽110提供與加密器無關的加密事件至打包加密 塊130並且結果被置於輸出FIFO 150中時，輸入槽111可以同時提供與加密器無關的加密 事件至打包加密塊131以及結果被置於輸出FIFO 152中。在一個實施例中，該統一接口可 以包括8位控制和64位數據。加密器硬體100提供橫跨連接加密塊集合的統一接口、每個單獨加密的參數、輸 入/輸出通道的數量、FIFO的大小、以及加密和FIF0(即，專用/共享/混合連接)之間的 拓撲。此外，與加密器無關的加密事件可以以二進位語言或簡字語言(mnemonic language) 表示。所提出的體系結構和技術方案應該是非常方便和靈活的，並且也易於集成。應該注意，僅存在一些在工業中可以完全以硬體提供組合加密服務的這樣的加密 塊。與高競爭力的加密庫模塊相結合，加密器硬體100使得能夠實現用於增長的數據保護 市場份額以及已有的和計劃開發的各種應用的安全需要的要素。加密器硬體100的體系結構支持用於加密塊的冒碼解決方案。分配器120允許靈 活的用於同時發生事件的多個流輸入/輸出通道。分配器120支持並處理事件優先級、死 鎖處理、多線程以及取消。開發加密器硬體100的複雜結構可能會要求詳細描述綜合調試和測試系統。因 此，提供了內置測試、調試支持、錯誤檢測以及錯誤恢復能力。所提出的加密器硬體100的體系結構和硬體實施方式提供了用於各種硬體和/ 或固件應用/協議的多個和組合的加密服務。所支持的加密服務可以通過所謂的撲克牌 (playing card)以統一的母語言方便容易地表示。撲克牌是用於加密工作描述的基板的方 便模板。表1中給出了與加密器無關的加密事件的示例，其可以用來驅動以Calois計數器 模式(GCM)實現AES加密的加密器硬體100。這是可以由輸入轉換器130-1和131-1接收 的數據的示例。注意在表1中，每個分號(「；」)表示時鐘周期。因此，例如，在BEGIN_ TRANS和第一 SEND_KEY_0事件之間僅有一個時鐘周期。
表2中給出了驅動以Galois計數器模式(GCM)實現AES加密的加密器硬體的與 加密器相關的事件(記憶形式)的示例。這是在與加密器無關的加密事件被輸入轉換器 130-1和131-1轉換之後可以由加密器硬體130-2和131-2接收的數據的示例。注意在表 2中，每個分號(「；」)表示時鐘周期。因此，例如，在saVe_key和第一個makejiiask事件 之間有15個時鐘周期。因此，由輸入轉換器130-1和131-1執行的轉換操作用於按照位格 式和時間進行轉換。同樣，輸出轉換器130-3和131-3可以操作用於按照位格式和時間來 轉換加密器硬體130-2和131-2的輸出。 圖2是一種提供硬體加密服務的方法的流程圖。圖2中示出的步驟可以被加密器 硬體100的一個或多個元件執行。與加密器無關的加密事件被接收(202)。例如，輸入槽 110可以接收與加密器無關的加密事件。輸入槽110可以將與加密器無關的加密事件接收 到FIFO中。與加密器無關的加密事件被接收到包括加密器硬體的打包加密塊中(204)。例 如，打包加密塊130可以經由輸入開關115接收來自輸入槽110的與加密器無關的加密事 件。打包加密塊130可以包括加密器硬體130-2。與加密器無關的加密事件被轉換成與加密器相關的事件(206)。例如，輸入轉換器 130-1將與加密器無關的加密事件轉換成適於加密器硬體130-2的與加密器相關的事件。 在一個實施例中，這種將與加密器無關的加密事件轉換成與加密器相關的加密事件可以包 括轉換形式、格式、位排序、命令順序、和/或時序。換句話說，輸入轉換器130-1執行任何 形式的狀態機或其他邏輯以將存儲在輸入槽110中以及從其接收的與加密器無關的加密 事件轉換為適當的數據和控制信號來驅動加密器硬體130-2。與加密器相關的事件被發送到加密器硬體(208)。例如，來自輸入轉換器130-1的 與加密器相關的事件和來自控制器130-4的控制信號可以被發送到加密器硬體130-2。這 些與加密器相關的事件和控制信號可以使加密器硬體執行其加密功能。這些加密功能可以 使加密器硬體產生與加密器相關的結果。這些與加密器相關的結果可以包括或者是與加密 器相關的結果事件和/或控制信號。從加密器硬體接收到的與加密器相關的結果事件被轉換成與加密器無關的結果事件(210)。例如，輸出轉換器130-3可以將從加密器硬體130-2接收到的與加密器相關的 結果事件轉換成與加密器無關的結果事件。與加密器無關的結果事件被接收到輸出FIFO 中(212)。例如，輸出FIFO 150可以從輸出轉換器130-3經由輸出開關140接收與加密器 無關的結果事件。圖3是一種用於運行加密器硬體系統的方法的流程圖。圖3中示出的步驟可以由 加密器硬體100的一個或多個元件執行。作業請求被置於輸入槽中(302)。例如，與加密器 無關的作業請求可以被置於輸入槽110中。分配單元接收開始標籤和當前優先級(304)。 例如，分配器120可以接收來自輸入槽110的開始信號和優先級指示符。分配單元配置輸入和輸出開關(306)。例如，分配器120可以配置輸入開關115以 從輸入槽110將與加密器無關的加密事件路由至打包加密塊130。分配器120可以配置輸 出開關140，將來自打包加密塊130的與加密器無關的結果事件路由至輸出FIFO 150。打包加密塊控制器接收開始信號(308)。例如，控制器130-4可以接收將被解析 為開始信號的「開始」事件。輸入轉換器將接收的與加密器無關的事件轉換為與加密器相 關的事件，並將其發送至加密器硬體(310)。例如，控制器130-4可以發送讀請求至輸入槽 110。這可以使與加密器無關的加密事件從輸入槽110被發送到輸入轉換器130-1。隨後， 輸入轉換器130-1將所接收的與加密器無關的事件轉換為與加密器相關的事件。與加密器 相關的事件和/或控制信號可以被發送到加密器硬體130-2。加密器硬體執行加密功能(312)。例如，加密器硬體130-2可以執行加密功能。在 一個示例中，加密器硬體可以執行AES、TDES, Kasumi, SHA, RSA/ECC或其他加密功能。輸 出轉換器將所接收的與加密器相關的事件轉換為與加密器無關的事件，並將其發送至輸出 FIFO (314)。例如，輸出轉換器130-3可以將從加密器硬體130-2接收的與加密器相關的結 果事件和/或控制信號轉換為與加密器無關的結果事件。這些與加密器無關的結果事件可 以經由輸出開關140被發送到輸出FIFO 150。加密器硬體發送完成信號(316)。例如，加密器硬體130-2可以發送與加密器相關 的事件或表示其完成的控制信號。分配單元將輸入和輸出開關斷開(318)。例如，分配器 120可以指示輸入開關115將輸入槽110與打包加密塊130斷開。分配器120還可以指示 輸出開關140將打包加密塊130與輸出FIFO 150斷開。在一個實施例中，可以存在兩個發 送給分配器120的指示符。第一指示符將在最後的與加密器無關的加密事件被發送給輸入 轉換器時被發送。在此時，分配器120可以釋放輸入槽以接收更多的與加密器無關的加密 事件。第二指示符將在最後的與加密器無關的結果事件離開輸出轉換器時被發送。在一個實施例中，與特定加密/哈希有關的事件遵從支持的撲克牌。不匹配將會 導致錯誤。換句話說，控制器130-4或131-4將進入錯誤狀態(ERR)以及可以發出ERROR輸 出信號。為了從錯誤狀態恢復的功能，需要發送CANCEL輸入信號。這就使加密器硬體100執 行以下處理(1)從輸入槽110-112中的輸入FIFO去除當前事件數據的其餘部分；(2)發送 「中斷/取消」組合(例如，ENABLE = LVALID = 0,START = 1)至打包加密塊130-131。打 包加密塊 130-131 (1)發送 ERR_END_TRANS 塊至輸出 FIFO 150-152 中，並發布 D0NE_WRITE 信號；(2)將加密器硬體130-2、131-2設置為準備好開始處理新事件的初始狀態；(3)將控 制器130-4和131-4的內部狀態改變為初始狀態。各個加密器硬體單元可以使用非常複雜的1/0接口格式和時序表。在表3的第一列中給出了其一個示例。在一個實施例中，在沒有時序表的情況下根據經由FIFO發送的64 位塊描述數據流。這可以使用標記語言經由包括操作碼和若干標記(例如，last = {0,1} 或size = {1..8})的8位控制信號來被格式化。在表3的第三和第四列中給出了用於輸 入和輸出FIFO的該標記的示例。
在表3中，BEGIN_TRANS和END_TRANS (以及其錯誤變量)是兩個特殊命令，其「打 包」該事件並以通用術語對其定義。這些事件可以具有下面的變量(1) Id-與特定事件相 關的用戶定義的整數；(2)優先級-分配給事件的用戶定義的整數；(3)方案-定義加密的 預定整數；(4)參數-指定加密的特定模式(加密vs.解密模式，產生的必須的TAG等)的 預定整數(或控制位的集合)。在一個實施例中，所有類型的加密的輸入數據被分成64位塊。這些塊可以被組成 3種類型的段(1) SEND_KEY段；⑵SEND_IV段；(3) SEND_DATA段。每種類型可以由4種單 獨變量來表示。其可以在指定例如主密鑰和次密鑰時被使用。例如，這些變量的示例是(1) SEND_KEY_0 段；(2) SEND_KEY_1 段；(3) SEND_KEY_2 段；以及(4) SEND_KEY_3 段。為了給這些段/變量編碼，我們使用8位命令總線的4個最低有效位操作碼=
11COMMAND[3:0](用於BEGIN_TRANS和END_TRANS的代碼可以共享相同的代碼空間)。段的集 合以及段的順序都是與方案相關的。通常，方案嚴格指定使用的段的集合和順序。每個段 中的最後命令可以被特定標誌標記為「last = 1」，而所有其他命令必須具有「last = 0」。 「last」位是COMMAND[4]。被稱為「aux」 (aux = COMMAND[7 5])的3個最高有效位可以被 用於編碼長度。例如，當發送不完全的數據塊時，在字節間隔上，0表示完全的8位元組數據， η表示η位不完全數據，其中η = 1，2，. . .，7。默認的，這些可以是最高有效字節。圖4是從特定於加密的事件的格式和時序得到母語言的與時序無關的事件的示 意圖。在圖4中，命令流狀態圖是從特定於加密的事件的格式和時序得到的。控制狀態圖 是從命令流狀態圖得到。最終，母語言中與時序無關的事件(「撲克牌」)是從流狀態圖得 到的。圖5示出了示例性的對於輸入槽110-112的FIFO的母語言位級描述。在圖5中， 對於BEGIN_ERR_TRAN和BEGIN_TRAN，用XXX表示的三個最低有效位(LSB)沒有被使用。 用E表示的最高有效位對於BEGIN_ERR_TRAN被設置為1。用於BEGIN_ERR_TRAN和BEGIN_ TRAN的操作碼是0001。用於SEND_KEY_NN、SEND_IV_NN以及SEND_DATA_NN的操作碼分別 是 01NNU0NN 禾口 IlNN0 NN 表示二進位的 0、1、2 或 3。因此，例如，SEND_DATA_01 將為 1101。 第L位代表「last」標記。SSS表示可以用於不完整數據長度編碼的三個位。用於END_TRAN 以及END_ERR_TRAN的操作碼是0010。第E位(錯誤標記)對於ENDjRAN被設置為0，以 及對於END_ERR_TRAN被設置為1。圖6示出了示例的對於輸出FIFO 150-152的母語言位級描述。在圖6中，對於 BEGIN_ERR_TRAN和BEGIN_TRAN，用XXX表示的三個最低有效位(LSB)沒有被使用。用E表 示的最高有效位對於BEGIN_ERR_TRAN被設置為1。用於BEGIN_ERR_TRAN和BEGIN_TRAN的 操作碼是0001。用於RESULT以及TAG的操作碼分別是IlZZ和10ZZ。ZZ表示二進位的0、 1、2或3。與該操作碼的前兩位一起，ZZ位表示塊類型(例如，結果、標籤、哈希等)。L位 代表「last」標誌。SSS表示可以被用於不完整的數據長度編碼的三個位。用於END_TRAN 以及END_ERR_TRAN的操作碼是0010。E位(錯誤標記)對於END_TRAN被設置為0，以及對 於END_ERR_TRAN被設置為1。為了進一步闡述母語言、撲克牌以及加密器硬體100的操作的概念，下面給出三 種不同形式的示例的GCM-AES事件(a) 「數學」語言，即，根據GCM-AES標準；(b)用於 GCM-AES核心的協議的「本地」記憶格式；(c)用於GCM-AES加密功能單元(CFU)的相應事 件的母語言記憶格式。這些事件分別在表4、表5和表6中示出。注意(b)和(c)之間的 區別在於，在(b)中，協議是時鐘精確的，以及「；」表示「新時鐘周期」。換句話說，第一個 MAKE_MASK必須在SAVE_KEY之後正好15個時鐘周期被發送。在(c)中，「；」僅是數據塊 的分隔符，以及數據塊可以以隨機時鐘周期推入類似FIFO的接口 /從類似的FIFO接口彈 出ο表4中給出了 GCM-AES加密的示例的輸入參數和變量。
operation = authenticated encryption key length Ien(K) = 128 (decimal)
key K= feffe9928665731c6d6a8f9467308308 (hexadecimal)
initialization vector length Ien (IV) =96 (decimal) = 60 (hexadecimal)
initialization vector IV = cafebabefacedbaddecaf888(hexadecimal)
additional authenticated data(AAD) length Ien(A) ^ 96 (decimal) = 60 (hexadecimal) 表5中示出了按照GCM-AES核心協議組織的「本地」記憶格式的相同信息。 表6中示出了母語言記憶格式的按照GCM-AES CFU事件組織的相同信息。
表7給出了用於GCM-AES/GMAC的示例性撲克牌。
上面呈現的對本發明的描述是用於示例和描述。其不旨在窮舉或將本發明限制於 所披露的精確形式，根據上面的教導，其他修改和變形都是可能的。選擇和描述的實施例是 為了最好地解釋本發明的原理及其實際應用，從而使得本領域的其他技術人員能在適於期 待的實際使用的各種實施例和各種變形中最好地使用本發明。所附權利要求旨在被理解為 包括除了現有技術所限制的範圍之外的本發明的其他替換實施例。
權利要求
一種加密器硬體系統，包括多個輸出槽，接收與加密器無關的加密事件；包括第一加密器硬體的第一打包加密塊，所述第一打包加密塊接收與加密器無關的加密事件以及發送第一與加密器相關的事件至所述第一加密器硬體，所述第一打包加密塊將所述與加密器無關的加密事件轉換成所述第一與加密器相關的事件，以及將從所述第一加密器硬體接收的第一與加密器相關的結果事件轉換成與加密器無關的結果事件；以及具有多個槽的第一輸出FIFO，所述第一輸出FIFO接收與所述第一打包加密塊相關聯的所述與加密器無關的結果事件。
2.根據權利要求1所述的系統，其中所述打包加密塊使用與加密器相關的時序將所述 第一與加密器相關的事件發送至所述第一加密器硬體。
3.根據權利要求1所述的系統，進一步包括包括第二加密器硬體的第二打包加密塊，所述第二打包加密塊接收與加密器無關的加 密事件以及發送第二與加密器相關的事件至所述第二加密器硬體，所述第二打包加密塊將 所述與加密器無關的加密事件轉換為所述第二與加密器相關的事件，以及將從所述第二加 密器硬體接收的第二與加密器相關的結果事件轉換成與加密器無關的結果事件。
4.根據權利要求3所述的系統，進一步包括輸入開關，接收與加密器無關的加密事件，以及發送與加密器無關的加密事件至所述 第一打包加密塊和所述第二打包加密塊。
5.根據權利要求4所述的系統，進一步包括輸出開關，接收來自第一打包加密塊的與加密器無關的結果事件，發送與所述第一打 包加密塊相關聯的與加密器無關的結果事件至所述第一輸出FIFO，以及發送與所述第二打 包加密塊相關聯的與加密器無關的結果事件至第二輸出FIFO。
6.根據權利要求5所述的系統，進一步包括分配單元，控制所述輸入開關和所述輸出開關。
7.根據權利要求6所述的系統，其中所述分配單元控制所述輸入開關、所述輸出開關、 所述第一打包加密塊、以及所述第二打包加密塊，從而所述第一加密器硬體和所述第二加 密器硬體並行執行加密功能。
8.根據權利要求3所述的系統，其中所述第一加密器硬體和所述第二加密器硬體執行第一加密。
9.根據權利要求3所述的系統，其中所述第一加密器硬體執行第一加密以及所述第二 加密器硬體執行第二加密。
10.一種提供加密服務的方法，包括接收與加密器無關的加密事件；將所述與加密器無關的加密事件接收到包括第一加密器硬體的第一打包加密塊中；將所述與加密器無關的加密事件轉換成第一與加密器相關的事件；發送第一與加密器相關的事件至所述第一加密器硬體；將從所述第一加密器硬體接收的第一與加密器相關的結果事件轉換成與加密器無關 的結果事件；以及將所述與加密器無關的結果事件接收到第一輸出FIFO中。
11.根據權利要求10所述的方法，其中所述發送第一與加密器相關的事件的步驟使用 與加密器相關的時序將所述第一與加密器相關的事件發送至所述第一加密器硬體。
12.根據權利要求10所述的方法，進一步包括將與加密器無關的加密事件接收到包括第二加密器硬體的第二打包加密塊中； 將所述與加密器無關的加密事件轉換成第二與加密器相關的事件； 發送第二與加密器相關的事件至所述第二加密器硬體；以及將從所述第二加密器硬體接收的第二與加密器相關的結果事件轉換成與加密器無關 的結果事件。
13.根據權利要求12所述的方法，其中所述第一加密器硬體和所述第二加密器硬體並 行執行加密功能。
14.根據權利要求10所述的方法，其中不利用時序信息規定所述與加密器無關的加密 事件。
15.根據權利要求12所述的方法，其中所述第一加密器硬體和所述第二加密器硬體執行第一加密。
16.根據權利要求12所述的方法，其中所述第一加密器硬體執行第一加密以及所述第 二加密器硬體執行第二加密。
17.根據權利要求16所述的方法，其中所述第一加密器硬體和所述第二加密器硬體具 有不同的時序要求。
全文摘要
披露了一種與加密器無關的加密器硬體服務。與加密器無關的事件被接收到輸入槽中(202)。輸入槽包括FIFO以容納事件。當事件從FIFO被去除時，事件從與加密器無關的形式轉化為與加密器相關的形式(206)和時序。在由特定加密器硬體加密處理後，結果被發送至輸出FIFO(212)。多個FIFO和加密器硬體可以被使用，從而多個加密功能可以被並行和同時執行。
文檔編號H04L9/08GK101919203SQ200980000270
公開日2010年12月15日 申請日期2009年4月10日 優先權日2009年2月26日
發明者A·博洛託夫, C·塞維恩斯-威廉士, L·伊萬諾維奇, M·格林楚克 申請人:Lsi公司