整合式低引腳數介質獨立接口的製作方法
2023-10-17 19:01:29 1
專利名稱：整合式低引腳數介質獨立接口的製作方法
技術領域：
本發明涉及一種整合式低引腳數介質獨立接口(Integrated ReducedMedia Independent Interface)及相關運作方法，特別涉及一種可減少引腳數目(Pin Count)的整合式低引腳數介質獨立接口及相關方法。
背景技術：
在網絡建議蓬勃發展的現代化信息社會，大量的文字數據、影音信息與知識技術都能經由網絡快速地交流傳遞，使社會中每一份子都能分享他人寶貴的技術與經驗，進一步提升社會整體的知識水準。而如何提供價廉質優的網絡連接裝置、使網絡資源能普遍地為社會中每一個人分享運用，更是信息業界致力研發的重點之一。隨著頻寬需求的增加與使用者數量的成長，越來越多的企業選擇將網絡提升到高速網絡的等級，同時，由於乙太網絡(Ethernet)快速的發展，創造了高速網絡的普遍需求，在可預知的將來，乙太網絡除了將應用於區域網絡(LAN)外，由於其傳輸距離及速度的躍進，勢必也將應用在廣域網絡(WAN)上。
在乙太網絡的相關規格方面，原先用來連接一介質控制層電路(MACCircuit)以及一實體層電路(PHY Circuit)之間的介質獨立接口(MediaIndependent Interface，MII)在近幾年，已逐漸被新研製出的低引腳數介質獨立接口(Reduced Media Independent Interface，RMII)所取代，低引腳數介質獨立接口RMII的規格(Specification)與介質獨立接口MII相同，都主要規範在IEEE802.3及IEEE802.3u之中。低引腳數介質獨立接口RMII與先前介質獨立接口MII相較，最重要的改善在於其將接口中所需運用的引腳數目(PinCount)大幅的降低，因為在晶片製作及封裝上，引腳數目對於成本控管有決定性的影響，愈多需用到的引腳數代表成本的大幅增加，也就是說，低引腳數介質獨立接口RMII提供了完成符合IEEE802.3u規格的接口裝置一個良好的選擇。請參閱圖1，圖1為低引腳數介質獨立接口RMII10的示意圖。如前所述，低引腳數介質獨立接口RMII10是用來連接一介質控制層電路12以及一實體層電路14，若依信號及數據傳送方向區分，可分成傳送端16(Transmitter)及接收端18(Receiver)兩部分，在傳送端16時，信號及數據在接口中的流向為介質控制層電路12至實體層電路14，反之，在接收端18的部分，信號及數據在接口中的流向為實體層電路14至介質控制層電路12。整體視之，低引腳數介質獨立接口RMII10可分為多個細部的接口，屬於傳送端16的部分包含一數據傳送接口TXD及一傳送許可接口TX_EN，數據傳送接口TXD是用來將數據由介質控制層電路12傳送至實體層電路14，一般而言，傳輸的速度有10Mb/s和100Mb/s兩種模式，然而請注意，必須在傳送許可接口TX_EN同意(assert)的情況下(例如傳送許可接口TX_EN提供一(預設的)高電位輸出)，實體層電路14才會接收經數據傳送接口TXD由介質控制層電路12傳送來的數據，換言之，當傳送許可接口TX_EN為不同意(de-assert)的情況下(例如傳送許可接口TX_EN為一(預設的)低電位輸出)，實體層電路14不會接收經數據傳送接口TXD由介質控制層電路12傳送來的數據。
請繼續參閱圖1，關於低引腳數介質獨立接口RMII10在接收端18的部分，包含有一參考時鐘接口REF_CLK、一接收許可接口CRS_DV、一錯誤檢測接口RX_ER、以及一數據接收接口RXD。參考時鐘接口REF_CLK用來提供一參考時鐘Reference Clock)給該低引腳數介質獨立接口RMII10所有的細部接口，包含數據傳送接口TXD、傳送許可接口TX_EN、接收許可接口CRS_DV、錯誤檢測接口RX_ER、以及數據接收接口RXD，而該參考時鐘可由介質控制層電路12或一外部信號產生源(External Source)所產生，如此一來，低引腳數介質獨立接口RMII10所有的細部接口的運作是同步(Synchronous)於此參考時鐘。請見圖2，圖2為圖1低引腳數介質獨立接口RMII10在接收端18的多個接口運作的時序圖。數據接收接口RXD是用來將數據由實體層電路14傳送至介質控制層電路12，當低引腳數介質獨立接口RMII10處於一閒置(Idle)階段，即接收許可接口CRS_DV處於一預設的低電位時，即使有數據自該實體層電路14傳輸，介質控制層電路12亦拒收(Reject)由實體層電路14經數據接收接口傳送來的數據；而在接收端18開始運作時，當實體層電路14末檢測到該錯誤碼(Invalid Code)或其他錯誤訊息，且當實體層電路14檢測到有任何需要被傳送的數據時，低引腳數介質獨立接口RMII10離開閒置(Idle)階段，接收許可接口CRS_DV轉換為一預設的高電位，錯誤檢測接口RX_ER處於一低電位，此時低引腳數介質獨立接口RMII10位於一傳輸許可階段，介質控制層電路12可接收由實體層電路14經數據接收接口RXD傳送來的數據，完成數據傳輸。當實體層電路14檢測到任何錯誤碼(Invalid Code)或其他錯誤訊息時，錯誤檢測接口RX_ER會躍升至一(預設的)高電位，此時，即使有數據繼續自實體層電路14傳送而來，這些數據會被介質控制層電路12判斷為非正確(Invalid)的數據，此時低引腳數介質獨立接口RMII_10位於一檢測錯誤階段，而介質控制層電路12會拒收由實體層電路14經數據接收接口傳送來的數據，數據傳輸則因此中斷，如此一來，錯誤檢測接口RX_ER能提升低引腳數介質獨立接口RMII10傳輸數據的正確率。
然而，在儘量降低引腳數目的前提下，並符合IEEE802.3u所制定的低引腳數介質獨立接口RMII10的規格的考慮，若能由上述現行的低引腳數介質獨立接口RMII10中再經由適當的設計，再更進一步降低引腳數目，則能夠大幅降低相關產品的成本。
發明內容
因此本發明的主要目的在於提供一種新型低引腳數介質獨立接口(Integrated RMII)以及利用此整合式低引腳數介質獨立接口以傳輸數據的方法，更進一步的降低所需的接口引腳數，以解決上述問題。
在本發明中，我們以IEEE802.3u所制定的整合式低引腳數介質獨立接口RMII的規格為基礎，將原先的錯誤檢測接口RX_ER整合入接收許可接口CRS_DV之中，可省卻此錯誤檢測接口RX_ER的使用，也因此可降低此低引腳數介質獨立接口RMII中所使用的引腳數目。
本發明的目的為提供一種整合式低引腳數介質獨立接口(IntegratedReduced Media Independent Interface)，用來連接一介質控制層電路(MACCircuit)以及一實體層電路(PHY Circuit)，該整合式低引腳數介質獨立接口在數據傳輸方面是僅僅由下列幾個接口所組成的一數據傳送接口(TXD)，用來將數據由該介質控制層電路傳送至該實體層電路；一傳送許可接口(TX_EN)，用來控制該數據傳送接口的運作；一參考時鐘接口(REF_CLK)，用來提供一參考時鐘(Reference Clock)給該整合式低引腳數介質獨立接口；一接收許可接口(CRS_DV)，用來在一檢測錯誤階段及一閒置(Idle)階段為一低電位輸出，在一傳輸許可階段為一高電位輸出；以及一數據接收接口(RXD)，用來將數據由該實體層電路傳送至該介質控制層電路。當然，與數據傳輸不相關的部分，該整合式低引腳數介質獨立接口可以包含其它的元件，但這方面與本發明無關，將省略不計。
本發明的另一目的為提供一種利用一整合式低引腳數介質獨立接口(Reduced RMID以傳輸數據的方法，該整合式低引腳數介質獨立接口是用來連接一介質控制層電路(MAC Circuit)以及一實體層電路(PHY Circuit)，該整合式低引腳數介質獨立接口在將數據自實體層電路傳輸到介質控制電路的部分，僅僅包含有一接收許可接口(CRS_DV)以及一數據接收接口(RXD)，該方法包含有使用該實體層電路在一檢測錯誤階段及一閒置(Idle)階段提供一低電位輸出至該接收許可接口；使用該實體層電路在一傳輸許可階段提供一高電位輸出至該接收許可接口；當該接收許可接口為該高電位輸出時，使用該介質控制層電路接收由該實體層電路經該數據接收接口傳送來的數據；以及當該接收許可接口為該低電位輸出時，使用該介質控制層電路拒收(Reject)由該實體層電路經該數據接收接口傳送來的數據。
顯然地，與已知技術相比較，本發明通過將既有的錯誤檢測接口整合至接收許可接口中，可以讓整合後的接收許可接口具有已知錯誤檢測接口與已知接收許可接口二者的功能，進而在不影響低引腳數介質獨立接口的功能的前提下，減少低引腳數介質獨立接口的引腳數目，進而節省材料成本與降低製造成本。
圖1為已知低引腳數介質獨立接口RMII的示意圖。
圖2為圖1低引腳數介質獨立接口RMII的多個接口運作的時序圖。
圖3為本發明整合式低引腳數介質獨立接口的示意圖。
圖4為圖3整合式低引腳數介質獨立接口的多個接口運作的時序圖。
附圖標號說明10低引腳數介質獨立接口RMII12、22介質控制層電路
14、24實體層電路16傳送端18接收端20整合式低引腳數介質獨立接口具體實施方式
本發明的主要技術特徵在於，以IEEE802.3及IEEE802.3u所制定的低引腳數介質獨立接口RMII的規格為基礎，將既有的錯誤檢測接口RX_ER(特別是其功能)整合納入接收許可接口CRS_DV之中，如此則省卻此錯誤檢測接口RX_ER的使用。請參閱圖3，圖3為本發明的整合式低引腳數介質獨立接口20的示意圖。與前述已知技術相較，本發明的整合式低引腳數介質獨立接口20同樣用來連接一介質控制層電路22(MAC Circuit)以及一實體層電路24(PHY Circuit)，然而，在省卻了錯誤檢測接口RX_ER之後，僅包含有一用來將數據由介質控制層電路22傳送至實體層電路24的數據傳送接口TXD、一用來控制該數據傳送接口TXD的運作的傳送許可接口TX_EN、一用來提供一參考時鐘的參考時鐘接口REF_CLK、一接收許可接口CRS_DV、及用來將數據由實體層電路24傳送至介質控制層電路22的數據接收接口RXD。與圖1實施例相同，參考時鐘可由介質控制層電路22或一外部信號產生源(External Source)所產生，以提供數據傳送接口TXD、傳送許可接口TX_EN、接收許可接口CRS_DV、以及數據接收接口RXD同步(Synchronous)運作的依據。
請同時參閱圖4，圖4為圖3整合式低引腳數介質獨立接口20(IntegratedRMII)的多個接口運作的時序圖。在實際實施時，數據接收接口RXD實為二元傳輸線路，分為RXD
、RXD[1]，數據接收接口RXD(RXD
、RXD[1])是在參考時鐘的任一時鐘周期(Clock Period)內將二比特的數字數據不斷由實體層電路24傳送至介質控制層電路22，當接收許可接口CRS_DV一開始處於一閒置(Idle)階段(預設的低電位)時，介質控制層電路22不接收由實體層電路24經數據接收接口RXD傳送來的數據。在系統開始運作時，當實體層電路24未檢測到該錯誤碼(Invalid Code)或其他錯誤訊息，且當實體層電路24檢測到有任何需要被傳送的數據時，整合式低引腳數介質獨立接口20離開閒置(Idle)階段，接收許可接口CRS_DV轉換為一預設的高電位，此時整合式低引腳數介質獨立接口20位於一傳輸許可階段，介質控制層電路22可接收由實體層電路24經數據接收接口RXD傳送來的數據，完成數據傳輸的功能。而值得注意的是，當實體層電路24檢測到有任何錯誤碼(InvalidCode)或其他錯誤訊息時，由於本發明的架構去除了錯誤檢測接口RX_ER的運作，接收許可接口CRS_DV負起警示錯誤的功能，意即，此時，接收許可接口CRS_DV會立即轉換為一(原先預設的)低電位，使得介質控制層電路22會將由數據接收接口RXD傳來的數據視為非正確(Invalid)的數據，而拒收這些數據，數據傳輸則因此中斷，此時整合式低引腳數介質獨立接口20位於一檢測錯誤階段，如此一來，數據接收接口RXD則能完全取代原先圖1中錯誤檢測接口RX_ER的功能，而同樣確保傳輸數據的正確率。
對照已知圖2與本發明圖4的時序圖即可明顯看出前述本發明的技術特徵，在圖2中的檢測錯誤階段是由錯誤檢測接口RX_ER提高電位以實現相關功能，而在時域上同一時刻點，若進入檢測錯誤階段，在圖4中所示，本發明整合式低引腳數介質獨立接口20即是以將接收許可接口CRS_DV降低電位來實現相關功能，同樣達到讓介質控制層電路22視傳來的數據為非正確(Invalid)的數據並加以拒絕。
簡而言之，在圖3實體層電路24的控制下，合併圖1錯誤檢測接口RX_ER的功能至接收許可接口CRS_DV後，接收許可接口CRS_DV會在檢測錯誤階段(當實體層電路24檢測到一錯誤碼或其他錯誤訊息)及一原先的閒置(Idle)階段(系統起始(Reset)、沒有待傳的數據、或實體層電路24(或介質控制層電路22)未運作的情況下)為一低電位輸出，而在一傳輸許可階段(當實體層電路24未檢測到該錯誤碼或其他錯誤訊息，且檢測到有任何需要被傳送的數據時)為一高電位輸出，由於IEEE802.3及IEEE802.3u中關於低引腳數介質獨立接口(RMII)的規格即定為當接收許可接口CRS_DV為高電位輸出時，介質控制層電路22會接收由實體層電路24經該數據接收接口RXD傳送來的數據，當接收許可接口CRS_DV為低電位輸出時，介質控制層電路22會拒收由實體層電路24經該數據接收接口RXD傳送來的數據，如此一來，在任何錯誤碼或錯誤訊息發生時，無須藉由圖1錯誤檢測接口RX_ER的電壓躍起以發出警示，而改以接收許可接口CRS_DV的電壓降落來達到警示和拒收數據的效果(如圖4所示)，如此一來，與已知技術相較，降低了原圖1低引腳數介質獨立接口RMII10中所需使用的引腳數目，也可精簡一應用本發明整合式低引腳數介質獨立接口20的乙太網絡(Ethernet)的系統資源。
上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明專利的涵蓋範圍。
權利要求
1.一種整合式低引腳數介質獨立接口，用來連接一介質控制層電路以及一實體層電路，該整合式低引腳數介質獨立接口僅包含有一數據傳送接口，用來將數據由該介質控制層電路傳送至該實體層電路；一傳送許可接口，用來控制該數據傳送接口的運作；一參考時鐘接口，用來提供一參考時鐘給該整合式低引腳數介質獨立接口；一接收許可接口，用來於一檢測錯誤階段及一閒置階段為一低電位輸出，在一傳輸許可階段為一高電位輸出；以及一數據接收接口，用來將數據由該實體層電路傳送至該介質控制層電路。
2.如權利要求1所述的整合式低引腳數介質獨立接口，其中當該接收許可接口為該高電位輸出時，該介質控制層電路接收由該實體層電路經該數據接收接口傳送來的數據；當該接收許可接口為該低電位輸出時，該介質控制層電路不接收由該實體層電路經該數據接收接口傳送來的數據。
3.如權利要求1所述的整合式低引腳數介質獨立接口，其中當該實體層電路檢測到一錯誤碼或其他錯誤訊息時，該整合式低引腳數介質獨立接口是位於該檢測錯誤階段。
4.如權利要求3所述的整合式低引腳數介質獨立接口，其中當該實體層電路未檢測到該錯誤碼或其他錯誤訊息，且當該實體層電路檢測到有任何需要被傳送的數據時，該整合式低引腳數介質獨立接口是位於該傳輸許可階段。
5.如權利要求1所述的整合式低引腳數介質獨立接口，其中當該接收許可接口為該高電位輸出時，該數據接收接口是在該參考時鐘的任一時鐘周期內將二比特的數字數據由該實體層電路傳送至該介質控制層電路。
6.如權利要求1所述的整合式低引腳數介質獨立接口，其中該參考時鐘是由該介質控制層電路或一外部信號產生源所產生。
7.如權利要求6所述的整合式低引腳數介質獨立接口，其中該數據傳送接口、該傳送許可接口、該接收許可接口、以及該數據接收接口的運作是同步於該參考時鐘。
8.如權利要求1所述的整合式低引腳數介質獨立接口，其是應用於一乙太網絡中。
9.如權利要求1所述的整合式低引腳數介質獨立接口，其是符合IEEE802.3及IEEE802.3u中關於低引腳數介質獨立接口的規定。
10.一種利用一整合式低引腳數介質獨立接口以傳輸數據的方法，該整合式低引腳數介質獨立接口是用來連接一介質控制層電路以及一實體層電路，該整合式低引腳數介質獨立接口包是僅僅使用一接收許可接口以及一數據接收接口來將數據數據自該實體層電路傳輸至該介質控制電路，該方法包含有使用該實體層電路在一檢測錯誤階段及一閒置階段提供一低電位輸出至該接收許可接口；使用該實體層電路在一傳輸許可階段提供一高電位輸出至該接收許可接口；當該接收許可接口為該高電位輸出時，使用該介質控制層電路接收由該實體層電路經該數據接收接口傳送來的數據；以及當該接收許可接口為該低電位輸出時，使用該介質控制層電路拒收由該實體層電路經該數據接收接口傳送來的數據。
11.如權利要求10所述的方法，其中當該實體層電路檢測到一錯誤碼或其他錯誤訊息時，該整合式低引腳數介質獨立接口是位於該檢測錯誤階段。
12.如權利要求11所述的方法，其中當該實體層電路未檢測到該錯誤碼或其他錯誤訊息，且當該實體層電路檢測到有任何需要被傳送的數據時，該整合式低引腳數介質獨立接口是位於該傳輸許可階段。
13.如權利要求10所述的方法，其中該整合式低引腳數介質獨立接口另包含有一參考時鐘接口，該方法還包含有使用該介質控制層電路或一外部信號產生源產生一參考時鐘至該參考時鐘接口。
14.如權利要求13所述的方法，其中當該接收許可接口為該高電位輸出時，該數據接收接口是在該參考時鐘的任一時鐘周期內將二比特的數字數據由該實體層電路傳送至該介質控制層電路。
15.如權利要求14所述的方法，其中該接收許可接口以及該數據接收接口的運作是同步於該參考時鐘。
16.如權利要求10所述的方法，其中該整合式低引腳數介質獨立接口是應用於一乙太網絡中。
17.如權利要求10所述的方法，其中該整合式低引腳數介質獨立接口是符合IEEE802.3及IEEE802.3u中關於低引腳數介質獨立接口的規定。
全文摘要
一種整合式低引腳數介質獨立運接口及相關作方法，該整合式低引腳數介質獨立接口用來連接一介質控制層電路以及一實體層電路(PHY Circuit)，僅包含一數據傳送接口TXD、一傳送許可接口TX_EN、一參考時鐘接口REF_CLK、一接收許可接口CRS_DV、及一數據接收接口RXD。接收許可接口CRS_DV於一檢測錯誤階段及一閒置階段為一低電位輸出，於一傳輸許可階段為一高電位輸出，而當該接收許可接口CRS_DV為低電位輸出時，由該實體層電路經該數據接收接口RXD傳送的數據將被該介質控制層電路所拒收，當該接收許可接口CRS_DV為高電位輸出時，傳送的數據將為該介質控制層電路所接收。
文檔編號H04L12/28GK1450764SQ0313127
公開日2003年10月22日 申請日期2003年5月12日 優先權日2003年5月12日
發明者宋大成 申請人:威盛電子股份有限公司