用於柔性電路的抗應力微導孔結構的製作方法

2023-10-26 07:43:02 7

專利名稱：用於柔性電路的抗應力微導孔結構的製作方法
用於柔性電路的抗應力微導孔結構
背景技術：
本發明的實施例一般涉及晶片封裝以及，更具體地，涉及具有穿過介電和粘合層向下至電子晶片的裸芯焊盤(die pad)形成的導孔(via)的晶片封裝，且導孔其中形成有具有增加的厚度的抗應力金屬互連。對實現更好的性能、更小型化以及更高的可靠性的不斷增長的需要推進集成電路 (IC)晶片封裝技術方面的進步。大部分半導體裝置，例如裸晶片，具有位於頂面或者該裝置的有源表面(active surface)的電接觸焊盤或者「裸芯焊盤」以提供輸入/輸入(I/O)連接。IC晶片第一封裝技術例如嵌入式晶片疊加過程(ECBU)，一般在晶片頂表面施加第一介電層(例如，聚醯亞胺膜)，在介電層中形成導孔使得它們與晶片上的裸芯焊盤鄰接，並且然後沿著導孔形成與裸芯焊盤的金屬互連以及圍繞介電層的頂表面上的導孔開口形成金屬蓋焊盤。由於屈服點以及可靠性問題，金屬化的蓋焊盤一般延伸超出導孔的開口。該額外水平的互連將每個晶片的外圍接合焊盤重新分配成為均勻地在晶片表面上展開的金屬焊盤區域陣列。用於連接該裝置與應用電路板的焊球或者焊料凸塊隨後被布置在這些金屬焊盤上。隨著關於IC/晶片封裝的功能持續增加，在晶片上的裸芯焊盤的數量也增加並且焊盤間距(即，在鄰近的裸芯焊盤之間的中心與中心的距離)降低，例如降低到50微米或者更少。這降低了對於到裝置的導孔互連的可用間隔，迫使使用更小的導孔(即，具有更小直徑的導孔)。經常地，或因為高頻層之間的阻抗要求，或由於圖案重疊對準所需要的尺寸剛性，不能降低施加到晶片的介電層的厚度。因此，雖然導孔的直徑被降低時，但穿過介電層延伸的導孔的高度/厚度保持略微恆定，因而導致導孔具有增加的縱橫比(即，高度與直徑的比率)。然而，較小直徑的導孔在電鍍期間較難用金屬填充，並且對於給定厚度，在這樣的導孔內存在的總金屬體積與較大的導孔相比較小。即是，雖然圍繞介電層頂表面上的導孔開口的金屬蓋焊盤可具有給定的厚度，在較小直徑的導孔內存在的金屬厚度基於較小的直徑以及增加的縱橫比可小於給定的厚度，因此降低了在導孔中的金屬體積(低於所希望的體積)。在降低直徑的導孔內存在的該降低金屬體積能導致關於金屬互連的耐久問題。即是，在熱循環可靠性測試期間，由導孔中的金屬和周圍介電材料之間熱膨脹係數(CTE)錯配引起的應力最終引起金屬疲勞以及裂紋，從而導致金屬互連的損耗(loss)/失效。如果有較少的總金屬存在量以最小化疲勞，這發生得更迅速。相應地，存在對提供與晶片上的裸芯焊盤的可靠金屬互連連接的晶片封裝的系統以及方法的需要。還存在對尤其是在包括具有降低的直徑以及增加的縱橫比的導孔的高密度互連(HDI) IC封裝中抵抗由熱應力引起的疲勞的這類金屬互連的需要。

發明內容
本發明的實施例通過提供晶片封裝製作的系統以及方法克服了前述的缺點，該晶片封裝製作中，導孔穿過介電以及粘合層向下至電子晶片的裸芯焊盤而形成，且導孔其中形成有具有增加的厚度的抗應力金屬互連。根據本發明的一個方面，晶片封裝包括具有在其頂表面形成的多個裸芯焊盤的電子晶片以及位於電子晶片上的聚醯亞胺柔性層，且聚醯亞胺柔性層具有在其中形成的多個導孔使得多個導孔的每一個對應相應的裸芯焊盤。該晶片封裝還包括沉積在電子晶片和聚醯亞胺柔性層之間的粘合層以及在聚醯亞胺柔性層上形成的多個金屬互連，且多個金屬互連的每一個包括覆蓋聚醯亞胺柔性層的頂表面的一部分的蓋焊盤、從蓋焊盤向下延伸且沿著導孔周長穿過導孔的側壁、以及與側壁連接並且與相應的裸芯焊盤形成電連接的基底， 其中基底以及側壁的每個的厚度等於或者大於粘合層的厚度。根據本發明的另一方面，形成晶片封裝的方法包括步驟提供其上具有集成電路 (IC)以及在其頂表面上形成的多個裸芯焊盤的矽片，在矽片的頂表面施加粘合層，通過粘合層將矽片粘附至自立式聚醯亞胺柔性層，並且形成穿過自立式聚醯亞胺柔性層以及粘合層的多個導孔，且多個導孔的每一個延伸至多個裸芯焊盤的相應一個。該方法還包括在自立式聚醯亞胺柔性層上形成多個金屬互連的步驟使得多個金屬互連的每一個通過相應導孔延伸以電連接至相應裸芯焊盤，其中形成多個金屬互連進一步包括基於粘合層的厚度確定所希望的金屬互連厚度，在自立式聚醯亞胺柔性層上以及在具有所希望的金屬互連厚度的多個導孔內沉積金屬材料，以及圖案化且蝕刻該金屬材料以形成具有所希望厚度的多個金屬互連。根據本方明的又另一方面，晶片封裝包括具有在其頂表面上形成的多個裸芯焊盤的矽片、沉積在矽片上的粘合層、以及粘附至粘合層的以及具有通過其中而形成的多個導孔(每一個通過粘合層延伸至多個裸芯焊盤的相應一個)的自立式介電層。該晶片封裝還包括在自立式聚醯亞胺柔性膜上形成的多個金屬互連使得多個金屬互連的每一個通過相應導孔延伸以形成與相應裸芯焊盤的電連接。多個金屬互連的每一個進一步包括覆蓋自立式聚醯亞胺柔性膜的頂表面的一部分的蓋焊盤、與相應裸芯焊盤形成電連接的基底、以及沿著導孔的周長在蓋焊盤和基底之間延伸的側壁，且基底以及側壁的每個被構造以具有等於或者大於粘合層厚度的厚度。這些以及其他的優點和特徵從接下來的連同附圖所提供的本發明的優選實施例的詳細描述將更容易被理解。


附示了目前考慮的以用於實施本發明的實施例。在附圖中圖1是配合本發明實施例使用的裸電子晶片的頂部俯視圖。圖2是根據本發明的一個實施例、結合了附連至裸電子晶片的層壓層的電子晶片封裝的橫截面圖。圖3是根據本發明的一個實施例、結合了額外的層壓層的電子晶片封裝的橫截面圖。圖4是根據本發明的一個實施例、圖示導孔直徑以及金屬互連厚度的部分電子晶片封裝的橫截面圖。圖5是根據本發明的另一實施例、圖示導孔直徑以及金屬互連厚度的部分電子晶片封裝的橫截面圖。圖6a和圖6b是圖示金屬互連失效百分比與金屬互連基底以及側壁厚度之間的關係的曲線圖。
具體實施例方式本發明的實施例提供了形成晶片封裝的一種系統以及方法。該晶片封裝包括通過介電層向下至電子晶片裸芯焊盤形成的導孔，且該導孔具有其中形成的具有增加的厚度的抗應力金屬互連。參考圖1，示出了可與本發明實施例配合使用的裸的或者未封裝的電子晶片10的頂部俯視圖。如圖示，裸電子晶片10包括襯底12(例如，矽片)以及其上的多個裸芯焊盤 14。裸芯焊盤14可通過多種技術在襯底12上布置。例如，金屬化過程或者類似的過程可被實施以在襯底12上沉積裸芯焊盤14。備選的技術例如蝕刻或者光刻法也可被實施。裸芯焊盤14可具有例如包括多種材料例如鋁、銅、金、銀、以及鎳或者其組合的成分。如圖1 中所示，裸芯焊盤14被設置在襯底12上使得它們相對彼此間隔開。同樣地，每個連續的裸芯焊盤14具有其間的間距16。本發明的實施例可使用具有採用與圖1中所示的方式不同的方式來設置的它們的裸芯焊盤的裸電子晶片。例如，其他的裸電子晶片可具有多周長排的裸芯焊盤，而不是如圖1所示的單排的裸芯焊盤14。此外，具有位於襯底任何區域上的成陣列的裸芯焊盤或者一般在襯底中心區域上設置的一排或者多排的裸芯焊盤的半導體裝置可被使用。進一步的實施例可具有沿著襯底周長的少於全部四個邊設置的裸芯焊盤。又進一步，電子晶片的實施例可包括被設置成使得裸芯焊盤之間的間隔變化的裸芯焊盤。現參考圖2，晶片封裝20(如，集成電路(ic)封裝)的側視圖結合裸電子晶片10 被示出。在製造晶片封裝20中，自立式介電層，例如聚醯亞胺柔性層或者電路板22，被施加在裸電子晶片10的頂表面(通過施加在其之間的粘合層23)，且裸電子晶片10以面向下的朝向使用晶片附連機構(未示出)或者某些類似的程序被附連於粘合層23。聚醯亞胺柔性層22採用能在裸電子晶片10上布置的預成型層壓板或膜的形式。例如，聚醯亞胺柔性層22能由Kapton 、Ultem 、聚四氟乙烯(ptfe)、或者另外的聚合物膜，比如液晶聚合物(lcp)形成。根據一個示例性的實施例，粘合層23由環氧基介電材料、環氧樹脂、光酸生成劑(photoacid generator)、抗氧化劑、以及對應光酸生成劑的冷催化劑組成，以提供促進產品可靠性和屈服點的粘合劑。例如，粘合層形成為具有提供聚醯亞胺柔性層22與電子晶片10之間足夠接合性的厚度，例如在12至25微米範圍中的厚度。在通過粘合層23向裸電子晶片10施加聚醯亞胺柔性層22時，在層壓層中形成多個導孔24。導孔m通過雷射燒蝕或者雷射鑽孔過程形成並且在對應位於襯底12上的裸芯焊盤14的位置處形成。在聚醯亞胺柔性層22中的導孔m的雷射鑽孔因此用於暴露出裸芯焊盤14。當導孔m形成時，金屬層/材料沈通過例如濺射過程、電鍍過程、或者這兩者的結合的過程被施加到聚醯亞胺柔性層22上。所沉積的金屬層/材料沈然後形成為金屬互連觀。在一個示例性的技術中，金屬層/材料沈被圖案化以及蝕刻使得金屬互連觀被形成，其從聚醯亞胺柔性層22的頂表面30向下穿過導孔m延伸。金屬互連28因此形成與裸芯焊盤14的電連接。以這種方式，聚醯亞胺柔性層22形成重新分配層，其用於將裸芯焊盤14的設置重新分配成在電子晶片封裝20的表面上分配的互連的區域陣列，裸芯焊盤14 可圍繞每個裸電子晶片10的外圍來設置。如圖3中所示，根據本發明的一個實施例，一個或者多個額外的聚醯亞胺柔性層 32在晶片封裝20的構造期間通過關聯的粘合層23被施加在聚醯亞胺柔性層22上。類似上面提出的步驟，多個導孔M通過例如雷射燒蝕或者雷射鑽孔過程在額外的聚醯亞胺柔性層32中形成。在每個額外的聚醯亞胺柔性層32中的導孔M在對應附連於下面緊挨位置的聚醯亞胺柔性層(即，聚醯亞胺柔性層22)的金屬互連觀的位置處形成，使得允許金屬互連觀的進一步重新分配。又如上面提到的，金屬互連然後又通過沉積(例如，濺射或者電鍍)過程以及隨後的圖案化與蝕刻過程在額外的聚醯亞胺柔性層32上形成，使得金屬互連觀變形以向下穿過導孔M延伸並且直至與在下面緊挨位置的聚醯亞胺柔性層22、32 上的金屬互連觀電接觸。現參考圖4和圖5，示出了根據本發明的實施例的晶片封裝20的一部分的細節視圖。對於在圖4和圖5中所示出以及描述的晶片封裝20的每個實施例，金屬互連觀的厚度取決於在襯底12和聚醯亞胺柔性層22之間所施加的粘合層23的厚度。即是，可以認識到在導孔M中形成的金屬互連觀與粘合材料形成層23之間存在高熱膨脹係數(CTE)錯配。此高CTE錯配能引發金屬互連觀上的應力，最終引起金屬疲勞以及裂紋並且導致金屬互連的損耗/失效。因此，與較薄的金屬互連相比較，提供具有增加厚度的、填充導孔M較大百分比容積(或者完全填充導孔)以提供增強的對金屬疲勞以及裂紋的抵抗力的金屬互連觀是所希望的。參考圖4，根據本發明的一個實施例提出一種晶片封裝20，其包括形成為具有25 微米的厚度tp的聚醯亞胺柔性層22，使得它被構造成自立式膜，電子晶片10能被粘附在其上。位於電子晶片10與聚醯亞胺柔性層22之間的粘合層23具有大約14微米的厚度ta， 以提供在聚醯亞胺柔性層22與電子晶片10之間足夠的接合性。相應地，通過聚醯亞胺柔性層22以及粘合層23形成的導孔M具有大約39微米的高度hp金屬互連28通過金屬層/材料的施加(例如通過電鍍過程以及隨後的圖案化以及蝕刻)在聚醯亞胺柔性層22上以及導孔M中形成。金屬互連觀形成為包括聚醯亞胺柔性層22的頂表面30上形成的蓋焊盤31、與裸芯焊盤14形成電連接的基底部分34、以及從基底34沿著導孔M的周長向上延伸且到聚醯亞胺柔性層22的頂表面30上的側壁36。 根據圖4的實施例，金屬互連觀的基底34以及側壁36形成為具有在14微米範圍中的厚度t1;以提供抵抗可基於來自形成金屬互連觀的金屬與形成聚醯亞胺柔性層22以及粘合層23的周圍材料之間CTE錯配的給予金屬互連的應力而發生的金屬疲勞以及裂紋的金屬互連觀。即是，對於形成為具有大約39微米的高度Ii1的導孔M，其中粘合層23的厚度ta 是14微米，具有基底34以及側壁36的金屬互連觀具有14微米的厚度、提供了具有增強的可靠性且對由熱循環產生的失效具有增加的抵抗的金屬互連。針對圖4，可以認識到，粘合層23可在襯底12以及聚醯亞胺柔性層22之間被設置且具有的厚度ta大於或者少於14微米。通常，可以認識到，金屬互連觀的基底34以及側壁36的厚度、應該等於或者大於粘合層23的厚度ta。因此，例如對於具有16微米的厚度ta的粘合層23，根據本發明的一個實施例，將提供具有基底34以及側壁36且具有至少16微米的厚度^的金屬互連觀。提供具有基底34以及側壁36且厚度^等於或者大於粘合層23的厚度ta的金屬互連觀，則提供了可靠的、抗應力金屬互連觀。現參考圖5，根據本發明的另一實施例提出了一種晶片封裝20，其包括具有25微米的厚度tp的聚醯亞胺柔性層22，使得它被構造成自立式膜，電子晶片10能被粘附在其上。位於電子晶片10與聚醯亞胺柔性層22之間的粘合層23具有大約14微米的厚度ta， 以提供聚醯亞胺柔性層22與電子晶片10之間足夠的接合性。相應地，通過聚醯亞胺柔性層22以及粘合層23形成的導孔M具有大約39微米的高度hp根據圖5的實施例，提出了具有在聚醯亞胺柔性層22頂表面30上形成的蓋焊盤 31的金屬互連觀，其採用填充(或者基本填充)導孔M的柱互連38形式沿著「基底部分」 以及「偵彳壁」形成。多種「固態導孔鍍層」金屬化技術可被實施以形成柱互連38，例如通過實施導孔金屬的選擇性的圖案起鍍(pattern plate-up)、或者通過區別蝕刻以及鍍速率機制實施交替鍍以及蝕刻金屬的脈衝鍍，來在導孔M中形成固態金屬。因此，柱互連38能被描述為具有「基底部分」以及「側壁」的金屬互連觀，其具有足夠大的厚度以便基本或者完全填充導孔24，因而形成柱互連。因為柱互連38填充導孔24，它具有的「厚度」大於粘合層23的厚度ta，且因此提供具有增強的可靠性且對由熱循環產生的失效具有增加的抵抗性的金屬互連。對於在圖4和圖5中提出的每個實施例，可以認識到，導孔M的直徑Cl1以及縱橫比(高度與直徑的比率)可在電鍍過程期間影響金屬互連觀的形成。對於高密度互連晶片封裝，其中在裸芯焊盤14之間的間距16(圖1)被降低，可以認識到，每個導孔M的直徑 Cl1也被降低以允許對應裸芯焊盤14的導孔形成以及其間的最小化的間距。然而，當導孔M 的直徑Cl1能被降低以提供與電子晶片10的裸芯焊盤14的電連接時，或因為在高頻層間的阻抗要求，或由於圖案重疊對準所需要的尺寸剛性，存在關於聚醯亞胺柔性層22的厚度tp 降低的限制(例如，最小聚醯亞胺柔性層厚度為25微米)。因此，每個導孔M的直徑Cl1的降低導致具有增加的縱橫比(即，高度與直徑的比率)的導孔。導孔M降低的直徑Cl1以及增加的高度與直徑的縱橫比使得在電鍍期間使用金屬填充導孔M更困難，因而引起在金屬互連觀的一些部分的厚度不一致。更具體地，導孔M 降低的直徑Cl1以及增加的高度與直徑的縱橫比能導致蓋焊盤31的厚度t。大於基底34以及側壁36的厚度、。例如，如圖4中所示，對於形成為具有25微米的底部直徑Cl1以及39 微米的高度的導孔對，蓋焊盤31的厚度t。可以是8微米，然而基於在電鍍期間用金屬填充導孔M的內在困難性，基底34以及側壁36的厚度、可以是大約5. 5微米。現參考圖6A和圖6B，且繼續參考圖4和圖5，示出了金屬互連可靠性與基底34以及側壁36的厚度、之間的關係，其中導孔串失效百分比軸40相對基底/側壁厚度軸42來圖示。如示例，在圖6A中示出了對於多個導孔尺寸的8微米頂表面金屬互連鍍層(S卩，金屬互連的蓋焊盤31的厚度)的導孔串失效百分比，多個導孔尺寸其中包括直徑25微米的導孔，直徑35微米的導孔，以及直徑45微米的導孔，其中圖示了對於750次循環、1000次循環、以及1250次循環的熱循環的導孔串失效百分比。如圖6A中所示，由8微米頂表面鍍層形成的基底/側壁34、36的實際厚度基於導孔直徑而變化在25微米導孔中的基底/側壁厚度為大約5. 6微米，在35微米導孔中的基底/側壁厚度為大約6. 8微米，以及在45微米導孔中的基底/側壁厚度為大約7. 7微米。
參考圖6B，示出了對於多個導孔尺寸的8微米的頂表面金屬互連鍍層對於750次循環的熱循環的導孔串失效百分比，多個導孔尺寸其中包括直徑25微米的導孔，直徑35 微米的導孔，以及直徑45微米的導孔，對於750次循環的熱循環。此外，示出了對於直徑25 微米的導孔的4微米的頂表面金屬互連鍍層的、對於750次循環的熱循環的導孔串失效百分比。如圖6B中所示，由8微米鍍層形成的基底/側壁34、36的實際厚度、基於導孔直徑而變化在25微米導孔中的基底/側壁厚度為大約5. 6微米，在35微米導孔中的基底/ 側壁厚度為大約6. 8微米，以及在45微米導孔中的基底/側壁厚度為大約7. 7微米。對於在25微米導孔中的4微米鍍層，基底/側壁厚度是大約2. 9微米。基於圖6A以及圖6B，可以看到，導孔串失效百分比(S卩，金屬互連可靠性)是金屬互連的基底/側壁34/36的厚度、的函數，並且與金屬互連鍍層的厚度(即，蓋焊盤31的厚度t。)以及導孔直徑無關。即是，金屬互連觀的蓋焊盤31的厚度t。和導孔M的直徑Cl1 不影響金屬互連可靠性。相反地，導孔M內的金屬互連基底以及側壁34、36的厚度、(其期望值基於粘合層23的厚度ta而確定)確定了金屬互連觀的可靠性以及對由熱循環引起的失效的抵抗性。因此，可以認識到，在形成金屬互連觀的過程中，當把金屬材料電鍍到聚醯亞胺柔性層22上以及導孔M中時，要考慮基底34以及側壁36的厚度、。因為在熱循環期間的金屬互連觀的可靠性取決於在導孔M內存在的金屬總體積(即，基底34以及側壁36 的厚度、)，要考慮相對粘合層23的厚度ta的基底34以及側壁36的厚度^，而不是在聚醯亞胺柔性層22的頂表面30上形成的蓋焊盤31的厚度t。。相應地，在電鍍期間，金屬材料26的量被充分施加以形成具有所希望厚度^ (例如，等於或者大於粘合層23的厚度ta 的厚度、)，或者整個地填充導孔M (即，柱互連38)的金屬互連觀的基底34以及側壁36， 並且可以認識到，蓋焊盤31的厚度t。可大於基底34以及側壁36的厚度。因此，根據本發明的一個實施例，晶片封裝包括具有在其頂表面形成的多個裸芯焊盤的電子晶片以及位於電子晶片上的聚醯亞胺柔性層，且聚醯亞胺柔性層具有在其中形成的多個導孔使得多個導孔的每一個對應相應裸芯焊盤。該晶片封裝還包括沉積在電子晶片和聚醯亞胺柔性層之間的粘合層以及在聚醯亞胺柔性層上形成的多個金屬互連，且多個金屬互連的每一個進一步包括覆蓋聚醯亞胺柔性層的頂表面的一部分的蓋焊盤、從蓋焊盤延伸下去且沿著導孔周長穿過導孔的側壁、以及與側壁連接並且與相應裸芯焊盤形成電連接的基底，其中基底以及側壁的每個的厚度等於或者大於粘合層的厚度。根據本發明的另一實施例，形成晶片封裝的方法包括步驟提供其上具有集成電路(IC)以及在其頂表面上形成的多個裸芯焊盤的矽片，在矽片的頂表面施加粘合層，通過粘合層將矽片粘附至自立式聚醯亞胺柔性層，並且形成穿過自立式聚醯亞胺柔性層以及粘合層的多個導孔，且多個導孔的每一個延伸至多個裸芯焊盤的相應一個。該方法還包括在自立式聚醯亞胺柔性層上形成多個金屬互連的步驟使得多個金屬互連的每一個通過相應導孔延伸以電連接相應裸芯焊盤，其中形成多個金屬互連進一步包括基於粘合層的厚度確定所希望的金屬互連厚度，在自立式聚醯亞胺柔性層上以及在具有所希望的金屬互連厚度的多個導孔內沉積金屬材料，以及圖案化且蝕刻該金屬材料以形成具有所希望厚度的多個金屬互連。根據本發明的又另一實施例，晶片封裝包括具有在其頂表面上形成的多個裸芯焊盤的矽片、沉積在矽片上的粘合層、以及粘附在粘合層的以及具有通過其中形成的多個導孔(每一個通過粘合層延伸至多個裸芯焊盤的相應一個)的自立式介電層。該晶片封裝還包括在自立式聚醯亞胺柔性膜上形成的多個金屬互連使得多個金屬互連的每一個通過相應導孔延伸以形成與相應裸芯焊盤的電連接。多個金屬互連的每一個進一步包括覆蓋自立式聚醯亞胺柔性膜的頂表面的一部分的蓋焊盤、與相應的裸芯焊盤形成電連接的基底、以及沿著導孔的周長在蓋焊盤和基底之間延伸的側壁，且基底以及側壁的每個被構造以具有等於或者大於粘合層厚度的厚度。儘管本發明已連同僅有限數量的實施例詳細地被描述，應該容易理解的是本發明不僅限於這樣的公開實施例。相反地，本發明能修改成結合之前未描述的但與本發明的精神以及範圍相稱的任意數量的變化、變更、替換或者等同設置。此外，儘管本發明的各個實施例已經被描述，應該理解的是本發明的方面可僅包括所描述實施例的某些實施例。相應地，本發明不被認為是由之前的描述所限制，而由附上的權利要求的範圍所限制。部件列表
權利要求
1.一種晶片封裝00)包括具有在其頂表面上形成的多個裸芯焊盤的電子晶片(10)；位於電子晶片(10)上的聚醯亞胺柔性層(22)，所述聚醯亞胺柔性層0 具有在其中形成的多個導孔04)使得所述多個導孔04)的每一個對應相應裸芯焊盤(14)；沉積在電子晶片(10)和聚醯亞胺柔性層0 之間的粘合層；以及在聚醯亞胺柔性層0 上形成的多個金屬互連( )，所述多個金屬互連08)的每一個包括覆蓋聚醯亞胺柔性層0 的頂表面(30)的一部分的蓋焊盤(31)；從蓋焊盤(31)向下延伸且沿著導孔周長穿過導孔04)的側壁(36)；以及與側壁(36)連接並且與相應裸芯焊盤(14)形成電連接的基底(34)；其中所述基底以及側壁的每個的厚度等於或者大於所述粘合層的厚度。
2.如權利要求1所述的晶片封裝(20)，其中所述基底(34)以及側壁(36)的每一個的厚度是這樣以使相應導孔04)的容積由所述金屬互連08)填充。
3.如權利要求2所述的晶片封裝(20)，其中所述金屬互連08)包括柱互連(38)。
4.如權利要求1所述的晶片封裝(20)，其中所述聚醯亞胺柔性層02)包括被配置於支撐所述電子晶片(10)的自立式膜。
5.如權利要求1所述的晶片封裝(20)，其中所述粘合層03)的成分包括環氧基介電材料、環氧樹脂、光酸生成劑、抗氧化劑、以及對應光酸生成劑的冷催化劑。
6.如權利要求1所述的晶片封裝(20)，其中所述粘合層03)的厚度在12至25微米的範圍中。
7.如權利要求1所述的晶片封裝(20)，其中所述多個導孔04)的每個的直徑少於45 微米。
8.如權利要求7所述的晶片封裝(20)，其中所述蓋焊盤(31)的厚度大於所述基底 (34)以及側壁(36)的厚度。
9.如權利要求1所述的晶片封裝(20)，其中所述多個金屬互連08)通過電鍍過程在聚醯亞胺柔性層0 上形成。
10.如權利要求1所述的晶片封裝(20)，其中所述電子晶片(10)通過所述粘合層03) 以面向下的朝向被粘附於聚醯亞胺柔性層02)。
全文摘要
本發明名稱為用於柔性電路的抗應力微導孔結構。一種晶片封裝(20)被公開，其包括具有在其頂表面形成的多個裸芯焊盤(14)的電子晶片(10)，以及通過粘合層(23)位於其上的聚醯亞胺柔性層(22)，多個導孔(24)對應裸芯焊盤(14)穿過聚醯亞胺柔性層(22)以及粘合層(23)形成。多個金屬互連(28)在聚醯亞胺柔性層(22)上形成，每一個具有覆蓋聚醯亞胺柔性層(22)的頂表面(30)的一部分的蓋焊盤(31)、從蓋焊盤(31)延伸下去且沿著導孔周長穿過導孔(24)的側壁(36)、以及與側壁(36)連接並且與相應裸芯焊盤(14)形成電連接的基底(34)。基底(34)以及側壁(36)的每個形成為具有等於或者大於粘合層(23)的厚度的厚度。
文檔編號H01L21/60GK102194776SQ201110059659
公開日2011年9月21日 申請日期2011年3月2日 優先權日2010年3月2日
發明者P·A·麥康奈爾, R·J·賽亞, T·B·戈爾奇卡 申請人:通用電氣公司