用於半導體封裝的導線架的製作方法
2023-10-04 17:37:39
專利名稱：用於半導體封裝的導線架的製作方法
技術領域：
本發明涉及用於半導體封裝的導線架，特別涉及用於高頻元件的半導體 集成電路及其封裝導線架。
背景技術：
將半導體晶片封入絕緣材質封裝體中，以保護其不受惡劣環境的侵襲， 並通過一金屬材質的導線架，使上述半導體晶片與一印刷電路板達成電性連
接。傳統導線架式的半導體集成電路具有位於中央的一晶片墊，用以承載 上述半導體晶片；位於封裝體內周邊部位的多個引腳；多條焊線，用以電性 連接上述半導體晶片與上述引腳；以及一封裝絕緣體例如為環氧樹脂 (EPOXY)，用以將上述元件封入封裝體結構內。
在大部分的半導體封裝體架構中，上述引腳的一部分位於封裝體的內部 (例如完全為封裝膠體所圍繞)，稱為內引腳(innerLead)，上述引腳的另一部分 則通常由封裝體的本體向外伸展，稱為外引腳(outer Lead),用以將半導體芯 片連接至印刷電路板。
在電子工業中的需求之一，是不斷地促使半導體晶片的發展朝向提升處 理速度、與提高內含元件的積集度。為了適應半導體晶片的上述發展，半導 體集成電路的引腳數量必須大幅度地增加。並且為了避免因為引腳數量的增 加而造成半導體集成電路體積變大的問題，常見的作法之一是縮減各引腳間 的間隙，以期能增加引腳數量卻不使體積變大。然而，引腳間的間隙的縮減 會增加引腳間的電容值，並增加自感與互感的程度。此電感會增加信號的反 射而對傳輸的信號質量造成不良影響，即是造成阻抗不匹配(impedancemismatch)的5見象。
特別是應用於高頻環境的半導體晶片中，半導體封裝的質量對整體電路 性能的表現有著顯著的影響，其中晶片與印刷電路板之間的內聯機(包含引腳、 焊線等等)的電感是造成性能下降主要的因素之一。因此，當上述電路的操作 頻率增加時，即產生使用阻抗不匹配程度較低的半導體集成電路的需求。
如圖2A至圖2B所示，傳統上為了製造上的便利與降低製造成本，導線 架中引腳的延伸路徑或引腳的分布，實質上為對稱，但遵循此一方式會對阻 抗匹配造成不良影響。
發明內容
有鑑於現有技術中存在的問題，本發明的目的之一是提供一種用於半導 體封裝的導線架，對於阻抗匹配的設計方面提供可彈性調整的空間，而能夠 改善使用所述導線架所製造的電子產品的性能。
本發明提供一種半導體集成電路及其封裝導線架。該導線架包含 一晶片 墊； 一邊框，圍繞所述晶片墊； 一聯結杆，連接所述晶片墊與邊框；以及多個 引腳，從所述邊框向晶片墊延伸；其中所述多個引腳包含一第一引腳以及與所 述第一引腳相鄰的一第二引腳，對於具有一預定頻率的一電子信號，所述第一 引腳以及所述第二引腳的一差動阻抗值達到一預定差動阻抗值範圍。
本發明的另一目的在於提供一種半導體集成電路，對於阻抗匹配的設計 方面提供可彈性調整的空間，而能夠改善所述半導體集成電路產品的性能。
通過本發明，採用非對稱的引腳延伸路徑或引腳分布，對所製造的產品 提供有效的阻抗匹配。
圖IA至圖1E為一系列的俯視圖，顯示本發明較佳實施例的用於半導體 封裝的導線架；圖2A、圖2B為一俯視圖及-圖3A、圖3B為一俯視圖及-圖4A、圖4B為一俯視圖及-附圖標號
10:晶片墊 22:聯結杆 24:聯結杆 50:中央線
141a: 141c: 141e: 142c:
143: 145: 241:
245:
1146: 1149: 2021:
2023:
2100:
引腳 引腳 引腳 引腳
引 引
引腳 引腳 引腳 聯結杆 聯結杆 半導體晶片
-局部放大圖，顯示傳統對稱的導線架； -局部放大圖，顯示本發明的第一實驗組;
-局部放大圖，顯示本發明的第二實驗組(
21:聯結杆 23:聯結杆 30:邊框
141b:引腳 141d:引腳 142:引腳 142d:引腳 144:引腳 146:引腳
242:引腳
1145:引腳 1148:引腳 2010:晶片墊 2022:聯結杆 2024:聯結杆 2200:焊線
具體實施例方式
為讓本發明的上述和其它目的、特徵、和優點能更明顯易懂，下文特舉
出較佳實施例，並配合所附圖式，作詳細說明如下
圖1A至圖1E為一系列的俯視圖，顯示本發明較佳實施例的用於半導體封裝的導線架。請參考圖1A至圖1E，本發明的導線架具有一晶片墊10、 一 邊框(side rail)30、聯結杆(tie bar)21 24、與多個引腳141 146、 241、 242、 245、 341。邊框30圍繞晶片墊10，聯結杆21 24連接晶片墊10與邊框30， 上述引腳從邊框30延伸向晶片墊10，到達鄰近晶片墊10之處。在某些情況 中，邊框30會在後續半導體封裝工藝的裁切或分離步驟中移除。
通過本發明可對一電子元件的阻抗作變化，例如可通過下列手段控制阻 抗值改變引腳長度、改變引腳間的間距(pitch)、改變引腳間的間隙(spacing)、 及/或改變引腳的寬度。因此為了個別地調整引腳的阻抗，本發明提供非對稱 的導線架結構。
在圖1A至圖1E中，每個引腳具有相對於一預定的中心線而位於所述中 心線相反側的對應引腳。在本實施例中， 一例示的中心線50繪示於圖1A至 1E。例如在圖1A至圖至1E中，引腳241分別對應於各圖所示的引腳141a 141e，而引腳245則對應於引腳145。在本實施例中，本發明的導線架具有一 對彼此對應的引腳，其包含一引腳及其對應引腳，但是二者彼此不對稱。具 體而言，上述不對稱的設計用於阻抗匹配。例如相對於中心線50，引腳241 的對應引腳分別是引腳141a 141e (分別繪示於圖1A至1E)，且引腳241分 別不對稱於其對應引腳141a 141e。圖1A至1E分別例示用於非對稱的導線 架結構的各種非對稱的弓I腳形式。
在某些情況中， 一特定引腳的對應引腳會因所選擇的中心線(例如本實施 例的中心線50)的不同而有所改變。例如在圖1A中，相對於中心線50，弓(腳 141a與引腳241對應；而相對於另一穿越引腳143與144之間的間隙的中心 線(未繪示)，引腳141a則與引腳146對應；另外，相對於穿越聯結杆21且與 其對準的中心線(未繪示)，引腳141a則與引腳341對應。在本實施例後續的 討論中，以中心線50作為例示的中心線。
請參考圖1A至1E，相對於中心線50，引腳141a 141e分別與引腳241 在引腳外觀或其延伸路徑方面，呈現不對稱的狀態。 一對相對於一中心線為對應、但不對稱的引腳，是指其具有互異的形狀、尺寸、或個別與導線架其 它部件的對應關係。
在圖1A中，引腳141a與241具有不同的長度，故為一對不對稱的對應 引腳。因此，比較對應的引腳141a與241， 二者在長度上的不同會使其具有 不同的電阻值，故可通過引腳長度的調整來達成所需要的阻抗匹配。
在圖1B中，引腳141b與241具有相同的寬度，然而引腳141b與其相鄰 引腳例如引腳142的間隙Sl，大於引腳241與其相鄰引腳例如引腳242的間 隙S2。另夕卜，弓l腳141b與其相鄰引腳例如引腳142的間距Pl，大於引腳241 與其相鄰引腳例如引腳242的間距P2。因此，引腳141b與241為一對不對稱 的對應引腳。故比較對應的引腳141b與241，引腳間隙的變化會使引腳間的 電感/電容值發生變化，而可通過引腳間隙的調整來達成所需要的阻抗匹配。
在圖1C中，弓|腳141c與引腳142c的寬度分別與對應的引腳241與242 的寬度不同。另外，弓l腳141c與其相鄰引腳例如引腳142c的間隙Sl，小於 引腳241與其相鄰引腳例如引腳242的間隙S2。因此，引腳141c與241為一 對不對稱的對應引腳，引腳142c與242也為一對不對稱的對應引腳。故比較 對應的引腳141c與241、或是對應的引腳142c與242，引腳寬度的變化會使 對應的二個引腳具有不同的電阻值，而可通過引腳寬度的調整來達成所需要 的阻抗匹配。
在圖1D中，引腳141d與其相鄰引腳例如引腳142d的間距P1，大於引 腳241與其相鄰引腳例如引腳242的間距P2。因此，弓,141d與241為一對 不對稱的對應引腳。故比較對應的引腳141d與241，引腳間距的變化會使引 腳間的電感/電容值發生變化，而可通過引腳間距的調整來達成所需要的阻抗 匹配。
在圖1E中，引腳141e與其相鄰引腳例如引腳142的間距P1，小於引腳 241與其相鄰引腳例如引腳242的間距P2。因此，引腳141e與241為一對不 對稱的對應引腳。故比較對應的引腳141e與241，引腳間距的變化會使引腳間的電感/電容值發生變化，而可通過引腳間距的調整來達成所需要的阻抗匹配。 接下來， 一傳統的對稱導線架繪示於圖2A、圖2B中，作為對照組；而
二組本發明的實施例則分別繪示於圖3A、圖3B與圖4A、圖4B中，用以表 示本發明的功效。
圖2A顯示一傳統的半導體集成電路，其包含一傳統的對稱導線架、 一半 導體晶片2100、多條焊線2200、與一封裝絕緣體(未繪示)，其中半導體晶片 2100包含多個導電墊片(dectrode pad,未繪示)黏著於上述導線架的晶片墊 2010上，焊線2200電性連接所述導電墊片與上述導線架的引腳，半導體晶片 2100、上述導線架、與焊線2200則封入上述封裝絕緣體中。上述導線架包含 一晶片墊2010、四個聯結杆2021 2024、與多個引腳，其中聯結杆2021 2024 用以支撐晶片墊2010。上述導線架的邊框則己在半導體封裝工藝的裁切或分 離步驟中移除。上述導線架的引腳的延伸路徑與外觀等各方面呈現實質上對 稱的狀態。
圖2B顯示圖2A中例示的引腳1145、 1146、 1148、與1149的放大圖。 例如傳輸頻率約750MHz的電子信號的情況下，在引腳1145、 1146間所構成 的差動阻抗(differential impedance)值約為68歐姆；相同地，在引腳1148、 1149 間所構成的差動阻抗值約為68歐姆；另外引腳1145、 1146、 1148、與1149 的單端阻抗(single-endedimpedance)約為50歐姆。然而在某些情況中，某些引 腳對的差動阻抗需要80 120歐姆、較佳為100歐姆；或是某些引腳的單端 阻抗需要40 60歐姆、較佳為50歐姆。因此，使用上述傳統的導線架無法 符合所需要的阻抗值。
圖3A顯示本發明另一實施例的半導體集成電路的俯視圖，將其與繪示於 圖2A的半導體集成電路比較，引腳1145、 1146、 1148、與1149的長度減少 了D。在本實施例中，D值約為60mi1.。
圖3B顯示圖3A中已縮短的引腳1145、 1146、 1148、與1149的放大圖。 例如傳輸頻率約750MHz的電子信號的情況下，在引腳1145、 1146間所構成的差動阻抗(differential impedance)值約為84歐姆，而符合上述阻抗值的需求； 相同地，在引腳1148、 1149所構成的差動阻抗值約為84歐姆，也符合上述 阻抗值的需求；另外引腳1145、 1146、 1148、與1149的單端阻抗約為58歐 姆。此一實施例的半導體集成電路受惠於其使用本發明的導線架結構，其可 達成某些既定的引腳對於阻抗值的需求，而滿足阻抗匹配所需的阻抗值。
圖4A顯示本發明另一實施例的半導體集成電路的俯視圖，將其與繪示於 圖2A的半導體集成電路比較，將引腳1145與1146之間的間隙、以及引月卻 1148與1149之間的間隙加寬。
圖4B顯示圖4A中的引腳1145、 1146、 1148、與1149的放大圖。例如 傳輸頻率約750MHz的電子信號的情況下，在引腳1145、 1146間所構成的差 動阻抗(differentialimpedance)值約為108歐姆，而符合上述阻抗值的需求；相 同地，在引腳U48、 1149間所構成的差動阻抗值約為108歐姆，亦符合上述 阻抗值的需求；另外引腳1145、 1146、 1148、與1149的單端阻抗約為62歐 姆。本實施例的半導體集成電路受惠於其使用本發明的導線架結構，其可達 成某些既定的引腳對於阻抗值的需求，滿足阻抗匹配所需的阻抗值。
綜上所述，本發明通過發展出非對稱的引腳延伸路徑或引腳分布，而能 對所製造的產品提供有效的阻抗匹配。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何 本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內， 當可作些許的更動與潤飾，因此本發明的保護範圍當視後附的申請專利範圍 所界定者為準。
權利要求
1. 一種用於半導體封裝的導線架，其特徵在於，所述導線架包含一晶片墊；一邊框，圍繞所述晶片墊；一聯結杆，連接所述晶片墊與邊框；以及多個引腳，從所述邊框向晶片墊延伸；其中所述多個引腳包含一第一引腳以及與所述第一引腳相鄰的一第二引腳，對於具有一預定頻率的一電子信號，所述第一引腳以及所述第二引腳的一差動阻抗值達到一預定差動阻抗值範圍。
2. 如權利要求1所述的用於半導體封裝的導線架，其特徵在於，所述預定 頻率大致為750MHz。
3. 如權利要求1所述的用於半導體封裝的導線架，其特徵在於，所述預 定差動阻抗值範圍在80歐姆至120歐姆之間。
4. 如權利要求1所述的用於半導體封裝的導線架，其特徵在於，所述多 個引腳包含一第三引腳，所述第三引腳與所述第一引腳關於一穿過所述晶片 墊的中心線對應；以及所述第一引腳與所述第三引腳關於所述中心線對稱。
5. 如權利要求1所述的用於半導體封裝的導線架，其特徵在於，所述第 一引腳與所述第三引腳包含實質上不同的引腳長度。
6. 如權利要求1所述的用於半導體封裝的導線架，其特徵在於，所述第 一引腳與所述第三引腳包含實質上不同的引腳寬度。
7. 如權利要求1所述的用於半導體封裝的導線架，其特徵在於，所述第 一引腳與所述第三引腳包含不對稱的延伸路徑。
8.如權利要求1所述的用於半導體封裝的導線架，其特徵在於，所述多 個引腳包含相鄰於所述第二引腳的一第三引腳，所述第一引腳以及所述第二 引腳之間之間隙與所述第二引腳以及所述第三引腳之間之間隙實質上不同。
全文摘要
本發明提供一種用於半導體封裝的導線架。該導線架包含一晶片墊；一邊框，圍繞所述晶片墊；一聯結杆，連接所述晶片墊與邊框；以及多個引腳，從所述邊框向晶片墊延伸；其中所述多個引腳包含一第一引腳以及與所述第一引腳相鄰的一第二引腳，對於具有一預定頻率的一電子信號，所述第一引腳以及所述第二引腳的一差動阻抗值達到一預定差動阻抗值範圍。
文檔編號H01L23/50GK101546744SQ200910137099
公開日2009年9月30日 申請日期2006年10月31日 優先權日2005年10月31日
發明者道 鄭 申請人:聯發科技股份有限公司