半導體襯底的製造方法
2023-10-07 11:00:44 1
專利名稱：半導體襯底的製造方法
技術領域：
本發明涉及在由低熔點物質所構成的襯底上具有矽薄膜的半導體襯底 的製造方法。
背景技術：
將矽薄膜，特別是將單結晶矽薄膜形成(轉印)在其他材料的襯底上的技 術，己知有所謂的「貼合技術」。例如，若將矽薄膜形成在低熔點的有機物
薄膜(薄片)上，由於是可以應用於曲面的「柔性裝置(flexibledevice)」的應用， 所以是近年來受到重視的技術。其它，在低熔點物質(例如低熔點玻璃等)的 襯底上，將單結晶矽薄膜複合化的技術，與使用石英玻璃等的情況比較，由 於可以降低材料成本，所以也是受到重視的技術。
以往，作為以貼合法來製造半導體襯底的方法，己知有SmartCut法 (SOITEC法)。其中，SmartCut法，是將氫離子注入貼合面側，然後貼合矽 襯底(高密度地發生被稱為「氫氣泡」的「氣泡」)和支持襯底，並施行50(TC 以上的較高溫的熱處理，使「氫氣泡」成長，而利用此「氣泡成長」，將矽 薄膜熱剝離來得到半導體襯底的方法(例如參照專利文獻1、非專利文獻1)。日本特許第3048201號公報[非專利文獻 l]A丄Auberton-Herve et al""SMART CUT TECHNOLOGY:INDUSTERIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS，，(Electrochemical Society Proceedings Volume 99-3(1999) p.93-106).
發明內容
但是，要將單結晶矽薄膜(此單結晶矽薄膜也可以是形成有元件的薄膜)， 複合在由這些低熔點物質所構成的其他襯底上，通常是非常困難的。其理由
是以往的SmartCut法等的手段，矽薄膜的轉印需要高溫處理(50(TC以上)， 而在此溫度區域，低熔點物質會熔解。為了要將矽薄膜轉印在有機材料薄片、 低熔點玻璃等的低熔點物質的支持襯底上，且避免支持襯底的熔解，需要將 伴隨著轉印的處理的最高溫度，降低至25(TC左右。
本發明是鑑於如此的問題而開發出來，其目的在於提供一種製造方法，能 夠以簡單且低成本的手段，製造出柔性裝置(device)用襯底、SOI襯底等的半 導體襯底，在這些襯底的塑膠、低熔點玻璃等的低熔點物質上，具有高品質 的矽薄膜。
本發明為了解決上述問題，提供一種半導體襯底的製造方法，具備 第1步驟，此步驟是以1.5xl0natoms/ci^以上的摻雜量，將氫離子注入矽襯 底的主面側；第2步驟，此步驟是貼合上述矽襯底的主面和低熔點物質的支 持襯底的主面；第3步驟，此步驟是將上述貼合後的襯底，以12(TC以上且 未超過上述支持襯底的熔點的25(TC以下的溫度，進行熱處理；以及第4步 驟，此步驟是將上述熱處理後的貼合襯底，沿著上述矽襯底的氫離子注入界 面，剝離矽結晶膜，而在上述支持襯底的表面上，形成矽薄膜。
上述支持襯底是由無機材料構成的情況，上述第2步驟的貼合，較佳為 對上述矽襯底的主面與上述支持襯底的主面的至少其中一方，通過等離子處 理或臭氧處理來施行表面活性化處理，而加以實行。上述支持襯底，例如是 熔點為50(TC以下的低熔點玻璃。
另外，上述支持襯底是由有機材料構成的情況，上述第2步驟的貼合，
較佳為通過將接著劑塗布在上述矽襯底的主面和上述支持襯底的主面上來
加以實行。上述支持襯底例如是塑膠襯底。以接著劑來進行上述貼合時，較
佳為使用矽油來作為上述接著劑。上述第4步驟，例如是通過對上述矽襯底 端部的氫離子注入區域，賦予機械性衝擊來實行。 [發明效果]
若根據本發明，通過謀求氫離子注入量和熱處理溫度的適當化，則可以 利用25(TC以下的低溫處理，來進行矽薄膜的剝離，所以也可以將高品質的 矽薄膜轉印在低熔點物質的襯底上，與將矽薄膜轉印在石英玻璃上而成的 SOI襯底比較，可以提供便宜的SOI襯底。
而且，由於使用塑膠薄片等的柔性襯底來作為此種低熔點襯底，所以也
可以提供柔性裝置(device)用襯底。
圖1A、圖1B、圖1C和圖1D是用來說明本發明的半導體襯底工藝的實 施例1的圖。
圖2A、圖2B、圖2C和圖2D是用來說明本發明的半導體襯底工藝的實 施例2的圖。
其中，附圖標記說明如下
10矽襯底
11注入損傷層
12離子注入界面
13矽薄膜
20低熔點玻璃襯底
30塑膠襯底
40真空夾盤臺
具體實施例方式
以下，根據實施例，說明有關本發明的實施方式。 [實施例1]
本實施例，作為由低熔點物質所構成的無機材料襯底，採用低熔點玻璃。 在此，所謂的「低熔點物質」是指其熔點大約為50(TC以下的物質。
圖1A、圖1B、圖1C以及圖1D是用來說明本實施例的半導體襯底的制 造方法的製造工藝例的圖。圖1A所示的矽襯底IO是單結晶矽襯底。在此， 單結晶矽襯底10，例如是利用CZ法(切克勞斯基法)育成的一般市面上販賣 的矽襯底，其導電型、電阻率等的電特性、結晶方位、結晶直徑等，可以依 據裝置(device)的設計值、工藝或是要被製造的裝置的表示面積等(提供給本 發明的方法製造出來的半導體襯底)，加以適當地選擇。而且，此單結晶矽襯 底10，也可以是在其表面(貼合面)上預先形成氧化膜的狀態的襯底。
首先，將氫離子注入單結晶矽襯底10的表面(主面)，形成氫離子注入層 (離子注入損傷層)ll。通過此氫離子注入，在單結晶矽襯底IO的表面附近的 規定深度(平均離子注入深度L)，形成「氫離子注入界面」12;在該區域，
形成局部存在的「微小氣泡層」(圖1A)。此氫離子注入界面12，成為之後的
「接合面(貼合面)」。
在本發明中，將氫離子注入量(摻雜量)設定成比以往的方法(SmartCut法) 所採用的值高，而將摻雜量設為1.5xl017atoms/cm2。設成如此的摻雜量的理 由，是為了要以低溫工藝來進行剝離，則要使貼合界面附近(剝離界面)的注 入氫離子濃度變高的緣故。
另外，以往利用SmartCut法來製作半導體襯底時，若氫離子的摻雜量超 過lxlO口atoms/cm2，則之後所得到的SOI層會發生表面龜裂，所以一般是將 摻雜量設為7xl0 toms/cm2左右。
然而，根據本發明人的檢索並研究結果，發現在以往的方法中，以上
述離子注入條件所產生的SOI層表面龜裂的原因，並不是由於氫離子的慘雜 量，而是由於為了得到SOI層而剝離矽薄膜時所採用的比較高溫(例如500 'C)的熱處理工藝。
如上述，利用SmartCut法來製作半導體襯底時，是將氫離子注入矽襯底 的貼合面側，高密度地產生被稱為「氫氣泡」的「氣泡」，並利用由比較高 溫的熱處理所產生的「氫氣泡」的「氣泡成長」，熱剝離矽薄膜。在此，「氣 泡成長」既然是氫原子的擴散現象，以高濃度摻雜條件所形成的極高密度的 「氣泡」，在「成長」的過程中，氫原子的擴散會顯著地產生。而且，如此 的原子擴散現象，可以解釋為產生SOI層的表面龜裂的原因。
因此，若可以在低溫下進行矽薄膜的剝離，則可以大幅地抑制在該剝離 處理工藝中的氫原子的擴散，即使注入高摻雜量的氫離子，應該不會使所得 到的矽膜發生表面龜裂。
本發明人基於此種假設，以各種摻雜量來施行氫離子注入，並調查對於 剝離矽膜的表面龜裂所造成的影響，而只要釆用後述的低溫剝離工藝，至少 到4xlO"atoms/ciT^為止的摻雜量，並沒有看到表面龜裂。
離子注入層11的從單結晶矽襯底10表面算起的深度(平均離子注入深度 L)，是通過離子注入時的加速電壓而被控制，是依據想要剝離多厚的矽膜來
決定，例如將平均離子注入深度L設為0.5pm以下，則將加速電壓設成50 100keV等。另外，在將離子注入Si結晶中的工藝中，通常為了要抑制注 入離子的穿隧效應(chamiding)，而在單結晶矽襯底10的離子注入面，預先 形成氧化膜等的絕緣膜，也可以通過此絕緣膜來施行離子注入。
貼合單結晶矽襯底IO(以如此的方式形成有由氫離子所產生的注入損傷 層11)和低熔點玻璃襯底20(圖1B)。另外，這些襯底的直徑大致相同，為了 之後的裝置形成工藝的方便，在低熔點玻璃襯底20上，也預先設置與設在 單結晶矽襯底10上的定向平面(orientationflat， OF)同樣的0F，最好是使這 些OF彼此互相一致來進行貼合。
此貼合，也可以使用矽油等的接著劑來進行；在本實施例中，是對單結 晶矽襯底10和低熔點玻璃襯底20的各個接合面，以表面潔淨化、表面活性 化等作為目的，施行等離子處理、臭氧處理等，來進行此貼合。進行此表面 處理的目的，是為了要除去表面(接合面)的有機物、或是增加表面上的OH 基來謀求表面活性化等；在單結晶矽襯底10和低熔點玻璃襯底20接合面， 並不需要雙方都施行處理，也可以僅對其中一方的接合面施行處理。
在通過等離子處理來實行此表面處理的情況，將已經預先施行RCA洗 淨等的表面潔淨的單結晶矽襯底及/或低熔點玻璃襯底，放置在真空室內的試 樣臺上，並以成為規定的真空度的方式，將等離子用氣體導入該真空室內。 另外，作為在此所使用的等離子用氣體種類，當作為單結晶矽襯底的表面處 理用時，有氧氣、氫氣、氬氣或是這些氣體的混合氣體，或是氫氣和氦氣的混合氣體等，並可以根據單結晶矽襯底的表面狀態、目的等，而做適當的變 更。
而且，當該表面處理的目的是要氧化單結晶矽表面的情況，是將至少含 有氧氣的氣體，作為等離子用氣體。另外，低熔點玻璃襯底，由於其表面處 於氧化狀態，如此的等離子用氣體種類的選定，並沒有特別的限制。導入等 離子用氣體後，產生100W程度的電力的高頻等離子，而對要被等離子處理 的單結晶矽襯底及/或低熔點玻璃襯底的表面，施行5 10秒左右的處理，然
後結束。
在以臭氧處理來實行表面處理的情況，將已經預先施行RCA洗淨等的 表面潔淨的單結晶矽襯底及/或低熔點玻璃襯底，放置在含氧氣氛的室內的試
樣臺上，並將氮氣或氬氣等的等離子用氣體導入該室內後，產生規定電力的 高頻等離子，並通過該等離子將氣氛中的氧變換成臭氧，而對要被處理的單 結晶矽襯底及/或低熔點玻璃襯底的表面，施行規定時間的處理。
施行如此的表面處理後的單結晶矽襯底10和低熔點玻璃襯底20的表 面，若將其作為接合面來使其密接而貼合，則兩襯底的至少其中一方的表面 (貼合面)，由於通過等離子處理或臭氧處理等，被施行表面處理而活性化， 所以即使是在室溫下密接(貼合)的狀態，也能夠得到充分的接合強度，可耐 住在後工藝中的機械性剝離或機械研磨等。
接著，以12(TC以上25(TC以下(但是，不超過支持襯底的熔點溫度)的比 較低的溫度，加熱貼合狀態的襯底。將此處理溫度的上限設為25(TC的原因 是為了避免支持襯底發生熔解，而將下限設為12(TC，則是因為在12(TC以 下的溫度，無法充分地促進由被注入氫的凝集等所產生的Si-Si鍵結的解離 等，使得氫離子注入界面12的機械強度無法充分地變弱。
接著，利用賦予外部衝擊，將熱處理後的貼合襯底，沿著單結晶矽襯底 10的氫離子注入界面12，剝離Si結晶膜(圖1C)。此熱處理的目的是減弱注 入損傷層ll內的Si原子的化學鍵結，來使機械強度降低。然後，對所得到 的矽薄膜13的表面，進行研磨等，除去損傷，而得到半導體襯底(圖1D)。
在此，為了剝離矽薄膜，從外部賦予衝擊的手段，有許多種，例如有對 單結晶矽襯底端部的氫離子注入區域(氫離子注入界面附近)，賦予機械性衝 擊等。通過120 250'C的上述熱處理，注入損傷層ll內的Si原子的化學鍵 結既然已經減弱，不論是採用任何一種的手段，其衝擊程度可以比以往大幅 地降低，便可充分地滿足衝擊條件。因此，可以避免由於矽薄膜的機械性剝 離而造成損傷。
在本實施例中，作為由低熔點物質所構成的有機材料襯底，是採用比較 薄的塑膠襯底(柔性襯底)。
圖2A、圖2B、圖2C以及圖2D是用來說明本實施例的半導體襯底的制 造方法的工藝例的圖。對圖2A所示的矽襯底IO(單結晶矽襯底)，施行與實 施例1同樣的氫離子注入。
貼合單結晶矽襯底IO(以如此的方式形成有由氫離子所產生的注入損傷
層11)和塑膠襯底30(圖2B)。另外，在本實施例中，此貼合是通過在單結晶 矽襯底和塑膠襯底30的貼合面塗布接著劑來實行。而且，這些襯底的直徑 大致相同，為了之後的裝置形成工藝的方便，在塑膠襯底30上，也預先設 置與設在單結晶矽襯底10上的定向平面(orientation flat, OF)同樣的0F，最 好是使這些OF彼此互相一致來進行貼合。
接著，以12(TC以上25(TC以下(但是，不超過支持襯底的熔點溫度)的比 較低的溫度，加熱貼合狀態的襯底，進而利用賦予外部衝擊，將熱處理後的 貼合襯底，沿著單結晶矽襯底10的氫離子注入界面12，剝離Si結晶膜(圖 2C)。然後，對所得到的矽薄膜13的表面，進行研磨等，除去損傷，而得到 半導體襯底(圖2D)。
另外，圖2C所示的符號40，是真空夾盤臺，是用來防止在剝離時塑膠 襯底30發生彎曲。
若根據本發明，可以將矽薄膜轉印在低熔點的襯底上。其結果，可以提 供一種便宜的SOI襯底、柔性裝置用襯底等。
權利要求
1.一種半導體襯底的製造方法，具備第1步驟，此步驟是以1.5×1017atoms/cm2以上的摻雜量，將氫離子注入矽襯底的主面側；第2步驟，此步驟是貼合上述矽襯底的主面和低熔點物質的支持襯底的主面；第3步驟，此步驟是將上述貼合後的襯底，以120℃以上且未超過上述支持襯底的熔點的250℃以下的溫度，進行熱處理；以及第4步驟，此步驟是將上述熱處理後的貼合襯底，沿著上述矽襯底的氫離子注入界面，剝離矽結晶膜，而在上述支持襯底的表面上，形成矽薄膜。
2. 如權利要求1所述的半導體襯底的製造方法，其中上述支持襯底是 由無機材料所構成；上述第2步驟的貼合，是對上述矽襯底的主面與上述支 持襯底的主面的至少其中一方，通過等離子處理或臭氧處理來施行表面活性 化處理，而加以實行。
3. 如權利要求2所述的半導體襯底的製造方法，其中上述支持襯底是 熔點為50(TC以下的低熔點玻璃襯底。
4. 如權利要求1所述的半導體襯底的製造方法，其中上述支持襯底是 由有機材料所構成；上述第2步驟的貼合，是通過將接著劑塗布在上述矽襯 底的主面和上述支持襯底的主面上來加以實行。
5. 如權利要求4所述的半導體襯底的製造方法，其中上述支持襯底是 塑膠襯底。
6. 如權利要求4所述的半導體襯底的製造方法，其中上述接著劑是矽油。
7. 如權利要求5所述的半導體襯底的製造方法，其中上述接著劑是矽
8. 如權利要求1 7中任一項所述的半導體襯底的製造方法，其中上述 第4步驟，是通過對上述矽襯底端部的氫離子注入區域，賦予機械性衝擊來
全文摘要
本發明提供一種將高品質的矽薄膜轉印在低熔點物質的襯底上而成的半導體襯底。本發明的方法為以1.5×1017atoms/cm2以上的摻雜量，將氫離子注入單結晶矽襯底(10)的表面(主面)，形成氫離子注入層(離子注入損傷層)(11)。通過此氫離子注入，形成氫離子注入界面(12)。貼合此單結晶矽襯底(10)和低熔點玻璃襯底(20)。以120℃以上250℃以下(但是，不超過支持襯底的熔點溫度)的比較低的溫度，加熱貼合狀態的襯底，進而利用賦予外部衝擊，將熱處理後的貼合襯底，沿著單結晶矽襯底(10)的氫離子注入界面(12)，剝離Si結晶膜。然後，對所得到的矽薄膜(13)的表面進行研磨等，除去損傷，而得到半導體襯底。
文檔編號H01L21/02GK101179014SQ200710186310
公開日2008年5月14日 申請日期2007年11月12日 優先權日2006年11月10日
發明者久保田芳宏, 伊藤厚雄, 川合信, 田中好一, 秋山昌次, 飛坂優二 申請人:信越化學工業株式會社