能夠降低預充電功耗的靜態半導體存貯器件的製作方法
2023-10-07 21:00:44 2
專利名稱：能夠降低預充電功耗的靜態半導體存貯器件的製作方法
技術領域：
本發明涉及一種半導體存貯器件，特別是涉及一種靜態隨機存取存貯(SRAM)器件。
通常，在由以行和列排列的觸髮型存貯單元所構成並且多個字線和多個位線被連接到該存貯單元的SRAM器件中，需要在諸如寫操作或讀操作之類的存取操作執行之前執行予充電操作。
在第一現有技術的SRAM器件中，多個字線中的一個被連接到該存貯單元的每一行，並且位線對中的一對被連接到該存貯單元的每一列。這將在後面予以詳述。
但是，在上述第一現有技術的SRAM器件中，因為位線數與該存貯單元的列數相同，所以由每一予充電操作所予充電的位線數就大。其結果是功耗增大。
在第二現有技術的SRAM器件中，兩字線被連接到該存貯單元的每一行上，並且在兩相鄰位線之間插入該存貯單元的每一列。在這種情況中，位線數是該存貯單元的列數加1。其結果，由每一予充電操作所予充電的位線數減少，因而降低了功耗。這在後面將予以詳述。
在該第二現有技術的SRAM器件中，因為位線數不小於該存貯單元的列數，所以限制了功耗的降低。
本發明的目的是進一步降低由於在SRAM器件中予充電操作而引起的功耗。
根據本發明，在一包含有多組存貯單元、多個字線和多對位線對的靜態半導體存貯器件中，提供有多個傳送門電路。每一傳送門電路被連接在一組存貯單元組和一對位線對之間並由一位線處的電壓所控制。也就是，與該存貯單元的列數相同的位線由在一存貯單元組中的存貯單元數所分離。例如，如果存貯單元的一組是由四個存貯單元所構成，則位線數是存貯單元的列數的四分之一。
因此，由每一予充電操作所予充電的位線數被減少，這樣就降低了功耗。
與現有技術相比，從下面參考附圖所作的說明中可對本發明有更為清楚的了解。
圖1示出了一SRAM單元的電路圖；圖2示出了一第一現有技術SRAM器件的電路圖；圖3A和3B示出了圖2的器件的操作的時序圖；圖4示出了一第二現有技術SRAM器件的電路圖；圖5示出了根據本發明的該SRAM器件的第一實施例的一電路圖；圖6是圖5的該SRAM器件的部分詳細電路；圖7A至圖71示出了圖5的該器件操作的時序圖；圖8示出了根據本發明的該SRAM器件的第二實施例的一電路；圖9是圖8的該SRAM器件的部分詳細電路；和圖10A至圖10I示出了圖8的該器件操作的時序圖。
在說明本發明最佳實施例之前，將結合圖1，2，3A，3B和4來說明現有技術的SRAM器件。
圖1示出了一個SRAM單元，一存貯單元Mij；與一字線WLi和兩個互外的位線BLj和BLj相連。該存貯單元Mij包括有連接在結點N1和N2之間構成一觸發器的二個反相器I1和I2，連接在結點N1和位線BLj之間的一傳送門TG1，和連接在結點N2和位線BLj之間的一傳送門TG2。
在圖1中，假定在位線BLj和BLj處的電壓分別為高和低。在這種情況下，通過在位線BLj和BLj處的電壓，當在字線WLi處電壓被置為高以使傳送門TG1和TG2為導通時，則在結點N1和N2處的電壓分別為高和低。因而，數據「0」(高電平)被寫入存貯單元Mij。
另一方面，假定位線BLj和BLj處的電壓為低和高，則位線BLj和BLj分別為低和高。在這種情況下，通過在位線BLj和BLj處的電壓，當字線WLi處的電壓被置為高以使傳送門TG1和TG2導通時，在結點N1和N2處的電壓分別為低和高。這樣數據「1」(低電平)被寫入存貯單元Mij。
另外，在位線BLj和BLj被予充電到一予置電壓之後，當在字線WLi處的電壓被置為高時，在結點N1和N2處的電荷分別流到位線BLj和BLj。其結果，在存貯單元Mij中存貯的數據被讀出到位線BLj和BLj。
此外，當在字線WLi處的電壓為低時，存貯單元Mij的數據被保存在存貯單元Mij中。
在示出第一現有技術的SRAM器件的圖2中，具有圖1所示構成的存貯單元M11，M12，……，M18，M21，M22，……，M28的每一個與字線WL1和WL2以及位線BL1，BL1，BL2，BL2，……，BL8，BL8相連接。例如，存貯單元M11與字線WL1和位線BL1和BL1相連。另外，通過予充電電晶體Q11，Q12，Q21，Q22，……，Q81，Q82該位線BL1，BL1，BL2，BL2，……，BL8，BL8與其電壓為VCC的一予充電線PRE相連。利用一予定電信號φPRE而使予充電電晶體Q11，Q12，Q21，Q22，……，Q81，Q82導通。
另外，在圖2中，行解碼器DEC1接收行地址信號AR1，AR2，……，以選擇字線WL1，WL2，……中的一個，並且列解碼器DEC2接收列地址信號AC1，AC2，……，以產生列選擇信號Y1，Y2，……，中的一個，因而選擇諸如BL1和BL1之類的位線中的一對。應注意的是，例如Y1之類的列選擇信號使列選擇電晶體(未示出)導通，這樣諸如BL1和BL1之類的位線對被連接到數據總線(未示出)。
圖3A和3B示出了圖2器件的操作。也就是，在通過利用如圖3B所示地址ADD1，ADD2，……，以及通過行地址信號AR1，AR2，……和列地址信號AC1，AC2，……所規定的諸如一寫操作或一讀操作之類的一存取操作被執行之前，執行如圖3A所示的一予充電操作。
但是，在圖2中，一字線被連接到每一存貯單元行，並且一位線對，即二條位線，被連接到每一存貯單元列。例如，在圖2中，通過每一予充電操作，16條位線被充電。其結果是通過每一予定充電操作被予充電的位線數很大。這就增加了功耗。
在示出了第二現有技術的SRAM件(見JP-A-60-69891)的圖4中，提供了四條字線WL11和WL12而不是圖2中的兩條字線WL1，並且提供了字線WL21和WL22而不是圖2的字線WL。存貯單元M11，M13，……，M17與字線WL11相連，並且存貯單元M12，M14，……M18與字線WL12相連。類似地，存貯單元M21，M23，……，M27與字線WL21相連，並且存貯單元M22，M24，……，M28與字線WL22相連。另外，僅提供了9條位線BL1，BL2，……，BL9而不是圖2的16條位線，相應地僅提供了9個予定電電晶體Q1，Q2，……，Q9而不是圖2的16個予充電電晶體。在這種情況下，對於相鄰存貯單元行共同地使用了位線BL2，BL3，……，BL8。
另外，在圖4中，行解碼器DEC1接收行地址信號AR1，AR2，……以選擇字線WL11，WL12，……中的一個，並且列解碼器DEC2接收列地址信號AC1，AC2，……以產生選擇信號Y1，Y2，……中的一個，以選擇諸如BL1和BL2之類的位線中的一對。
在圖3A和3B中還示出了圖4器件的操作。也就是，在通過使用如圖3B中所示地址ADD1，ADD2，……和由行地址信號AR1，AR2，……和列地址信號AC1，AC2，……所規定的諸如一寫操作或一讀操作之類的存取操作被執行之前，執行如圖3A所示的予充電操作。
在圖4中，兩字線與第一存貯單元行相連，並且一位線與每一存貯單元列相連。確切地說，位線數是存貯單元列數加1。例如，在圖4中，9條位線通過每一予充電操作被充電。其結果，通過每一予充電操作被予充電的位線數變少了。這就使功耗降低了。
但是，在圖4的該器件中，因為位線數不可能小於該存貯單元的列數，所以功耗的降低受到限制。
在示出了本發明第一實施例的圖5中，諸如位線BL1和BL1之類的位線對被提供於諸如存貯單元M11和M21的一列和存貯單元M12和M22的一列之類的二個存貯器列。另外，存貯單元M11，M12，……，M18，M21，M22，……M28被分成以每組由二個存貯單元所構成的若干組。在這種情況下，傳送門被共同地提供給每組的存貯單元。例如，傳送門TG11和TG12被共同地提供給存貯單元M11和M12，並被連接在存貯單元M11和M12組和位線BL1和BL1之間。該傳送門TG11和TG12由在字線WL1處的電壓所控制。
另外，在圖5中，行解碼器DEC1接收行地址信號AR1，AR2，……以選擇字線WL1，WL2……中的一個。列解碼器DEC2-1接收列地址信號AC1以產生列選擇信號Y1和Y2中的一個，因而從每個存貯單元中選擇一個存貯單元。列解碼器DEC2接收列地址信號AC2，AC3，……以產生列選擇信號Y3，Y4……中的一個，因而選擇諸如BL1和BL1之類的位線中的一對。
在圖5中，僅提供有8個位線BL1，BL1，BL2，BL2，……，BL4，BL4，並相應地僅提供有8個予充電電晶體Q11，Q12，Q13，Q14，……，Q17和Q18。
在示出了圖5的存貯單元M11和M12的部分詳細電路的圖6中，每個存貯單元M11和M12具有如圖1所示的存貯單元相同的構成。但是該存貯單元M11的傳送門TG1和TG2是由列選擇信號Y1所控制而不是由在字線WL1上的電壓所控制。類似地，該存貯單元M12的傳送門TG1和TG2是由列選擇信號Y2所控制而不是由在字線WL1上的電壓所控制。另外，通過傳送門TG11和TG12與位線BL1和BL1相連的存貯單元M11和M12由在字線WL1上的電壓所控制。
在圖7A至71中示出了圖5的該器件的操作。也就是，如圖7A所示，在諸如一寫操作或一讀操作之類的存取操作被執行之前，一予充電操作被執行。
例如，如果WL1＝「1」，WL2＝「0」，Y1＝「1」，Y2＝「0」，Y3＝「1」和Y4＝Y5＝Y6＝「0」，則存貯單元M11被訪問。如果WL1＝「0」，WL2＝「1」，Y1＝「1」，Y2＝「0」，Y3＝「1」和Y4＝Y5＝Y6＝「0」，則存貯單元M21被訪問。如果WL1＝「1」，WL2＝「0」，Y1＝「1」，Y2＝「0」，Y3＝「1」，Y4＝「1」和Y5＝Y6＝「0」，則存貯單元M13被訪問。如果WL1＝「0」，WL2＝「1」，Y1＝「0」，Y2＝「1」，Y3＝「0」，Y4＝「1」和Y5＝Y6＝「0」，則存貯單元M24被訪問。
在圖5中，一字線與每個存貯單元行相連，和一位線與每個存貯單元列相連。例如，在圖5中，8位位線通過每個予定電操作而被充電。其結果，與第二現有技術器件相比較由每個予充電操作所予充電的位線數較少。這就進一步減少了功耗。
在示出了本發明的第二實施例的圖8中，對於諸如存貯單元M11和M21的一列、存貯單元M12和M22的一列、存貯單元M13和M23的一列和存貯單元M14和M24的一列之類的四個存貯單元列提供有諸如位線BL1和BL1之類的一位線對。另外，存貯單元M11，M12……，M13，M21，M22，……，M28被分成若干組，每組由四個存貯單元所構成。在這種情況中，對於每組的存貯單元共同地提供有傳送門。例如，對於存貯單元M11，M12，M13和M14共同地提供有傳送門TG11和TG12，並且被連接在存貯單元M11，M12，M13和M14組和位線BL1和BL1之間。該傳送門TG11和TG12是由在該字線WL1上的電壓所控制。
另外，在圖8中，行解碼器DEC1接收行地址信號AR1，AR2，……以選擇字線WL1，WL2，……中的一個。列解碼器DEC2-1接收列地址信號AC1和AC2以產生列選擇信號Y1，Y2，Y3和Y4中的一個，從而自每一存貯單元組中選擇一存貯單元。列解碼器DEQ2接收列地址信號AC3，AC4，……以產生列選擇信號Y5，Y6，……中的一個，從而選擇諸如BL1和BL1之類的一對位線。
在圖8中，僅提供有四個位線BL1，BL1，BL2和BL2，並且相應地提供有四個電晶體Q1，Q2，Q3和Q4。
在示出了圖8的存貯單元M11，M12，M12和M14的部分詳細電路的圖9中，存貯單元M11，M12，M12和M14的每一個均具有與圖1所示的存貯單元相同的構成，但是，該存貯單元M11的傳送門TG1和TG2是由列選擇信號Y1來控制而不是由在字線WL1處的電壓怕控制的。類似地，該存貯單元M12的傳送門TG1和TG2是由列選擇信號Y2控制而不是由在字線WL1處的電壓控制。另外，該存貯單元M13的傳送門TG1和TG2是由列選擇信號Y3控制而不是在字線WL1處的電壓控制。類似地，該存貯單元M14的傳送門TG1和TG2是由列選擇信號Y4控制而不是由在字線WL1處的電壓控制的。另外，存貯單元M11，M12，M12和M14通過由在字線WL1處的電壓所控制的傳送門TG11和TG12與位線BL1和BL1相連。
在圖10A至10中示出了8的該器件的操作，也就是，如圖10A所示，在一諸如一寫操作或一讀操作之類的存取操作被執行之前，執行了一予充電操作。
例如，如果WL1＝「1」，WL2＝「0」，Y1＝「1」，Y2＝「0」，Y3＝Y4＝「0」，Y5＝「1」和Y6＝「0」，則存貯單元M11被存取。如果WL1＝「0」，WL2＝「1」，Y1＝「1」，Y2＝Y3＝Y4＝「0」，Y5＝「1」和Y6＝「0」，則存貯單元M21被存取。如果WL1＝「1」，WL2＝「0」，Y1＝「0」，Y2＝「1」，Y3＝Y4＝Y5＝「0」，和Y6＝「0」，則存貯單元M16被存取。如果WL1＝「0」，WL2＝「1」，Y1＝「0」，Y2＝「1」，Y3＝Y4＝Y5＝「0」和Y6＝「1」，則存貯單元M26被存取。
在圖8中，一字線與每一存貯單元行相連，和一位線與每二個存貯單元列相連。例如，在圖8中，由每個予光電操作將四個位線充電。其結果，與第二現有技術的器件相比，由每個予充電操作所予充電的位線數大為減少。這就進一步減小了功耗。應注意的是，在第二實施例中的功耗可減小為大約為第一實施例的一半。
在上述實施例中，如果一地址由作為低位的行地址信號或由和作為高位的列地址信號所規定，則當這個地址順序地變化時，該功耗可為最小，因此該列地址號的過渡被減小。
如上所述，根據本發明，因為通過一個予充電操作使充電的位線數減少而無須實際降低其集成度就可降低其功耗。
權利要求
1.一靜態半導體存貯器件包括多個存貯單元(M11，M12，……)；多個字線(WL1，WL2，……)，多個位線對(BL1，BL1，……)；多個傳送門裝置(TG11，TG12，……)，每一個被連接在所述存貯單元組的一組和所述位線對的一對之間，每個所述傳送門裝置是由所述字線上的一電壓所控制。—第一選擇裝置(DEC1)，被連接到所述字線，用來選擇所述字線中的一個；—第二選擇裝置(DEC2-1)，被連接到所述存貯單元，用來選擇來自每個所述存貯單元組中的一存貯單元；和—第三選擇裝置(DEC2-2)，被連接到所述位線對，用來選擇所述多個位線對中的一對。
2.如權利要求1的器件，其中每個所述存貯單元包括第一和第二結點(N1，N2)；—第一反相器(I1)，其一輸入連接到所述第二結點和一輸出連接到所述第一結點；—第反相器(I2)，其一輸入連接到所述第一結點和一輸出連接到所述第二結點；—第二傳送門(TG1)，被連接在所述第一結點和所述傳送門裝置之間；和—第二傳送門(TG2)，被連接在所述第二結點和所述傳送門裝置之間。
3.如權利要求1的器件，進一步包括有多個予充電電路(Q11，Q12，……，Q1，Q2，……)，每一個與所述位線對的一位線相連。
4.一靜態半導體存貯器件包括在行和列中的多個存貯單元(M11，M12，……)；多個字線(WL1，WL2，……)，每一個被提供用於所述存貯單元中的一行；多個位線對(BL1，BL1，……)，每一個被提供用於所述存貯單元的多列多個傳送門裝置(TG11，TG12，……)，每一個被連接在存貯器的多列的一行和所述位線對的一對之間，所述傳送門裝置的每一個由在所述字線中的一字線上的電壓所控制。
5.如權利要求4的器件，進一步包括—第一選擇裝置(DEC1)，被連接到所述字線，用來選擇所述字線中的一個；—第二選擇裝置(DEC2-1)，被連接到所述存貯單元，用來從多個列存貯單元中選擇一存貯單元列；和—第三選擇裝置(DEC2-2)，被連接到所述位線對，用來選擇所述多個位線對中的一對。
6.如權利要求4的器件，其中每個所述存貯裝置包括第一和第二結點(N1，N2)；—第一反相器(I1)，具有一連接到所述第二結點和一輸出連接到所述第一結點的一輸出；—第二反相器(I2)，具有一輸入連接到所述第一結點和一輸出連接到所述第二結點的一輸出；—第一傳送門(TG1)，連接在所述第一結點和所述傳送門裝置之間；和—第二傳送門(TG2)，連接在所述第二結點和所述傳送門裝置中的一個之間。
7.如權利要求4的器件，進一步包括有多個予充電電路(Q11，Q12……，Q1，Q2，……)，每一個與所述位線對的一位線相連。
全文摘要
在一包括有多個存貯單元組(M
文檔編號G11C11/412GK1184315SQ97114150
公開日1998年6月10日 申請日期1997年10月23日 優先權日1996年10月23日
發明者佐鄉朋英 申請人:日本電氣株式會社