薄膜電晶體陣列基板、其靜電放電保護元件及其製造方法
2023-10-07 10:00:59 3
專利名稱：薄膜電晶體陣列基板、其靜電放電保護元件及其製造方法
技術領域：
本發明涉及一種薄膜電晶體陣列基板及其製造方法，且特別涉及一種頂柵極型薄膜電晶體陣列基板、其靜電放電保護元件及其製造方法。
背景技術：
靜電放電是來自非導電錶面之靜電移動的現象，其會造成集成電路中之元件與其它電路組成的損害。例如在地毯上行走的人體，於相對溼度較高的情況下就可檢測出約帶有幾百至幾千伏的靜態電壓，而在相對溼度較低的情況下可檢測出約帶有一萬伏以上的靜態電壓。
而一般在液晶顯示器的製造過程中，會經過許多機臺以及人員之操作，而機臺與人員多少都會帶有靜電。因此當上述的帶電體(人體、機器或儀器)接觸到液晶顯示面板時，將可能會向液晶顯示面板放電，此靜電放電之瞬間功率有可能會造成液晶顯示面板內之薄膜電晶體及電路損壞或失效。
為了避免靜電放電損傷液晶顯示面板中的薄膜電晶體以及電路，一般會將所有的掃描配線連接至共同掃描信號線(common driving signal line)，並將所有的數據配線連接至共同數據信號線(common data signal line)，而此共同掃描信號線與共同數據信號線為接地。如此一來，當薄膜電晶體上累積之電荷數目過多時，即可通過此接地端而將靜電放電導出，避免靜電放電直接導入內部之元件及電路，而造成損毀。
當欲進行個別像素之測試時，先於其中一條掃描配線上施加電壓，以開啟連接於此掃描配線上之薄膜電晶體，並同時於其中一條數據配線上施加電壓，以將數據寫入待測試像素中。然而，由於所有的掃描配線及數據配線皆是連接於共同掃描信號線與共同數據信號線之上，因此所施加的電壓會由共同掃描信號線或共同數據信號線導至其它掃描配線與數據配線。相對地，當對其中一條掃描配線上施加電壓，並且欲由其中一條數據配線讀取待測試像素之電容值時，此電壓也會施加到其它的掃描配線上。如此，便無法僅讀取其中一條特定之數據配線上的數據，而無法探測出損壞之像素。
發明內容
本發明的目的就是提供一種頂柵極型薄膜電晶體陣列基板及其靜電放電保護元件，以防止薄膜電晶體陣列基板上之元件及電路因靜電放電所產生之損毀，且亦可探測出損壞之像素。
本發明的又一目的是提供一種頂柵極型薄膜電晶體陣列基板及其靜電放電保護元件的製造方法，以隨時地形成導通路徑，排放累積的靜電荷，並可達到測試出損壞之像素。
本發明提出一種薄膜電晶體陣列基板，其主要包含有基板、多條掃描配線與多條數據配線、多個像素結構、第一短路杆、第二短路杆、多個第一島狀結構、多個第二島狀結構、柵絕緣層、層間介電層、多條第一連接線、多條第二連接線、保護層、多條第一電阻線及多條第二電阻線。
基板上具有顯示區與周邊線路區。多條掃描配線與多條數據配線是設置於顯示區內，以於顯示區內定義出多個像素區。多個像素結構是分別設置於各像素區內，以通過各掃描配線與數據配線進行驅動，而各像素結構包括有頂柵極型薄膜電晶體與像素電極。頂柵極型薄膜電晶體與掃描配線中的一條與數據配線中的一條電連接。像素電極是設置於頂柵極型薄膜電晶體的上方，並與頂柵極型薄膜電晶體電連接。
第一短路杆與第二短路杆皆設置於外圍線路區內。多個第一島狀結構是設置於基板上，並分別位於其中一掃描配線與第一短路杆之間。多個第二島狀結構是設置於基板上，並位於其中一條數據配線與第二短路杆之間。柵絕緣層是設置於基板上，並覆蓋第一島狀結構、第二島狀結構與頂柵極型薄膜電晶體之半導體層。層間介電層是設置於柵絕緣層上，並覆蓋掃描配線、第一短路杆與頂柵極型薄膜電晶體之柵極，其中掃描配線、第一島狀結構與第一短路杆上方之柵絕緣層或層間介電層內具有多個第一接觸窗，且第二島狀結構上方之柵絕緣層與層間介電層內具有多個第二接觸窗，數據配線與第二短路杆設置於層間介電層上，並延伸至第二島狀結構上方，以分別通過第二接觸窗與第二島狀結構電連接。多條第一連接線是設置於層間介電層上，並分別通過第一接觸窗連接於第一島狀結構與掃描配線之間。多條第二連接線是設置於層間介電層上，並分別通過第一接觸窗連接於第一島狀結構與第一短路杆之間。
保護層是覆蓋於數據配線、第二短路杆與頂柵極型薄膜電晶體之源極/漏極，其中第一連接線與第二連接線上方之保護層內具有多個第三接觸窗，而數據配線與第二短路杆上方之保護層內具有多個第四接觸窗。多條第一電阻線是設置於保護層上，並分別通過第三接觸窗連接於第一連接線中的一條與第二連接線中的一條之間。多條第二電阻線是設置於保護層上，並分別通過第四接觸窗連接於數據配線中的一條與第二短路杆之間。
在本發明之一較佳實施例中，頂柵極型薄膜電晶體之柵極、掃描配線與第一短路杆之材質相同。
在本發明之一較佳實施例中，半導體層、第一島狀結構與第二島狀結構之材質相同，且其材料可為低溫多晶矽。
在本發明之一較佳實施例中，頂柵極型薄膜電晶體之源極/漏極、數據配線、第二短路杆、第一連接線與第二連接線之材質相同。
本發明另提出一種薄膜電晶體陣列基板之製造方法，其包含下列步驟首先，提供基板，此基板上劃分有多個像素區域。接著，於基板上形成半導體材料層，並將其圖案化，以於各像素區域內分別形成半導體層，並於像素區域之相鄰兩側邊分別形成多個第一島狀結構及多個第二島狀結構。之後，於基板上形成柵絕緣層，以覆蓋半導體層、第一島狀結構及第二島狀結構。
然後，於柵絕緣層上形成第一金屬層，並圖案化第一金屬層，以形成多個柵極、多條掃描配線、多個第一連接部與第一短路杆，此柵極分別設置於半導體層之上，掃描配線分別連接於柵極，而第一連接部的兩端分別連接於掃描配線與第一短路杆。之後，再進行離子植入，以於半導體層內分別形成源極/漏極摻雜區。
接著，於第一金屬層與柵絕緣層上形成層間介電層，並圖案化此層間介電層，以於層間介電層上對應於源極/漏極摻雜區、掃描配線、第一島狀結構、第二島狀結構與第一短路杆處形成多個第一接觸窗，且於層間介電層上對應於第一連接部之處形成多個第一開口。之後，於層間介電層上形成第二金屬層，並圖案化第二金屬層，以形成多個源極/漏極、多條第一連接線、多條第二連接線、多條數據配線、多個第二連接部與第二短路杆。各源極/漏極通過第一接觸窗而與源極/漏極摻雜區中的一個構成電連接，各第一連接線之兩端分別通過第一接觸窗而與掃描配線中的一條與第一島狀結構中的一個電連接，而各第二連接線之兩端分別通過第一接觸窗而與第一島狀結構中的一個與第一短路杆電連接，各數據配線與源極中的一個電連接，各第二連接部之兩端分別電連接於數據配線中的一條與第二短路杆。
接著，於第二金屬層及層間介電層上形成保護層，並將其圖案化，以在保護層對應於第一開口之處形成多個第二開口，並於保護層對應第二連接部之處形成多個第三開口，且於保護層對應於第一連接線、第二連接線、數據配線及第二短路杆之處形成多個第二接觸窗。之後，於保護層上形成導電層，並將其圖案化，以形成多個像素電極、多條第一電阻線及多條第二電阻線，各像素電極通過第二接觸窗中的一個而電連接於漏極，各第一電阻線之兩端通過第二接觸窗而分別電連接於第一連接線中的一條與第二連接線中的一條，各第二電阻線之兩端通過第二接觸窗而分別連接於數據配線中的一條與第二短路杆。最後，移除第一連接部與第二連接部。
在本發明之一較佳實施例中，移除第一連接部與第二連接部的步驟，以乾式蝕刻或溼式蝕刻的方式，移除第二開口及第三開口所暴露之第一連接部與第二連接部。
本發明再提出一種薄膜電晶體陣列基板之靜電放電保護元件，電連接於基板上之掃描配線與第一短路杆之間，其包括第一島狀結構、柵絕緣層、層間介電層、金屬層、保護層及導電層。
第一島狀結構是設置於基板上，且位於掃描配線與第一短路杆之間。柵絕緣層是設置於基板上，且覆蓋第一島狀結構。層間介電層是設置於柵絕緣層之上，且層間介電層與柵絕緣層對應於掃描配線、第一島狀結構與第一短路杆之處設置有多個第一接觸窗。金屬層是設置於層間介電層之上，其包括第一連接線與第二連接線，第一連接線的兩端分別通過第一接觸窗而電連接於掃描配線與第一島狀結構，而第二連接線的兩端分別通過第一接觸窗而電連接於第一島狀結構與第一短路杆。
保護層是設置於金屬層之上，保護層對應於第一連接線與第二連接線之處具有多個第二接觸窗。導電層是設置於保護層上，其包括電阻線，此電阻線之兩端分別通過第二接觸窗而電連接於第一連接線與第二連接線。
在本發明之一較佳實施例中，第一島狀結構之材質為低溫多晶矽。
在本發明之一較佳實施例中，薄膜電晶體陣列基板之靜電放電保護元件還包含有第一接地端，第一接地端電連接於第一短路杆。
在本發明之一較佳實施例中，電阻線呈連續彎折狀。
在本發明之一較佳實施例中，導電層之材質可為金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
本發明還提出一種薄膜電晶體陣列基板之靜電放電保護元件的製造方法，包括下列步驟首先，提供基板。之後，於基板上形成半導體材料層，並將其圖案化，以形成第一島狀結構。接著，於基板上形成柵絕緣層，以覆蓋第一島狀結構。再於柵絕緣層上形成第一金屬層，並將其圖案化，以形成掃描配線、第一連接部與第一短路杆，第一連接部之兩端分別連接至掃描配線與第一短路杆。之後，於第一金屬層上形成層間介電層，並將其圖案化，以於層間介電層上對應於掃描配線、第一島狀結構與第一短路杆之處形成多個第一接觸窗，且於層間介電層上對應於第一連接部之處形成第一開口。
接著，於層間介電層上形成第二金屬層，並將其圖案化，以形成第一連接線與第二連接線，第一連接線之兩端通過第一接觸窗而分別電連接於掃描配線與第一島狀結構，而第二連接線之兩端通過第一接觸窗而分別電連接於第一島狀結構與第一短路杆。之後，於第二金屬層上形成保護層，並將其圖案化，以於保護層對應於第一開口處形成第二開口，並於保護層對應於第一連接線與第二連接線之處形成多個第二接觸窗。然後，於保護層上形成導電層，並將其圖案化，以形成電阻線，電阻線之兩端通過上述第二接觸窗而分別電連接於第一連接線與第二連接線。最後，移除第一連接部。
在本發明之一較佳實施例中，移除第一連接部的步驟以乾式蝕刻或溼式蝕刻的方式，移除第二開口所暴露之第一連接部。
本發明再提出一種薄膜電晶體陣列基板之靜電放電保護元件，連接於基板上之數據配線與第二短路杆之間，其包括第二島狀結構、絕緣層、保護層與導電層。
第二島狀結構設置於基板上，且位於數據配線與第二短路杆之間。絕緣層設置於基板上，且覆蓋上述第二島狀結構，絕緣層上對應於第二島狀結構之處具有多個第一接觸窗，且數據配線及第二短路杆分別延伸至第二島狀結構上，並通過上述第一接觸窗而分別電連接於第二島狀結構。保護層設置於數據配線、第二島狀結構與第二短路杆之上，保護層對應於數據配線與第二短路杆之處分別具有第二接觸窗。導電層形成於保護層上，其具有電阻線，電阻線之兩端通過上述第二接觸窗而電連接於數據配線與第二短路杆。
在本發明之一較佳實施例中，上述第二島狀結構之材質為低溫多晶矽。
在本發明之一較佳實施例中，絕緣層包括柵絕緣層與層間介電層。
在本發明之一較佳實施例中，薄膜電晶體陣列基板之靜電放電保護元件還包含有第二接地端，連接於第二短路杆。
在本發明之一較佳實施例中，上述電阻線呈連續彎折狀。
在本發明之一較佳實施例中，導電層之材質可為金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
本發明更提出一種薄膜電晶體陣列基板之靜電放電保護元件的製造方法，其包含下列步驟首先，提供基板。之後，於基板上形成半導體材料層，並將其圖案化，以形成第二島狀結構。接著，於基板上形成絕緣層，並將其圖案化，以於絕緣層上對應於第二島狀結構之處形成多個第一接觸窗。然後，於絕緣層上形成金屬層，並將其圖案化，以形成數據配線、第二連接部與第二短路杆，其中數據配線及第二短路杆延伸至第二島狀結構，並通過上述第一接觸窗而電連接於第二島狀結構，且第二連接部之兩端分別電連接於數據配線及第二短路杆。接著，於金屬層上形成保護層，並將其圖案化，以於保護層上對應於第二連接部之處形成開口，且於保護層上對應於數據配線與第二短路杆之處形成多個第二接觸窗。之後，於保護層上形成導電層，並將其圖案化，以形成電阻線，此電阻線之兩端通過上述第二接觸窗而分別電連接於數據配線與第二短路杆。最後，移除第二連接部。
在本發明之一較佳實施例中，於基板上形成絕緣層的步驟還包括於基板上形成柵絕緣層，之後，再於柵絕緣層上形成層間介電層。
在本發明之一較佳實施例中，移除第二連接部的步驟是以乾式蝕刻或溼式蝕刻的方式，移除開口所暴露之第二連接部。
由於本發明可直接應用於目前低溫多晶矽薄膜電晶體工藝，於每條掃描配線與第一短路杆及每條數據配線與第二短路杆之間分別形成靜電放電保護元件，因此，可在不增加工藝光掩膜數的狀況下，使頂柵極型薄膜電晶體陣列基板同時具有靜電放電保護的功能。此外，當各金屬層/導電層製造完成後，即具有靜電放電保護的效果，並不需要等到整個面板製造完成後，才具有靜電保護的功能。
由於本發明之靜電放電保護元件可使施加於其中一條掃描配線或是數據配線之信號不會傳遞到其它的掃描配線或是數據配線之上，因此，可達到探測損壞之像素的目的。
為讓本發明之上述和其它目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合附圖，作詳細說明如下。
圖1為本發明之薄膜電晶體陣列基板及其靜電放電保護元件之俯視圖。
圖2A及2B分別為本發明之第一靜電放電保護元件及第二靜電放電保護元件的俯視示意圖。
圖3A至3H為圖1中之I區域內的頂柵極型薄膜電晶體之製造流程剖面圖。
圖4A至4F為圖2A中之掃描配線、第一靜電放電保護元件與第一短路杆之製造流程俯視圖。
圖5A至5E為圖2B中之數據配線、第二靜電放電保護元件與第二短路杆之製造流程俯視圖。
主要元件標記說明100薄膜電晶體陣列基板110a顯示區110b周邊線路區112掃描配線114數據配線116像素區域1162頂柵極型薄膜電晶體1164像素電極120掃描驅動電路130第一靜電放電保護元件132第一開關元件
134第一電阻線140第一短路杆150數據驅動電路160第二靜電放電保護元件162第二開關元件164第二電阻線170第二短路杆180a第一接地端180b第二接地端200基板210緩衝層222半導體層222a/222b源極/漏極摻雜區224第一島狀結構226第二島狀結構230柵絕緣層240第一金屬層242柵極244掃描配線246第一連接部248第一短路杆250層間介電層252a/252b源極/漏極接觸窗254開口
256接觸窗258接觸窗260第二金屬層262a/262b源極/漏極264a第一連接線264b第二連接線266數據配線268第二連接部270第二短路杆280保護層282接觸窗284開口286a接觸窗286b接觸窗288開口289a接觸窗289b接觸窗290像素電極292第一電阻線294第二電阻線具體實施方式
請參照圖1所示，為本發明之薄膜電晶體陣列基板及其靜電放電保護元件之俯視圖。此薄膜電晶體陣列基板100中主要包含有基板(圖中未示)、多條掃描配線112、多條數據配線114、多個像素結構、掃描驅動電路120、多個第一靜電放電保護元件130、第一短路杆140、數據驅動電路150、多個第二靜電放電保護元件160及第二短路杆170。
基板上具有顯示區110a及周邊線路區110b。顯示區110a是用以顯示影像之區域，而周邊線路區110b上則設置有相關之電路，以驅動顯示區110a顯示。此掃描配線112與數據配線114設置於基板上之顯示區110a內，以定義出呈矩陣形式排列之像素區域116。
多個像素結構是分別設置於這些像素區域116內，並電連接於掃描配線112與數據配線114，以通過掃描配線112與數據配線114而進行驅動。每個像素結構中主要包含有頂柵極型薄膜電晶體1162與像素電極1164。
而每個頂柵極型薄膜電晶體1162分別位於其中一個像素區域116內，並電連接於掃描配線112與數據配線114。此像素電極1164是設置於頂柵極型薄膜電晶體1162之上方，且與頂柵極型薄膜電晶體1162構成電連接。
此掃描驅動電路120是設置於周邊線路區110b內，以傳輸信號至各掃描配線112，而開啟/關閉(ON/OFF)相對應之頂柵極型薄膜電晶體1162。多個第一靜電放電保護元件130與第一短路杆140設置於所有掃描配線112之一側，且每個第一靜電放電保護元件130是分別連接於掃描配線112；當頂柵極型薄膜電晶體1162所累積之靜電荷過多時，此第一靜電放電保護元件130與第一短路杆140可適時地形成導通路徑，以釋放出累積的靜電荷，如此一來，即可避免靜電放電直接導入頂柵極型薄膜電晶體1162中，而造成損毀。
同樣地，此數據驅動電路150是設置於周邊線路區110b內，以傳輸信號至各數據配線114，以將數據寫入於相對應之像素電極1164中。而多個第二靜電放電保護元件160及與其相連之第二短路杆170設置於所有數據配線114之一側，且每個第二靜電放電保護元件160分別連接至數據配線114。當此面板受到靜電放電之衝擊時，此第二靜電放電保護元件160與第二短路杆170可適時地形成導通路徑，以釋放出累積的靜電荷，如此一來，即可避免靜電放電直接導入面板中，而造成其內部元件或是電路之損毀。
而此第一短路杆140與第二短路杆170分別連接至第一接地端180a與第二接地端180b，以將第一短路杆140與第二短路杆170接地。
請參照圖2A及2B，其分別為本發明之第一靜電放電保護元件130及第二靜電放電保護元件160的俯視示意圖。如圖2A及2B所示，第一靜電放電保護元件130中設置有並聯之第一開關元件132及第一電阻線134，同樣地，在第二靜電放電保護元件160中設置有並聯之第二開關元件162及第二電阻線164。
當面板上之元件或電路的累積靜電荷過多時，此第一開關元件132或是第二開關元件162會被打開而形成導通路徑，以將累積的靜電荷導入第一短路杆140或是第二短路杆170中。
反之，若欲將掃描信號或是數據信號經由其中一條掃描配線112或是數據配線114傳輸至相對應之頂柵極薄電晶體1162或是像素電極1164時，由於此掃描信號或是數據信號之電壓經過第一電阻線134或是第二電阻線164後即會降低，因此，即可防止信號傳輸到其它的掃描配線112或是數據配線114上，而達到僅探測其中一個像素之好壞的目的。
在本發明之一較佳實施例中，此第一靜電放電保護元件130、第一短路杆140、第二靜電放電保護元件160及第二短路杆170例如可與頂柵極型薄膜電晶體陣列基板100上之頂柵極型薄膜電晶體1162同時製造，以下將分為三個部分同時說明其製造流程。
請參照圖3A至3H所示，為圖1中之頂柵極型薄膜電晶體1162之製造流程剖面圖。請參照圖4A至4F所示，為圖2A中之第一靜電放電保護元件130與第一短路杆140之製造流程俯視圖。請參照圖5A至5E所示，為圖2B中之第二靜電放電保護元件160與第二短路杆170之製造流程俯視圖。
首先，如圖3A所示，提供基板200，此基板200上劃分有多個像素區域，且其表面沉積有緩衝層210。
之後，如圖3B、4A與5A所示，於此緩衝層210上沉積半導體材料層，並將其圖案化，以形成半導體層222、第一島狀結構224以及第二島狀結構226。其中，半導體層222、第一島狀結構224以及第二島狀結構226之材質例如是低溫多晶矽。
之後，請參照圖3C、4B與5B所示，於基板200上形成柵絕緣層230，以覆蓋頂柵極型薄膜電晶體之半導體層222、第一島狀結構224及第二島狀結構226。
接著，如圖3D所示，於柵絕緣層230上形成第一金屬層240，並將其圖案化，以於半導體層222上形成柵極242，並利用柵極242為屏蔽進行離子植入，以於半導體層222內分別形成源極/漏極摻雜區222a/222b。此外，如圖4B所示，於第一島狀結構224旁形成掃描配線244、第一連接部246與第一短路杆248。此第一連接部246之一端連接於掃描配線244，而另一端則是連接於第一短路杆248。
然後，請參照圖3E所示，於第一金屬層240與柵絕緣層230上形成層間介電層250，此層間介電層250與柵絕緣層230可由相同或類似的絕緣材料所組成。並將此層間介電層250圖案化，以於層間介電層250上對應於源極/漏極摻雜區222a/222b處形成源極/漏極接觸窗252a/252b。另請參照圖4C所示，並在對應於第一連接部246形成開口254，且在對應於掃描配線244、第一島狀結構224及第一短路杆248上分別形成多個接觸窗256。此外，如圖5B所示，並在對應於第二島狀結構226之處形成多個接觸窗258。
接著，如圖3F所示，於層間介電層250上形成第二金屬層260，並將其圖案化，以形成源極/漏極262a/262b，且源極/漏極262a/262b通過源極/漏極接觸窗252a/252b電連接至源極/漏極摻雜區222a/222b。另請參照圖4D所示，於第一島狀結構224與掃描配線244之間形成一例如為L型的第一連接線264a，並於第一島狀結構224與第一短路杆248之間形成另一例如為L型的第二連接線264b。其中，第一連接線264a通過接觸窗256而電連接於第一島狀結構224與掃描配線244之間，而第二連接線264b通過接觸窗256而電連接於第一島狀結構224與第一短路杆248之間。
並請參照圖5C所示，於第二島狀結構226旁形成數據配線266、第二連接部268與第二短路杆270，其中第二連接部268之一端連接於數據配線266，而另一端連接於第二短路杆270。數據配線266與第二短路杆270部分延伸至第二島狀結構226之上，且通過接觸窗258而與第二島狀結構226相連。
接著，請參照圖3G所示，於第二金屬層260及層間介電層250之上形成保護層280，並將其圖案化，以在對應於漏極262b處形成接觸窗282。請參照圖4E所示，並在保護層280上對應於開口254處形成另一開口284，且於保護層280上對應於第一連接線264a與第二連接線264b之處分別形成接觸窗286a與286b。另請參照圖5D所示，在保護層280上對應於第二連接部268、數據配線266與第二短路杆270上分別形成開口288、接觸窗289a與289b。
之後，如圖3H所示，於保護層280上形成導電層，此導電層由透明導電材料所組成，例如銦錫氧化物(ITO)，並將其圖案化，以定義出像素電極290，此像素電極290通過接觸窗282而與漏極262b相連接。另請參照圖4F所示，定義此導電層以形成第一電阻線292，此第一電阻線292之兩端通過接觸窗286a與286b而分別電連接於第一連接線264a與第二連接線264b，在本實施例中，第一電阻線292例如呈連續彎折狀(zigzagged)，而使用者可依不同之需求而設計出具有不同阻值之第一電阻線292。
同樣地，請參照圖5E所示，定義此導電層以形成第二電阻線294，此第二電阻線294之兩端通過接觸窗289a與289b而分別電連接於數據配線266與第二短路杆270。在本實施例中，第二電阻線294例如呈連續彎折狀，而使用者可依不同之需求而設計出具有不同阻值之第二電阻線294。
最後，在導電層形成第一電阻線292與第二電阻線294後，且在光刻膠尚未去除前，通過開口284與288以乾式蝕刻或溼式蝕刻的方式分別蝕刻掉第一連接部246與第二連接部268。之後，再進行最後的去光刻膠工藝，即可完成整個面板像素、靜電放電保護元件及兩個短路杆之製造。此第一電阻線292與第二電阻線294並不會影響到後續的電路或是測試運行。此外，如圖1所示之相關的掃描驅動電路120與數據驅動電路150可一併在上述工藝中同時製造，由於驅動電路的部分並非本發明之特點，所以在此不再多作贅述。
綜上所述，在本發明之頂柵極型薄膜電晶體陣列基板之靜電放電保護元件及其製造方法可直接應用於目前低溫多晶矽薄膜電晶體工藝中，以在不增加工藝光掩膜數的狀況下，使所製造出來的薄膜電晶體陣列基板同時具有靜電放電保護的功能。且在各金屬層/導電層製造完成後，即具有靜電放電保護、分散靜電累積的效果，並不需要等到整個靜電保護電路製造完成後，才具有靜電保護的功能。此外，通過靜電放電保護元件中之開關元件與電阻線之搭配，可使施加於其中一條掃描配線或是數據配線之信號不會傳遞到其它的掃描配線或是數據配線之上，因此，可達到探測像素好壞之目的。
雖然本發明已以較佳實施例披露如上，然其並非用以限定本發明，任何所屬技術領域的技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與改進，因此本發明的保護範圍當視權利要求所界定者為準。
權利要求
1.一種薄膜電晶體陣列基板，其特徵是包括基板，具有顯示區與周邊線路區；多條掃描配線與多條數據配線，設置於該顯示區內，以於該顯示區內定義出多個像素區；多個像素結構，設置於上述這些像素區內，以通過上述這些掃描配線與上述這些數據配線進行驅動，其中各該像素結構包括頂柵極型薄膜電晶體，電連接於上述這些掃描配線中的一條與上述這些數據配線中的一條；像素電極，設置於該頂柵極型薄膜電晶體上方，並電連接至該頂柵極型薄膜電晶體；第一短路杆，設置於該外圍線路區內；第二短路杆，設置於該外圍線路區內；多個第一島狀結構，設置於該基板上，並位於上述這些掃描配線與該第一短路杆之間；多個第二島狀結構，設置於該基板上，並位於上述這些數據配線與該第二短路杆之間；柵絕緣層，設置於該基板上，並覆蓋上述這些第一島狀結構、上述這些第二島狀結構與上述這些頂柵極型薄膜電晶體之半導體層；層間介電層，設置於該柵絕緣層上，並覆蓋上述這些掃描配線、該第一短路杆與上述這些頂柵極型薄膜電晶體之柵極，其中上述這些掃描配線、上述這些第一島狀結構與該第一短路杆上方之該柵絕緣層與該層間介電層內具有多個第一接觸窗，且上述這些第二島狀結構上方之該柵絕緣層與該層間介電層內具有多個第二接觸窗，上述這些數據配線與該第二短路杆設置於該層間介電層上，並延伸至上述這些第二島狀結構上方，以分別通過上述這些第二接觸窗電連接至上述這些第二島狀結構；多條第一連接線，設置於該層間介電層上，並分別通過上述這些第一接觸窗連接於上述這些第一島狀結構與上述這些掃描配線之間；多條第二連接線，設置於該層間介電層上，並分別通過上述這些第一接觸窗連接於上述這些第一島狀結構與該第一短路杆之間；保護層，覆蓋上述這些數據配線、該第二短路杆與上述這些頂柵極型薄膜電晶體之源極/漏極，其中上述這些第一連接線與上述這些第二連接線上方之該保護層內具有多個第三接觸窗，而上述這些數據配線與該第二短路杆上方之該保護層內具有多個第四接觸窗；多條第一電阻線，設置於該保護層上，並分別通過上述這些第三接觸窗連接於上述這些第一連接線中的一條與上述這些第二連接線中的一條之間；以及多條第二電阻線，設置於該保護層上，並分別通過上述這些第四接觸窗連接於上述這些數據配線中的一條與該第二短路杆之間。
2.根據權利要求1所述之薄膜電晶體陣列基板，其特徵是上述這些頂柵極型薄膜電晶體之柵極、上述這些掃描配線與該第一短路杆之材質相同。
3.根據權利要求1所述之薄膜電晶體陣列基板，其特徵是該半導體層、該第一島狀結構與該第二島狀結構之材質相同。
4.根據權利要求3所述之薄膜電晶體陣列基板，其特徵是該半導體層、該第一島狀結構與該第二島狀結構之材質為低溫多晶矽。
5.根據權利要求1所述之薄膜電晶體陣列基板，其特徵是上述這些頂柵極型薄膜電晶體之源極/漏極、上述這些數據配線、該第二短路杆、上述這些第一連接線與上述這些第二連接線之材質相同。
6.一種薄膜電晶體陣列基板之製造方法，其特徵是包括提供基板，其中該基板上劃分有多個像素區域；於該基板上形成圖案化之半導體材料層，以於各該像素區域內分別形成半導體層，並於上述這些像素區域之相鄰兩側邊分別形成多個第一島狀結構及多個第二島狀結構；於該基板上形成柵絕緣層，以覆蓋上述這些半導體層、上述這些第一島狀結構及上述這些第二島狀結構；於該柵絕緣層上形成圖案化之第一金屬層，該第一金屬層包括多個柵極、多條掃描配線、多個第一連接部與第一短路杆，上述這些柵極分別設置於上述這些半導體層之上，上述這些掃描配線分別連接於上述這些柵極，而上述這些第一連接部的兩端分別連接於上述這些掃描配線與該第一短路杆；進行離子植入，以於各該半導體層內分別形成源極/漏極摻雜區；於該第一金屬層及該柵絕緣層上形成圖案化之層間介電層，該層間介電層上對應於上述這些源極/漏極摻雜區、上述這些掃描配線、上述這些第一島狀結構、上述這些第二島狀結構與該第一短路杆處具有多個第一接觸窗，且該層間介電層上對應於上述這些第一連接部之處具有多個第一開口；於該層間介電層上形成圖案化之第二金屬層，該第二金屬層包括多個源極/漏極、多條第一連接線、多條第二連接線、多條數據配線、多個第二連接部與第二短路杆，各該源極/漏極通過上述這些第一接觸窗而與上述這些源極/漏極摻雜區中的一個構成電連接，各該第一連接線之兩端分別通過上述這些第一接觸窗而電連接於上述這些掃描配線中的一個與上述這些第一島狀結構中的一個，而各該第二連接線之兩端分別通過上述這些第一接觸窗而電連接於上述這些第一島狀結構中的一個與該第一短路杆，各該數據配線電連接於上述這些源極中的一個，各該第二連接部之兩端分別電連接於上述這些數據配線中的一個與該第二短路杆；於該第二金屬層及該層間介電層上形成圖案化之保護層，該保護層對應於上述這些第一開口及上述這些第二連接部之處分別具有多個第二開口及第三開口，且於該保護層對應上述這些漏極、上述這些第一連接線、上述這些第二連接線、上述這些數據配線及該第二短路杆之處具有多個第二接觸窗；於該保護層上形成圖案化之導電層，該導電層包括多個像素電極、多條第一電阻線及多條第二電阻線，各該像素電極通過上述這些第二接觸窗中的一個而電連接於上述這些漏極中的一個，各該第一電阻線之兩端通過上述這些第二接觸窗而分別電連接於上述這些第一連接線中的一條與上述這些第二連接線中的一條，各該第二電阻線之兩端通過上述這些第二接觸窗而分別電連接於上述這些數據配線中的一條與該第二短路杆；以及移除上述這些第一連接部與上述這些第二連接部。
7.根據權利要求6所述之薄膜電晶體陣列基板之製造方法，其特徵是移除上述這些第一連接部與上述這些第二連接部的步驟，以乾式蝕刻或溼式蝕刻的方式，移除上述這些第二開口及上述這些第三開口所暴露之上述這些第一連接部與上述這些第二連接部。
8.一種薄膜電晶體陣列基板之靜電放電保護元件，電連接於基板上之掃描配線與第一短路杆之間，其特徵是包括第一島狀結構，設置於該基板上，且位於該掃描配線與該第一短路杆之間；柵絕緣層，設置於該基板上，且覆蓋該第一島狀結構；層間介電層，設置於該柵絕緣層之上，該層間介電層與該柵絕緣層對應於該掃描配線、該第一島狀結構與該第一短路杆之處具有多個第一接觸窗；金屬層，設置於該層間介電層之上，其包含第一連接線與第二連接線，該第一連接線的兩端分別通過上述這些第一接觸窗而電連接於該掃描配線與該第一島狀結構，而該第二連接線的兩端分別通過上述這些第一接觸窗而電連接於該第一島狀結構與該第一短路杆；保護層，設置於該金屬層之上，該保護層對應於該第一連接線與該第二連接線之處具有多個第二接觸窗；以及導電層，設置於該保護層上，其具有電阻線，該電阻線之兩端分別通過上述這些第二接觸窗而電連接於該第一連接線與該第二連接線。
9.根據權利要求8所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是該第一島狀結構之材質為低溫多晶矽。
10.根據權利要求8所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是還包含有第一接地端，電連接於該第一短路杆。
11.根據權利要求8所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是該電阻線呈連續彎折狀。
12.根據權利要求8所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是該導電層之材質包括金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
13.一種薄膜電晶體陣列基板之靜電放電保護元件的製造方法，其特徵是包括提供基板；於該基板上形成半導體材料層，並將其圖案化，以形成第一島狀結構；於該基板上形成柵絕緣層，以覆蓋該第一島狀結構；於該柵絕緣層上形成圖案化之第一金屬層，該第一金屬層包括掃描配線、第一連接部與第一短路杆，該第一連接部之兩端分別連接至該掃描配線與該第一短路杆；於該第一金屬層上形成圖案化之層間介電層，該層間介電層上對應於該掃描配線、該第一島狀結構與該第一短路杆之處具有多個第一接觸窗，且該層間介電層上對應於該第一連接部之處具有第一開口；於該層間介電層上形成圖案化之第二金屬層，該第二金屬層包括第一連接線與第二連接線，該第一連接線之兩端通過上述這些第一接觸窗而分別電連接於該掃描配線與該第一島狀結構，而該第二連接線之兩端通過上述這些第一接觸窗而分別電連接於該第一島狀結構與該第一短路杆；於該圖案化之第二金屬層上形成圖案化之保護層，該保護層對應該第一開口處具有第二開口，並於該保護層對應於該第一連接線與該第二連接線之處形成多個第二接觸窗；於該保護層上形成圖案化之導電層，該導電層包括電阻線，該電阻線之兩端通過上述這些第二接觸窗而分別電連接於該第一連接線與該第二連接線；以及移除該第一連接部。
14.根據權利要求13所述之薄膜電晶體陣列基板之靜電放電保護元件的製造方法，其特徵是移除該第一連接部的步驟以乾式蝕刻或溼式蝕刻的方式，移除該第二開口所暴露之該第一連接部。
15.一種薄膜電晶體陣列基板之靜電放電保護元件，連接於基板上之數據配線與第二短路杆之間，其特徵是包括第二島狀結構，設置於該基板上，且位於該數據配線與該第二短路杆之間；絕緣層，設置於該基板上，且覆蓋該第二島狀結構，該絕緣層上對應該第二島狀結構之處具有多個第一接觸窗，且該數據配線及該第二短路杆分別延伸至該第二島狀結構上，並通過上述這些第一接觸窗而分別電連接於該第二島狀結構；保護層，設置於該數據配線、該第二島狀結構與該第二短路杆之上，該保護層對應於該數據配線與該第二短路杆之處分別具有第二接觸窗；以及導電層，形成於該保護層上，其具有電阻線，該電阻線之兩端通過上述這些第二接觸窗而電連接於該數據配線與該第二短路杆。
16.根據權利要求15所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是該第二島狀結構之材質為低溫多晶矽。
17.根據權利要求15所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是該絕緣層包括柵絕緣層與層間介電層。
18.根據權利要求15所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是還包含有第二接地端，連接於該第二短路杆。
19.根據權利要求15所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是該電阻線呈連續彎折狀。
20.根據權利要求15所述之薄膜電晶體陣列基板之靜電放電保護元件，其特徵是該導電層之材質包括金屬、金屬合金、銦錫氧化物或銦鋅氧化物。
21.一種薄膜電晶體陣列基板之靜電放電保護元件的製造方法，其特徵是包括提供基板；於該基板上形成圖案化之半導體材料層，該半導體材料層包括第二島狀結構；於該基板上形成圖案化之絕緣層，該絕緣層上對應於該第二島狀結構之處具有多個第一接觸窗；於該絕緣層上形成圖案化之金屬層，該金屬層包括數據配線、第二連接部與第二短路杆，其中該數據配線及該第二短路杆延伸至該第二島狀結構，並通過上述這些第一接觸窗而電連接於該第二島狀結構，且該第二連接部之兩端分別電連接於該數據配線及該第二短路杆；於該金屬層上形成圖案化之保護層，該保護層上對應於該第二連接部之處具有開口，且於該保護層上對應於該數據配線與該第二短路杆之處具有多個第二接觸窗；於該保護層上形成圖案化之導電層，該導電層包括電阻線，該電阻線之兩端通過上述這些第二接觸窗而分別電連接於該數據配線與該第二短路杆；以及移除該第二連接部。
22.根據權利要求21所述之薄膜電晶體陣列基板之靜電放電保護元件的製造方法，其特徵是於該基板上形成絕緣層的步驟還包括於該基板上形成柵絕緣層；以及於該柵絕緣層上形成層間介電層。
23.根據權利要求21所述之薄膜電晶體陣列基板之靜電放電保護元件的製造方法，其特徵是移除該第二連接部的步驟以乾式蝕刻或溼式蝕刻的方式，移除該開口所暴露之該第二連接部。
全文摘要
一種薄膜電晶體陣列基板、其靜電放電保護元件及其製造方法，此薄膜電晶體陣列基板包含有多條掃描配線、多條數據配線、分別設置於掃描配線與數據配線一側之第一短路杆與第二短路杆，每個靜電放電保護元件包括有開關元件及與其並聯之電阻線，當薄膜電晶體陣列基板上所累積之靜電荷過多時，可經由此開關元件而傳導至第一短路杆或第二短路杆中，此電阻線可防止施加於其中一條掃描配線或數據配線上之信號被傳導至其它掃描配線或數據配線，以探測出損壞之像素。
文檔編號H01L29/786GK1928681SQ20051009860
公開日2007年3月14日 申請日期2005年9月5日 優先權日2005年9月5日
發明者陳振銘 申請人:中華映管股份有限公司