CMOS時鐘產生器的製作方法

2023-10-08 05:23:49

本發明涉及集成電路領域，更具體地涉及一種CMOS時鐘產生器。

背景技術：

參考圖1，現有技術的CMOS時鐘產生器由三部分所組成：由MOS管M1、M2、M3，電阻R1所構成的電流生成單元；由MOS管M4、M5、M6、M7、M8、M9,電阻R2，電容C1、C2構成的周期信號生成單元，其中電容C1,C2為規格參數完全相同的電容，其容值均為C。由比較器CMP1，反相器INV1構成的方波生成單元。

在現有技術的CMOS時鐘產生器中設流過MOS管M1的電流為I1,則電流I1為：

I1＝Vd1/R1

其中，Vd1為MOS管M1的漏極節點電壓。

MOS管M1、M2、M3形成電流鏡結構，且可在設計時使它們的尺寸均相同，而流過MOS管M2、M3的電流的大小也為I1。

如圖1所示，且PMOS管M4、M6，NMOS管M8的柵極與節點VON相連接，PMOS管M5、M7，NMOS管M9的柵極與節點VOP相連接。該CMOS時鐘產生器工作時有兩個狀態(狀態1和狀態2)。在狀態1時，節點VOP輸出電壓為高電平，節點VON輸出電壓為低電平(節點VOP為比較器CMP1的輸出端,節點VON為反相器INV1的輸出端，如圖1所示)。在狀態2時，節點VOP為低電平，VON為高電平。在狀態1時，MOS管M4、M6、M9導通，MOS管M5、M7、M8關斷,電容C1被經過MOS管M2的電流(電流大小為I1)充電，且其電壓大小與節點VC1的電壓大小相同，電容C2被MOS管M9短接至地(其電壓為0)，電阻R2的一節點VR2通過MOS管M6(此時M6為導通狀態)與MOS管M3的漏極節點VC2相連，節點VR2的電壓大小為I1*R2。節點VC1,VC2分別與比較器CMP1的正、負輸入端相連接。因此，在狀態1時，由於電容C1被電流I1充電，其電壓不斷升高，當其電壓大小等於I1*R2時，比較器CMP1發生翻轉，該CMOS時鐘產生器的工作狀態由狀態1切換至狀態2。在狀態2時，電容C2被充電，電壓升高，當其電壓升高至I1*R2時，工作狀態又切換回狀態1，如此反覆，節點VON的電壓在高電平和低電平之間周期性地切換，形成輸出方波信號，若不考慮反相器INV1的延時，其周期T為：

T＝2*(R2*C+Td)(其中，Td為比較器CMP1的延時)

由上述可知，最終形成的時鐘周期與比較器CMP1的延時Td有關。而在CMOS工藝中，比較器的延時會隨著溫度的變化而發生較大的變化(尤其在低功耗應用下)，且該變化會直接影響時鐘周期的大小，降低了生成的時鐘周期的精確度。

因此，有必要提供一種改進的CMOS時鐘產生器來克服上述缺陷。

技術實現要素：

本發明的目的是提供一種CMOS時鐘產生器，本發明的CMOS時鐘產生器產生的時鐘信號的時鐘周期與比較器的延遲無關，規避了不同溫度情況下比較器的延遲不同而造成的輸出時鐘周期不同的問題，降低了溫度係數，提高時鐘周期的精確度。

為實現上述目的，本發明提供一種CMOS時鐘產生器，其包括電流生成單元、周期信號生成單元、電壓負反饋單元及方波信號生成單元；所述電流生成單元分別與外部電源、周期信號生成單元、電壓負反饋單元連接，並為所述周期信號生成單元、電壓負反饋單元提供工作電流；所述周期信號生成單元還與所述電壓負反饋單元、方波信號生成單元連接，以產生一周期性的斜坡信號；所述方波信號生成單元還與所述電壓負反饋單元連接，以將所述周期性的斜坡信號轉換成方波信號，並輸出時鐘信號，所述電壓負反饋單元用以調節所述周期信號生成單元產生的周期性的斜坡信號的周期大小。

較佳地，所述電壓負反饋單元包括第一電阻、第一電容及運算放大器；所述第一電阻的一端與所述周期信號生成單元連接，另一端與所述運算放大器的負相輸入端連接；所述第一電容一端與所述運算放大器的負相輸入端連接，另一端與所述運算放大器的輸出端連接；所述運算放大器的正相輸入端與所述電流生成單元連接，且所述運算放大器的輸出端與所述方波信號生成單元連接。

較佳地，所述電流生成單元包括第一場效應管、第二場效應管、第三場效應管及第二電阻；所述第一場效應管、第二場效應管及第三場效應管的源極均與外部電源連接，且所述第一場效應管、第二場效應管及第三場效應管的柵極均與所述運算放大器的正相輸入端連接，所述第一場效應管的柵極與漏極共同連接並與所述第二電阻的一端連接，所述第二電阻的另一端接地；所述第二場效應管與第三場效應管的漏極均與所述周期信號生成單元連接。

較佳地，所述周期信號生成單元包括第四場效應管、第五場效應管、第六場效應管、第七場效應管、第二電容及第三電容，所述第四場效應管、第五場效應管、第六場效應管及第七場效應管的柵極均與所述方波信號生成單元連接，所述第四場效應管的源極與所述第二場效應管的漏極連接，所述第四場效應管的漏極、第六場效應管的漏極、第二電容的一端共同連接並與所述第一電阻的一端連接，所述第五場效應管的漏極、第七場效應管的漏極、第三電容的一端共同連接並與所述第一電阻的一端連接，所述第五場效應管的源極與所述第三場效應管的漏極連接，所述第六場效應管的源極、第七場效應管的源極、第二電容的另一端及所述第三電容的另一端均接地。

較佳地，所述第二電容與第三電容結構參數相同。

較佳地，所述方波信號生成單元包括比較器與反相器，所述運算放大器的輸出端、第四場效應管的漏極均與所述比較器的正相輸入端連接，所述運算放大器的輸出端、第五場效應管的漏極均與所述比較器的負相輸入端連接；所述比較器的輸出端與所述反相器的輸入端連接，且所述比較器的輸出端還分別與第五場效應管的柵極、第七場效應管的柵極連接；所述反相器的輸出端輸出時鐘信號，且所述反相器的輸出端還分別與第四場效應管的柵極、第六場效應管的柵極連接。

較佳地，所述電壓負反饋單元還包括第一開關與第二開關，所述第一開關的兩端分別連接所述第一電阻的一端與第四場效應管的漏極，所述第二開關的兩端分別連接所述第一電阻的一端與第五場效應管的漏極。

較佳地，所述比較器的輸出端的電壓控制所述第一開關的開/關，所述反相器的輸出端的電壓控制所述第二開關的開/關。

較佳地，所述方波信號生成單元還包括第三開關、第四開關、第五開關及第六開關；所述第三開關的兩端分別連接所述比較器的正相輸入端與運算放大器的輸出端；所述第四開關的兩端分別連接所述比較器的正相輸入端與第四場效應管的漏極；所述第五開關的兩端分別連接所述比較器的負相輸入端與運算放大器的輸出端；所述第六開關的兩端分別連接所述比較器的負相輸入端與第五場效應管的漏極。

較佳地，所述比較器的輸出端的電壓控制所述第四開關與第五開關的開/關，所述反相器的輸出端的電壓控制所述第三開關與第六開關的開/關。

與現有技術相比，本發明的CMOS時鐘產生器由於還包括電壓負反饋單元，所述電壓負反饋單元對所述周期信號生成單元產生的周期性的斜坡信號的周期進行調節，使得所述方波信號生成單元產生的輸出時鐘信號的周期與比較器的延遲無關，避免了因在不同溫度情況下比較器的延遲不同，而造成的輸出時鐘信號的周期不同的問題，因此降低了輸出時鐘信號周期的溫度係數，提高輸出時鐘信號周期的精確度。

通過以下的描述並結合附圖，本發明將變得更加清晰，這些附圖用於解釋本發明的實施例。

附圖說明

圖1為現有技術的CMOS時鐘產生器的電路結構圖。

圖2為本發明CMOS時鐘產生器的結構框圖。

圖3為本發明CMOS時鐘產生器的電路結構圖。

具體實施方式

現在參考附圖描述本發明的實施例，附圖中類似的元件標號代表類似的元件。如上所述，本發明提供了一種CMOS時鐘產生器，本發明的CMOS時鐘產生器產生的時鐘信號的時鐘周期與比較器的延遲無關，規避了不同溫度情況下比較器的延遲不同而造成的輸出時鐘周期不同的問題，降低了溫度係數，提高時鐘周期的精確度。

請參考圖2，圖2為本發明CMOS時鐘產生器的結構框圖。如圖所示，本發明的CMOS時鐘產生器包括電流生成單元、周期信號生成單元、電壓負反饋單元及方波信號生成單元。所述電流生成單元分別與外部電源VDD、周期信號生成單元、電壓負反饋單元連接；所述電流生成單元為周期信號生成單元提供一固定大小的直流充放電電流，且,該充放電電流的大小直接影響周期信號生成單元所生成的信號周期大小，另外電壓負反饋單元正常工作所需的偏置電壓也是由所述電流生成單元所生成的電流轉化而成。所述周期信號生成單元還與所述電壓負反饋單元、方波信號生成單元連接，以產生一周期性的斜坡信號，並且將所述周期性的斜坡信號傳輸至電壓負反饋單元和方波信號生成單元；所述方波信號生成單元還與所述電壓負反饋單元連接，以將所述周期性的斜坡信號轉換成方波信號，並輸出時鐘信號，另外該時鐘信號反饋至周期信號生成單元和電壓負反饋單元；所述電壓負反饋單元用以調節所述周期信號生成單元產生的信號周期大小，使其周期大小與比較器的延遲無關。

具體地，請再結合參考圖3，圖3為本發明CMOS時鐘產生器的電路結構圖。如圖所示，所述電壓負反饋單元包括第一電阻R1、第一電容C1及運算放大器OP；所述第一電阻R1的一端與所述周期信號生成單元連接，另一端與所述運算放大器OP的負相輸入端連接；所述第一電容C1一端與所述運算放大器OP的負相輸入端連接，另一端與所述運算放大器OP的輸出端連接；所述運算放大器OP的正相輸入端與所述電流生成單元連接，且所述運算放大器OP的輸出端VF與所述方波信號生成單元連接，在本發明中設定所述運算放大器OP輸出端VF的電壓為VF；從而所述電壓負反饋單元對所述周期信號生成單元產生的斜坡信號的周期進行調節，由於所述斜坡信號的周期與方波信號生成單元產生的方波信號的周期相同，因此降低了輸出方波信號(輸出時鐘信號)的溫度係數。

其中，所述電流生成單元包括第一場效應管M1、第二場效應管M2、第三場效應管M3及第二電阻R2；所述第一場效應管M1、第二場效應管M2及第三場效應管M3的源極均與外部電源VDD連接，且在本發明的優選實施例中，所述第一場效應管M1、第二場效應管M2及第三場效應管M3具有相同的參數特徵，從而流過所述第一場效應管M1、第二場效應管M2及第三場效應管M3的電流均設定為I1。所述第一場效應管M1、第二場效應管M2、第三場效應管M3的柵極及所述運算放大器OP的正相輸入端共同連接並形成節點Vd1，且在本發明中，設定該節點Vd1的電壓值為Vd1。所述第一場效應管M1的柵極與漏極共同連接並與所述第二電阻R2的一端連接，即該連接點的電壓值也為Vd1，所述第二電阻R2的另一端接地。所述第二場效應管M2與第三場效應管M3的漏極均與所述周期信號生成單元連接；以為所述周期信號生成單元提供相應的工作電流。

另外，所述周期信號生成單元包括第四場效應管M4、第五場效應管M5、第六場效應管M6、第七場效應管M7、第二電容C2及第三電容C3。其中，所述第二電容C2與第三電容C3結構參數相同。所述第四場效應管M4、第五場效應管M5、第六場效應管M6及第七場效應管M7的柵極均與所述方波信號生成單元連接，以將所述周期信號生成單元產生的周期性的斜坡信號輸入至所述方波信號生成單元。所述第四場效應管M4的源極與所述第二場效應管M2的漏極連接，從而所述第二場效應管M2的電流I1輸入至所述第四場效應管；所述第四場效應管M4的漏極、第六場效應管M6的漏極、第二電容C2的一端共同連接並形成節點VC1，使得所述第二場效應管M2的電流I1可對所述第二電容C2充電，且在本發明中設定所述節點VC1的電壓值為VC1，所述節點VC1還與所述第一電阻R1的一端連接。所述第五場效應管M5的漏極、第七場效應管M7的漏極、第三電容C3的一端共同連接並形成節點VC2，所述節點VC2還與所述第一電阻R1的一端連接，使得所述第三場效應管M3的電流I1可通過所述第五場效應管M5對所述第三電容C3充電；且在本發明中設定所述節點VC2的電壓值為VC2。所述第五場效應管M5的源極與所述第三場效應管M3的漏極連接，所述第六場效應管M6的源極、第七場效應管M7的源極、第二電容C2的另一端及所述第三電容C3的另一端均接地。

再有，所述方波信號生成單元包括比較器CMP與反相器INV，所述運算放大器OP的輸出端VF、第四場效應管M4的漏極均與所述比較器CMP的正相輸入端連接，也即節點VF與節點VC1均與所述比較器CMP的正相輸入端連接；所述運算器OP的輸出端VF、第五場效應管M5的漏極均與所述比較器CMP的反相輸入端連接,也即節點VF與節點VC2均與所述比較器CMP的反相輸入端連接；所述比較器CMP的輸出端VOP與所述反相器INV的輸入端連接，且所述比較器CMP的輸出端VOP還分別與第五場效應管M5的柵極、第七場效應管M7的柵極連接。所述反相器INV的輸出端VON輸出時鐘信號，且所述反相器INV的輸出端還分別與第四場效應管M4的柵極、第六場效應管M6的柵極連接。

作為本發明的優選實施方式，所述電壓負反饋單元還包括第一開關S1與第二開關S2。所述第一開關S1的兩端分別連接所述第一電阻R1的一端與第四場效應管M4的漏極，也即為節點VC1；另外，所述比較器CMP的輸出端VOP的電壓控制所述第一開關S1的開/關，且在本發明中，當所述比較器CMP的輸出端VOP的電壓為高電平時，所述第一開關S1閉合；從而可通過調節所述比較器CMP的輸出端VOP的電壓而控制所述第一開關S1的閉合或斷開，進而控制所述第一電阻R1與所述節點VC1連接或斷開連接，也即是控制所述電壓負反饋單元與所述節點VC1連接或斷開連接。所述第二開關S2的兩端分別連接所述第一電阻R1的一端與第五場效應管M5的漏極，也即為節點VC2；另外，所述反相器INV的輸出端VON的電壓控制所述第二開關S2的開/關，且在本發明中，當所述反相器INV的輸出端VON的電壓為高電平時，所述第二開關S2閉合；從而可通過調節所述反相器INV的輸出端VON的電壓而控制所述第二開關S2的閉合或斷開，進而控制所述第一電阻R1與所述節點VC2連接或斷開連接，也即是控制所述電壓負反饋單元與所述節點VC2連接或斷開連接。

作為本發明的優選實施方式，再有，所述方波信號生成單元還包括第三開S3關、第四開關S4、第五開關S5及第六開關S6。所述第三開關S3的兩端分別連接所述比較器CMP的正相輸入端與運算放大器OP的輸出端VF；所述第四開關S4的兩端分別連接所述比較器CMP的正相輸入端與第四場效應管M4的漏極，也即節點VC1；所述第五開關S5的兩端分別連接所述比較器CMP的反相輸入端與運算放大器OP的輸出端VF；所述第六開關S6的兩端分別連接所述比較器CMP的反相輸入端與第五場效應管M5的漏極，也即節點VC2。所述比較器CMP的輸出端VOP的電壓控制所述第四開關S4與第五開關S5的開/關，所述反相器INV的輸出端VON的電壓控制所述第三開關S3與第六開關S6的開/關。與上述第一開關S1及第二開關S2相同地，所述第三開S3關、第四開關S4、第五開關S5及第六開關S6均在其控制端的電壓為高電平時閉合，具體不再細述。

請再結合參考圖2與圖3，描述本發明CMOS時鐘產生器的工作原理：

本發明CMOS時鐘產生器可工作在兩個狀態，狀態1和狀態2。當工作於狀態1時，比較器CMP的輸出端VOP的電壓為高電平，而反相器INV的輸出端VON的電壓為低電平。當工作於狀態2時，比較器CMP的輸出端VOP的電壓為低電平，而反相器INV的輸出端VON的電壓為高電平。整個電路的工作狀態會在狀態1和狀態2之間周期切換。

假設在初始狀態時，電路處於狀態1，此時第四場效應管M4與第七場效應管M7導通，第五場效應管M5與第六場效應管M6截止，第一開關S1、第四開關S4、第五開關S5閉合，第二開關S2、第三開關S3、第六開關S6斷開，則，節點VC1同時與所述電壓負反饋單元及比較器CMP的正相輸入端連接，運算放大器OP的輸出端VF與比較器CMP的負相輸入端連接；此時，第二電容C2被充電，比較器CMP正、負輸入端分別與第二電容C2的一端(節點VC1)和運算放大器OP輸出端VF相連接。當第二電容C2一端電壓大小(VC1的大小)被充電至VF時，比較器CMP發生翻轉，電路狀態進入狀態2。進入狀態2後，所述第四場效應管M4與第七場效應管M7截止，第五場效應管M5與第六場效應管M6導通，第一開關S1、第四開關S4、第五開關S5斷開，第二開關S2、第三開關S3、第六開關S6閉合，則，節點VC2同時與所述電壓負反饋單元及比較器CMP的負相輸入端連接，運算放大器OP的輸出端VF與比較器CMP的正相輸入端連接；此時，所述第三電容C3被充電，第二電容C2電壓被置零，當第三電容C3的電壓被充電至VF時整個電路再次進入狀態1，從而形成周期振蕩。

將該電路的振蕩周期記為T，狀態1和狀態2的持續時間均為T/2,且所述第二電容C2與第三電容C3為相同的大小，其容值設定均為C。設在狀態2剛好轉化為狀態1的時刻為t＝0(t為時間),那麼第二電容C2一端電壓VC1滿足以下關係:

另外，所述電壓反饋單元使得所述運算放大器OP的正、負輸入端電壓相等。另外由於第一電容C1對於直流信號為斷路，第一電阻R1兩端的電壓信號的直流分量相等。在狀態1時，第一電阻R1一端節點的電壓為VC1,因此可以得到以下關係：

從而可以求解出T＝4*R2*C。因此本發明的時鐘生成單元所產生的時鐘周期只與第二電阻R2和第二電容C2(或第三電容C3)的大小有關，與比較器CMP的延遲無關，從而避免了因在不同溫度情況下比較器的延遲不同，而造成的輸出時鐘信號的周期不同的問題，因此降低了輸出時鐘信號周期的溫度係數，提高了輸出時鐘信號周期的精確度。

以上結合最佳實施例對本發明進行了描述，但本發明並不局限於以上揭示的實施例，而應當涵蓋各種根據本發明的本質進行的修改、等效組合。