具有帶嵌入線和金屬界定焊盤的襯底的器件封裝的製作方法
2023-10-29 09:57:47 2
具有帶嵌入線和金屬界定焊盤的襯底的器件封裝的製作方法
【專利摘要】使得能夠減小凸點間距的封裝件襯底及其封裝件組件。表面高度金屬特徵被嵌入到表面層電介質層中，該表面層電介質層具有從表面層電介質的頂表面突出的表面拋光以供無阻焊劑地組裝至具有焊料的連接點的IC晶片。封裝件襯底被製造以實現多個跡線布線層，每個跡線布線層能減小最小跡線寬度和間距。
【專利說明】具有帶嵌入線和金屬界定焊盤的襯底的器件封裝
【技術領域】
[0001]本發明的實施例涉及半導體器件，更具體地涉及半導體器件封裝。
【背景技術】
[0002]諸如微處理器之類的集成電路(IC)器件經常被如此封裝，即使用微球凸點技術將晶片安裝於封裝件襯底。業界的進步不斷對能夠以減小的凸點間距增加晶片輸入/輸出(I/o)的器件封裝提出要求。用於微球技術的傳統封裝件襯底一般通過半加成工藝(SAP)製造出，如圖1所示。
[0003]如圖1所示，SAP100首先在形成於襯底101其中一個層內的金屬化焊盤102上形成電介質構造層104。然後在電介質構造層104內雷射鑽鑿通孔109，並在襯底上形成金屬籽晶層115。臨時抗蝕圖案120被平版印刷地圖案化在金屬籽晶層115上，並且導電跡線和通路125被電鍍在金屬籽晶層115上。然後除去臨時抗蝕圖案120並將金屬籽晶層115蝕去。SAP100以這種方式繼續以在封裝件襯底上構造任何數量的金屬化層，直到焊料球要附連至的第一(即，頂)層金屬形成為止。假設導電跡線和通路125是表面層金屬，阻焊膜140然後被形成在導電跡線和通路125上。阻焊膜140然後被平版印刷地圖案化以在金屬化焊盤136上形成開口，並對金屬化焊盤136的露出部分施加表面拋光145。然後使用微球技術將焊料球150置於阻焊掩模開口內，該焊料球150然後被回流(reflow)。
[0004]在組裝時，諸如作為晶片側C4工藝的一部分形成的銅柱之類的晶片連接點則被對準於回流焊料球150，並執行另一焊料回流以使晶片與襯底接合。底部填充和/或密封工藝則使使用微球技術的傳統工藝變得完善。
[0005]隨著基於對更高I/O布線的需求使凸點間距縮小，封裝件襯底線和間距相應地減小，這對當前SAP取得高產出提出了重大挑戰。減小的凸點間距也對當前微球技術取得高的後端產率(由凸點橋接和缺失的焊料球造成的最小損失)提出了要求。為了在減小的凸點間距下取得這些高產率，焊料球直徑應當更低，這導致更低的凸點高度，這對組件去焊劑工藝來說是一個挑戰。
【專利附圖】
【附圖說明】
[0006]圖1是傳統半加成襯底製造工藝的橫截面圖；
[0007]圖2A是根據本發明一個實施例用於減小的凸點間距的封裝件襯底製造工藝的流程圖；
[0008]圖2B是示出根據本發明一個實施例的圖2A所述的封裝件襯底製造工藝中的階段的選擇操作的橫截面圖；
[0009]圖3A是根據本發明一個實施例用於減小的凸點間距的封裝件襯底製造工藝的流程圖；
[0010]圖3B是示出根據本發明一個實施例的圖3A所述的封裝件襯底製造工藝中的階段的選擇操作的橫截面圖；[0011]圖4A是根據本發明一個實施例用於減小的凸點間距的封裝件襯底製造工藝的流程圖；
[0012]圖4B是示出根據本發明一個實施例的圖4A所述的封裝件襯底製造工藝中的階段的選擇操作的橫截面圖；
[0013]圖5是根據本發明一個實施例利用具有減小的凸點間距的襯底的組裝工藝的流程圖；
[0014]圖6-7是示出根據本發明一個實施例用於具有減小的凸點間距的襯底的圖5A中描述的封裝件組裝工藝中的階段的選擇操作的橫截面圖。
【具體實施方式】
[0015]在以下描述中，陳述許多具體細節以提供對本發明的透徹理解。對本領域技術人員顯而易見的是，沒有這些具體細節也可實踐本發明。在其它實例中，公知的特徵——例如特定製造技術一不被詳細描述以免不必要地使本發明變得晦澀。本說明書中對「實施例」的引用意味著結合該實施例描述的具體特徵、結構、材料或特性被包含於本發明的至少一個實施例中。因此，在貫穿本說明書的各個地方，短語「在實施例中」的出現不一定都指代本發明的同一實施例。 而且，特定特徵、結構、材料或特性可按照任何合適的方式在一個或多個實施例中組合。同樣要理解，附圖中示出的各示例性實施例僅為解說性表示並且不一定按比例繪出。
[0016]本文中可使用術語「耦合的」和「連接的」及其衍生詞來描述組件之間的結構關係。應當理解，這些術語並不旨在作為彼此的同義詞。相反，在具體實施例中，「連接的」用於指示兩個或更多個要素彼此直接物理或電接觸。「耦合的」可用於指示兩個或更多個要素彼此之間直接或間接(在它們之間具有其它中介要素)物理接觸或電接觸，和/或兩個或更多個要素共同作用或彼此相互作用(例如，在因果關係中)。
[0017]本文使用的術語「在…上方」、「在…下方」、「在…之間」和「在…上」指的是一個材
料層相對其它材料層的相對位置。如此，例如，置於另一個層上方或下方的一個層可與該另一個層直接接觸或者可具有一個或多個中介層。此外，置於兩個層之間的一個層可直接接觸這兩個層，或者可具有一個或多個中介層。相反，第一層「在第二層上」是與該第二層接觸。另外，假設相對於襯底執行操作而不考慮襯底的絕對取向，提供一個層相對於其它層的相對位置。
[0018]本文描述製造集成電路(IC)晶片封裝件襯底的方法，該封裝件襯底使得IC晶片-襯底組件能夠以減小的凸點間距形成在封裝件內。在某些實施例中，封裝件襯底被製造以利於這樣的組裝:將焊料球置於晶片側上並涉及焊料與襯底上的金屬界定焊盤而不是由阻焊劑界定的焊盤的直接接觸。因而，在某些這樣的實施例中，在將晶片耦合至封裝件襯底前沒有阻焊劑出現在封裝件襯底的表面上並且沒有焊料被設置在封裝件襯底上。本文描述的用於嵌入表面金屬特徵的製造工藝可重複多次以在多個層上提供布線。在表面層金屬特徵暴露於底部填充(而不是例如阻焊劑)的情形下可能存在的BHAST可靠性問題，通過將金屬特徵嵌入到表面層電介質膜中得以緩解。
[0019]圖2A是根據本發明一個實施例用於減小的凸點間距的封裝件襯底製造工藝200的流程圖。圖2B提供示出根據一示例性實施例的封裝件襯底製造工藝200中的階段的選擇操作的橫截面圖。
[0020]工藝200開始於操作201，它將電介質層(例如圖2B中的表面電介質層110)層壓在襯底構造層101內經圖案化的金屬層(例如，亞表面層(sub-surface-level)金屬特徵105)上。總地來說，經圖案化的金屬層和經圖案化的金屬層之下的任何數量的層可以業內已知的任何方式形成。例如，經圖案化的金屬層可以是通過與圖1所示類似的SAP形成的頂部構造層。電介質層可以是業內已知的任何組成並以任何傳統方式施加在經圖案化的亞表面層金屬層之上。在一特定實施例中，電介質層110包括具有二氧化矽填充物的聚合物(基於環氧樹脂的樹脂)以提供滿足封裝件可靠性需求的合適機械特性。材料必須也具有合適的燒蝕速率以允許如本文其它部分描述的雷射圖案化。
[0021]回到圖2A，在操作209中在電介質層(例如表面電介質層110)中雷射鑽鑿通孔(例如圖2B中的通孔210)以使下面的金屬層的一部分露出。可使用任何傳統技術，例如採用CO2雷射器。在操作211，電介質被進一步雷射圖案化以形成跡線凹進(例如圖2B中的跡線凹進212)和/或焊盤凹進(未繪出)，其在電介質中的深度小於通路的深度(即亞表面層金屬特徵105不因為在操作211中的圖案化而露出)。如圖2B所示，跡線凹進212與下面的亞表面層金屬特徵105橫向地間隔開。儘管圖2B中未示出，然而應當理解位於通路231之上的焊盤凹進(例如類似於圖4B所示的焊盤凹進)也可通過形成跡線凹進212的工藝來形成。為了形成跡線凹進212和/或焊盤凹進，可例如用準分子雷射器執行雷射圖案化。
[0022]接著，在操作214，沉積籽晶層(例如圖2B中的籽晶層215)。在一個實施例中，使用無電鍍來形成籽晶層215。例如，可沉積諸如鈀(Pd)之類的催化劑，然後執行無電鍍鍍銅工藝。在一替代實施例中，使用物理氣相沉積(即濺射)技術來沉積籽晶層215。
[0023]然後在操作224例如通過電解鍍覆工藝填充通孔、跡線凹進和/或焊盤凹進。如圖2B所示，執行電解鍍銅工藝來沉積填充金屬225。在操作226，然後通過蝕刻、拋光磨削、化學-機械拋光等工藝中的一個或多個去除過度鍍覆的填充金屬，以使填充金屬225平整化。例如，可使用化學、機械拋光(CMP)或拋光磨削來首先使填充金屬225平整並隨後可施加蝕刻以從表面層電介質層110的頂表面去除任何殘留的填充金屬225，由此刻畫出嵌入的金屬化通路231和嵌入的金屬化跡線232。嵌入的金屬化跡線232可以是頸縮跡線，它攜帶來自連接線的信號，該連接線已在別處形成在管芯和襯底之間並因此可以不直接粘連於管芯側上的焊料。如進一步解說的，亞表面層金屬特徵105具有相鄰於表面層電介質層110的側壁，在表面層電介質層110中嵌入有金屬化通路231和金屬化跡線232。
[0024]對於籽晶層被無電鍍的實施例，可在操作235去除在操作227後殘留的任何催化劑以消除表面拋光金屬隨後鍍覆到表面層電介質層110的風險。多種化學手段是商業可得的，用以根據所採用的填充金屬和催化劑去除催化劑。例如圖2B所示，可用商業可得的溼式化學處理去除Pd催化劑229而不蝕刻銅填充金屬225。對於濺射籽晶層的實施例，可跳過操作235。
[0025]在操作243,表面拋光金屬被形成在嵌入金屬特徵的所有露出表面(例如嵌入的金屬化通路231和嵌入的金屬化跡線232的頂表面)上，由此形成超出表面層電介質層110的頂表面的突出。儘管表面拋光金屬與填充金屬225具有不同的組成，但是可採用多種表面拋光金屬組成或鍍覆的疊層。在圖2B所示的示例性實施例中，使用無電鍍工藝來形成含至少一個鎳(Ni)層的表面拋光金屬245，並可進一步包括附加層，例如鈀(Pd)和/或金(Au)。在一示例性實施例中，表面拋光金屬245包括6-8 μ m厚的鎳層。
[0026]在一個實施例中，諸如Pd之類的催化劑僅被形成在露出的銅填充金屬225上(例如由於表面拋光工藝中的預處理和Pd活化步驟相比籽晶層沉積工藝的差異，Pd催化劑將僅留存在露出的銅金屬上)。由於沒有催化劑出現在表面層電介質層110上，表面拋光金屬可以自對準方式鍍覆以使填充金屬225不需要掩模並因此不需要額外的覆蓋/尺寸誤差裕量。由於表面拋光金屬245僅形成在通路上，「頂焊盤」在本文中被稱為「金屬界定的」而不是光界定或阻焊劑界定的。表面拋光金屬在連接點處的臨界尺寸(CD)或最小橫向寬度Wsf則將會至少與下面嵌入的金屬化通路231或嵌入的金屬化跡線232的最大直徑Wv —樣大，但僅大過Wv至表面拋光金屬245在電鍍工藝期間經歷橫向擴展的程度。由於金屬跡線232被嵌入到表面層電介質層110的頂表面之下，因此表面拋光金屬245不鍍覆在填充金屬的側壁上，這允許減小相鄰的嵌入金屬化跡線232之間的間隔。在Wv大約為60-65 μ m的一個實施例中，Wsf將在任何地方從等於Wv (對於各向異性鍍)至小於Wv加上表面拋光金屬245厚度的兩倍(對於各向同性鍍)。在連接點具有大約90 μ m的間距(即凸點間距)和焊盤尺寸63 μ m的特定實施例中，嵌入的金屬跡線232具有大約9 μ m的最小間距(與最靠近的相鄰金屬特徵具有9 μ m最小橫向間隔的9 μ m最小橫向尺寸跡線)以提供比通過SAP可能達到的更高的I/O布線密度。
[0027]如圖2A中進一步展示的，工藝200可重複操作201、209、211、214、224、227和235以例如通過微帶和帶狀線布線兩者將金屬特徵嵌入至多個層並實現多個I/o布線層。通過嵌入金屬化跡線232的多個層，相比I/O布線僅對表面層金屬層可得的情形可獲得高得多的I/O密度。在執行期望次數的重複後，工藝200通過自對準錶面拋光鍍覆操作243完成。
[0028]圖3A是根據本發明一個實施例用於減小的凸點間距的封裝件襯底製造工藝300的流程圖。圖3B提供示出根據一示例性實施例的封裝件襯底製造工藝300中的階段的選擇操作的橫截面圖。
[0029]如圖3A所示，在操作201，電介質層(例如圖3B中的表面層電介質層110)以與圖2A中描述的基本相同方式被層壓在經圖案化的金屬層(例如亞表面層金屬特徵105)之上。在操作209，在電介質層(例如表面層電介質層110)中雷射鑽鑿通孔(例如圖3B中的通孔210)以使下面的金屬層的一部分(例如亞表面層金屬特徵105)露出。
[0030]在操作303，永久性光可界定層(例如圖3B中的305)被層壓或塗覆。適用於諸如受控塌陷晶片連接(C4)應用之類的應用的任何材料可被利用作永久性光可界定層305。例如，永久性光可界定層305可以是光可界定的聚醯亞胺。在操作307，永久性光可界定層被露出並使用任何傳統平版印刷技術被圖案化以形成經圖案化的凹進，例如跡線凹進212和焊盤凹進223，如圖3B所示。在該示例性實施例中，跡線凹進212具有大約5 μ m的⑶而焊盤凹進223具有大約75 μ m的⑶，其中嵌入的金屬化通路231具有大約50-55 μ m的最大直徑Wv。
[0031]操作214、224、227和235隨後以本文別處針對工藝200描述的相同方式執行，但在操作227通過填充金屬225的平整化和/或回蝕使永久性光可界定層305的頂表面露出並刻畫嵌入的金屬化通路231、嵌入的金屬化頂焊盤233以及嵌入的金屬化跡線232。如所不出的，與SAP技術不同，亞表面層金屬特徵105具有相鄰於表面層電介質層110的側壁，在表面層電介質層110內嵌入有金屬化通路231。另外，由於至少一些永久性光可界定層305被永久性地保留在封裝件襯底中(如果採用不帶選擇性回蝕的CMP平整化方法，光可界定層中的一些可被去除)，用以在頂焊盤233的側壁上形成籽晶層215的催化劑(例如鈀)將殘留在頂焊盤233和表面層電介質層110之間的界面處。永久性光可界定層305的頂表面上的催化劑229可需要或不需要在表面拋光鍍覆前通過溼式化學處理去除，這依賴於使永久性光可界定層305的頂表面露出所採用的工藝。例如，使用CMP使永久性光可界定層305的頂表面露出也能從頂表面充分地去除任何催化劑。
[0032]如圖3A中進一步展示的，工藝300可重複操作201、209、303、307、214、224、227和
235以例如通過微帶和帶狀線布線兩者將金屬特徵嵌入到多個層中並實現多個I/O布線層。通過嵌入的金屬化跡線232的多個層，相比I/O布線僅在表面層金屬層中可得的情形可獲得高得多的I/O密度。在執行期望次數的重複後，工藝300通過自對準錶面拋光金屬鍍覆操作243完成。
[0033]在從永久性光可界定層305的頂表面去除用於形成籽晶層215的任何催化劑之後，在操作243鍍覆表面拋光金屬245。在一實施例中，鍍覆是自對準的，受銅的露出面積限制(在嵌入的金屬化頂焊盤233、嵌入的金屬化通路231或嵌入的金屬化跡線232處)。由於嵌入的金屬化跡線232的側壁不被露出，因此表面拋光金屬245的鍍覆更各向異性，這允許在相鄰的嵌入金屬化跡線232和與金屬化跡線232相鄰的嵌入的金屬化頂焊盤233之間形成最小距離，例如對於1:1的線:空隔間距大約為5 μ m(在具有75 μ m焊盤的90 μ m凸點間距的情形下)，即使當表面拋光金屬厚度大於相鄰嵌入的金屬填充特徵之間的最小距離的至少一半時(例如大於相鄰的嵌入金屬化跡線232之間的最小空間的一半)。永久性光可界定電介質305使得設置在金屬化通路231之上的頂焊盤233能夠成形。在一示例性實施例中，頂焊盤233具有比通路的最大直徑Wv更大的最大橫向尺寸。
[0034]圖4A是根據本發明一個實施例用於減小的凸點間距的封裝件襯底製造工藝400的流程圖。圖4B提供示出根據一示例性實施例的封裝件襯底製造工藝400中的階段的選擇操作的橫截面圖。
[0035]工藝400開始於操作201，它將電介質層(例如圖4B中的表面層電介質層110)層壓在襯底構造層101內經圖案化的金屬層(例如亞表面層金屬特徵105)上。如本文別處描述的，經圖案化金屬層和經圖案化金屬層之下的任何數量層可以業內已知的任何方式形成(例如通過SAP技術)。電介質層可以是業內已知的任何組成並以任何傳統方式施加在經圖案化的亞表面層金屬層之上。在一特定實施例中，電介質層110包括具有二氧化矽填充物的聚合物(基於環氧樹脂的樹脂)以提供滿足封裝件可靠性需求的合適機械特性。該材料還具有合適的燒蝕速率以允許如本文其它部分描述的雷射圖案化。
[0036]回到圖4A，在操作209中在電介質層(例如表面層電介質層110)中雷射鑽鑿通孔(例如圖4B中的通孔210)以使下面的金屬層的一部分露出。可使用任何傳統技術，例如採用CO2雷射器。在操作211，電介質被進一步圖案化以形成凹進。圖4B示出跡線凹進212和焊盤凹進233，每個凹進具有深入表面層電介質的深度，該深度小於通路的深度(即亞表面層金屬特徵105不因為在操作211的圖案化而露出)。為簡明描述起見，圖4B示出寬通路實施例和金屬化頂焊盤實施例，但要理解寬通路和金屬化焊盤實施例不需要混合在單個封裝件襯底中，相反其中的一個或另一個一般被應用在給定的襯底中。如工藝200那樣，經圖案化的凹進可通過雷射圖案化來形成。
[0037]接著，在操作214，沉積籽晶層(例如圖24中的籽晶層215)。如工藝200那樣，可使用無電鍍技術來形成籽晶層215。例如，可沉積諸如Pd之類的催化劑，然後執行無電鍍鍍銅工藝。在一替代實施例中，使用物理氣相沉積(即濺射)技術來沉積籽晶層215。
[0038]然後在操作224例如通過電解鍍覆工藝填充通路凹進、頂焊盤凹進和跡線凹進。如圖4B所示，執行電解鍍銅工藝來沉積填充金屬225。然後在操作226，通過蝕刻、拋光磨肖IJ、化學-機械拋光等工藝中的一個或多個去除過度鍍覆的填充金屬，以使填充金屬225平整化。例如，可使用CMP首先使填充金屬225平整化，然後採用蝕刻以在表面層電介質層110的頂表面上僅留下薄的金屬籽晶層215以供後繼的表面拋光金屬的電解鍍覆。如所示的，亞表面層金屬特徵105具有相鄰於表面層電介質層110的側壁,在表面層電介質層110中嵌入有金屬化通路231、金屬化跡線232和頂焊盤233。
[0039]如圖4A中進一步展示的，工藝400可重複操作201、209、211、214、224、227以例如通過微帶和帶狀線布線兩者將金屬特徵嵌入到多個層並實現多個布線層。通過嵌入的金屬化跡線232的多個層，相比布線僅對表面層金屬層可得的情形可獲得高得多的I/O密度。在執行期望次數的重複後，工藝400通過拋光金屬鍍覆操作420完成。
[0040]在操作420，使用業內已知的任何技術來層壓和圖案化幹膜抗蝕劑(DFR)。在圖4B中所示的示例性實施例中，DFR421被圖案化以露出嵌入的金屬化通路231 (和/或嵌入的金屬化頂焊盤233)中的填充金屬225但不露出嵌入的金屬化跡線232。為了將對準變化考慮在內，DFR421中的開口可具有較小的橫向尺寸以形成具有橫向尺寸Wsf的表面拋光，該橫向尺寸Wsf小於嵌入的金屬填充特徵(例如Wtp)。
[0041]在操作445，將表面拋光金屬鍍覆在露出的通路填充金屬之上至小於DFR厚度的厚度。表面拋光金屬可以是本文別處描述的任何一種，例如可包括N1、Pd和Au金屬層的疊層或Ni和Au金屬層的疊層。如圖4B所示，拋光金屬425鍍覆在殘留籽晶層215不受DFR421保護的區域上。由於嵌入的金屬化跡線232受DFR保護，因此沒有表面拋光金屬形成。相鄰金屬化跡線232之間的最小距離因此被使得獨立於金屬拋光厚度。
[0042]可選擇地，在鍍覆表面拋光金屬前，也可在操作445鍍覆附加的填充金屬(例如銅)。對於直徑大約為50-55μπι的嵌入的金屬化通路231，可開鑿更大的頂焊盤開口(例如75 μ m)並隨後將附加的填充金屬和/或表面拋光金屬鍍覆至一厚度，該厚度小於籽晶層215上的超出嵌入金屬化通路231的DFR421的厚度。對於這個實施例，填充金屬形成從表面層電介質層110的頂表面突出的地形特徵(即頂焊盤)，其側壁是沒有表面拋光金屬245的。因而，頂焊盤可被嵌入到表面層電介質層110內(例如圖4B所示的嵌入的頂焊盤233)或設置在表面層電介質層110的頂表面上。
[0043]在操作422，使用任何傳統剝離工藝將DFR去除，並選擇性地蝕刻薄籽晶層215以使嵌入的金屬化通路231、嵌入的金屬化跡線232和頂焊盤233之間的表面層電介質層110露出。
[0044]圖5是根據本發明一個實施例利用具有減小的凸點間距的封裝件襯底的組裝工藝500的流程圖；
[0045]組裝工藝500開始於操作501，即在預定的襯底連接點接納具有露出的表面拋光的封裝件襯底。因而，在該示例性實施例中，在將晶片耦合至封裝件襯底前沒有阻焊劑出現在封裝件襯底的表面上並且沒有焊料被設置在表面拋光上。工藝200、300或400中製造出的任何封裝件襯底可用於組裝工藝500。圖6-7是示出根據另一示例性實施例的封裝件組裝工藝500中的階段的選擇操作的橫截面圖。如圖6-7所示，襯底連接點可以是經表面拋光的焊盤233或嵌入的金屬化通路231。
[0046]在操作502，用設置在晶片連接點上的焊料凸點接納IC晶片。儘管IC晶片通常可以是任何傳統類型的，然而在特定實施例中，IC晶片是具有大I/O數量的微處理器。在一實施例中，晶片I/o和功率焊料凸點可具有小於100 μ m的間距(例如90 μ m)。如圖6所示，IC晶片502包括在表面層晶片側金屬特徵503上的焊料凸點504。IC晶片502與表面拋光的襯底對準以使帶焊料的IC晶片連接點與表面拋光的襯底連接點對準。晶片側焊料然後在操作520熔合以將晶片固定於襯底連接點。如圖7所示，封裝件襯底在襯底連接點處具有露出的表面拋光金屬245,由此形成超過位於相鄰連接點之間的表面層電介質層110的頂表面突出的地形特徵。在特定實施例中，如本文別處所述，表面拋光金屬245具有與相鄰金屬跡線232之間的最小橫向距離的至少一半相等的厚度。
[0047]如圖7所示，晶片焊料凸點504當熔合時可包裹在從表面層電介質層110突出的表面拋光周圍以接觸表面拋光金屬245的側壁。如圖7所示，晶片焊料凸點504可直接耦合至嵌入的金屬化通路231的表面拋光(即不通過比嵌入的金屬化通路231具有更大尺寸的頂焊盤)，或者，晶片焊料凸點504可直接耦合至嵌入的金屬化233的表面拋光。
[0048]通過固定於封裝件襯底的晶片，可採用傳統底部填充650來填充IC晶片502和封裝件襯底101之間的間隙。由於沒有阻焊劑被施加於封裝件襯底，底部填充650接觸表面層電介質層110的頂表面。對於圖7B所不的實施例,底部填充650也接觸在那裡不施加表面拋光的嵌入金屬跡線232。然後使用傳統技術來完成封裝工藝。
[0049]本發明所示實施例的前面說明一包括在摘要中描述的內容一不旨在是窮盡性的或將本發明限定在所公開的準確方式。儘管在本文中出於說明性目的描述了本發明的具體實現和示例，但在本發明的範圍內可作出各種等效修改，如本領域技術人員將認識到的那樣。本發明的範圍是由下面權利要求書整體確定的，它應當根據權利要求書解釋的建立教條予以解釋。
【權利要求】
1.一種將IC晶片組裝至封裝件襯底的方法，所述方法包括: 使帶焊料的IC晶片連接點對準於封裝件襯底連接點，所述封裝件襯底連接點具有露出的表面拋光金屬，所述露出的表面拋光金屬突出超過位於相鄰襯底連接點之間的表面層電介質的頂表面，其中所述表面拋光金屬被設置在表面層金屬特徵上，所述表面層金屬特徵包括嵌入在所述表面層電介質內的填充金屬；以及 將設置在所述IC晶片連接點上的焊料熔合以將所述晶片連接點固定於所述封裝件襯底連接點。
2.如權利要求1所述的方法，其特徵在於，還包括: 底部填充所述IC晶片和封裝件襯底之間的間隙以使所述表面層電介質層的頂表面與所述底部填充接觸。
3.如權利要求1所述的方法，其特徵在於，所述填充金屬具有與所述表面拋光金屬不同的組成並且所述表面拋光金屬具有與嵌入在所述表面層電介質中的相鄰金屬特徵之間的最小橫向距離的至少一半相等的厚度。
4.一種形成集成電路(IC)封裝件襯底的方法，所述方法包括: 在第一金屬特徵上層壓第一電介質層； 在所述電介質層中激 光鑽鑿通路以使所述第一金屬特徵露出； 在所述第一電介質層上層壓永久性光可界定層； 在所述永久性光可界定層內圖案化焊盤，所述焊盤被設置在所述通路上； 將填充金屬電解鍍覆在所述通路和所述焊盤內； 將所述填充金屬平整化至所述永久性光可界定層的頂表面；以及 在所述填充金屬的頂表面上執行表面拋光金屬的自對準鍍覆。
5.如權利要求4所述的方法，其特徵在於，填充所述焊盤和通路還包括: 將催化劑沉積在所述永久性光可界定層上； 在所述催化劑上無電鍍地鍍覆籽晶層；並且 所述方法還包括用溼式化學處理從當所述填充金屬被平整化時露出的永久性光可界定層去除所述催化劑。
6.如權利要求5所述的方法，其特徵在於，在所述填充金屬之上鍍覆表面拋光金屬還包括:在所述填充金屬的露出表面上形成催化劑並鍍覆一個或多個金屬層。
7.一種形成集成電路(IC)封裝件襯底的方法，所述方法包括: 在第一金屬特徵上層壓第一電介質層； 在所述電介質層中雷射鑽鑿通路以使所述第一金屬特徵露出； 在與所述通路橫向隔開的電介質中雷射圖案化跡線； 將填充金屬電解鍍覆在所述通路和所述跡線中； 將所述填充金屬平整化至所述電介質層的頂表面； 層壓和圖案化幹膜抗蝕劑以露出通路但不露出跡線； 將表面拋光金屬鍍覆在所述露出的通路填充金屬上； 去除所述幹膜抗蝕劑；以及 使所述通路和所述跡線之間的電介質層露出。
8.如權利要求7所述的方法，其特徵在於，使所述通路和所述跡線之間的電介質層露出還包括將填充金屬籽晶層蝕去。
9.如權利要求7所述的方法，其特徵在於，在所述填充金屬上鍍覆所述表面拋光還包括鍍覆鎳、鈀和金中的一種或多種。
10.一種集成電路(IC)封裝件襯底，包括: 嵌入在表面層電介質層中的第一表面層金屬特徵，其填充金屬頂表面與所述表面層電介質的頂表面平齊；以及 在所述第一表面層金屬特徵的頂表面上設置表面拋光金屬，所述表面拋光金屬突出超過所述表面層電介質層的頂表面並具有與所述填充金屬不同的組成。
11.如權利要求10所述的IC封裝件襯底，其特徵在於，所述表面拋光金屬具有一厚度，所述厚度與嵌入在所述表面層電介質層中的第一和第二表面層金屬跡線之間的最小橫向距離的至少一半相等。
12.如權利要求10所述的IC封裝件襯底，其特徵在於，所述第一和第二表面層金屬跡線的一部分不具有表面拋光金屬。
13.如權利要求12所述的IC封裝件襯底，其特徵在於，還包括亞表面層金屬特徵，所述亞表面層金屬特徵具 有與所述表面層電介質材料相鄰的側壁。
14.如權利要求10所述的IC封裝件襯底，其特徵在於，所述第一表面層金屬特徵具有9 μ m或更小的最小橫向尺寸，並且所述第一和第二表面層金屬跡線之間的最小橫向距離僅僅 9 μ m。
15.如權利要求10所述的IC封裝件襯底，其特徵在於，所述第一表面層金屬特徵形成從所述表面層電介質層的頂表面突出的地形特徵，並且所述表面拋光金屬不被設置在所述突出的第一表面層金屬特徵的側壁上。
16.如權利要求10所述的IC封裝件襯底，其特徵在於，所述第一表面層金屬特徵包括設置在所述通路上的焊盤，所述焊盤具有比所述通路的最大直徑更大的最大橫向尺寸。
17.如權利要求10所述的IC封裝件襯底，其特徵在於，所述第一表面層金屬特徵包括Cu，所述表面拋光金屬包括鎳，而所述第一電介質包括帶二氧化矽填充物的基於環氧樹脂的樹脂。
18.一種封裝件組件，包括: 集成電路(IC)晶片，具有輸入/輸出(I/O)和功率連接點；以及 封裝件襯底，所述封裝件襯底包括: 包括嵌入到表面層電介質層中的填充金屬的第一表面層金屬特徵；以及 設置在所述填充金屬的頂表面上的表面拋光金屬，所述表面拋光金屬突出超過所述表面層電介質層的頂表面，所述表面拋光金屬具有與所述填充金屬不同的組成，所述表面拋光金屬通過焊料固定於所述連接點中的第一個。
19.如權利要求18所述的封裝件組件，其特徵在於，所述焊料包裹在所述表面拋光金屬周圍以接觸所述表面拋光金屬的側壁。
20.如權利要求18所述的封裝件組件，其特徵在於，所述IC晶片是微處理器，所述填充金屬包括銅，所述表面拋光金屬包括鎳，並且Pd出現在所述第一表面層金屬特徵的側壁和所述表面層電介質層之間的界面處。
【文檔編號】H01L23/48GK103534794SQ201180062136
【公開日】2014年1月22日 申請日期:2011年12月6日 優先權日:2010年12月22日
【發明者】M·S·赫拉德, I·A·薩拉瑪, M·K·羅伊, T·吳, Y·劉, K·O·李 申請人:英特爾公司