等離子體蝕刻方法和計算機可讀取的存儲介質的製作方法
2023-09-22 09:30:40 1
專利名稱：等離子體蝕刻方法和計算機可讀取的存儲介質的製作方法
技術領域：
本發明涉及一種對設置在半導體基板等被處理基板上的防反射膜進行等離子體蝕刻的等離子體蝕刻方法和計算機可讀取的存儲介質。
背景技術：
在半導體器件的製造工序中，對作為被處理基板的半導體晶片，利用光刻(photolitho-graphy)工序形成光致抗蝕劑圖案，將其作為掩膜來進行蝕刻。但是，在形成超細微圖案時，由光致抗蝕劑膜的下層的被蝕刻膜的光學性質和光致抗蝕劑膜的厚度的變動導致的駐波、由來自反射開槽(notching)和被蝕刻膜的折射光和反射光導致的光致抗蝕劑圖案的CD(臨界尺寸(critical dimension))的變動，不可避免地產生。因此，為了防止在被蝕刻膜的反射，在被蝕刻膜和光致抗蝕劑膜之間，插入防反射膜，該防反射膜由在曝光源所使用的光的波長域光吸收良好的物質所構成。
這樣的防反射膜大致區分為無機系防反射膜和有機系防反射膜，最近有機防反射膜成為主流。並且，在對防反射膜進行蝕刻時，使用將光致抗蝕劑膜作為掩膜的等離子體蝕刻(例如，參照專利文獻1)。
但是，最近，在光刻法技術中，對應於細微加工的要求，作為蝕刻掩膜，使用能夠形成大約0.13μm以下的圖案開口的ArF光致抗蝕劑，但ArF光致抗蝕劑會產生耐等離子體性低，CD寬等問題，所以，為了確保希望的CD，與被蝕刻膜直接接觸的防反射膜的蝕刻性變得重要。
但是，防反射膜本質上難於得到蝕刻均勻性，另外，作為防反射膜已經知道各種材料，儘管這些材料的每種的蝕刻特性不同，但仍然不能發現可寬範圍控制蝕刻特性的參數。為此，不能合適地控制蝕刻的面內分布，在之後的蝕刻對象膜的蝕刻中，CD分布等容易產生參差不齊，並難以消除。
另一方面，在上述這樣的光刻法技術中，由於曝光所使用的光的波長等關係，其解析度具有一定的界限，一般的，在抗蝕膜上形成其解析度界限以下尺寸的開口部是困難的。但是，最近，半導體裝置的細微化日益進步，達到了要求比ArF抗蝕劑的界限尺寸還小的CD的程度，提出了收縮(shrink)防反射膜的CD的方法(例如專利文獻2)。該技術中，在蝕刻防反射膜時在蝕刻側壁上產生堆積物，實現了比最初的CD還小的CD。作為這樣的方法，在蝕刻時使用平行平板型的蝕刻裝置，有時升高向上部電極施加的高頻電力的功率，或者，作為蝕刻氣體使用容易產生堆積物的C4F8氣體等。
但是，在前者的方法中，蝕刻的均勻性惡化，在後者的方法中，難於確保希望的蝕刻率，生產率降低。
專利文獻1日本特開2005-26348號公報專利文獻2國際公開第03/007357號小冊子(pamphlet)。
發明內容
本發明是鑑於這樣的問題做出的，本發明的目的在於，提供一種等離子體蝕刻方法，在對防反射膜進行蝕刻時，能夠在寬範圍控制等離子體，由此控制蝕刻特性的分布，因此能夠控制之後的蝕刻對象膜的蝕刻中的CD分布。
此外，本發明的目的在於，提供一種等離子體蝕刻方法，在防反射膜的蝕刻時，能夠不損害蝕刻均勻性，而且不降低蝕刻速率地實現希望的CD收縮。
更進一步，本發明的目的在於，提供一種計算機可讀取的存儲介質，其存儲有運行這樣的等離子體蝕刻方法的程序。
為了解決上述問題，本發明的第一觀點提供一種等離子體蝕刻方法，用於對在被處理體上形成的防反射膜進行等離子體蝕刻，其特徵在於，包括在上下相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；向處理容器內導入處理氣體的工序；向上述第一電極和第二電極中的任一個施加高頻電力，生成等離子體的工序；和向上述任一個電極施加直流電壓的工序。
在上述第一方面中，上述直流電壓可以為-200～-1500V的範圍。
本發明的第二方面提供一種等離子體蝕刻方法，用於對在被處理體上形成的防反射膜進行等離子體蝕刻，其特徵在於，包括在上下相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；向處理容器內導入處理氣體的工序；向上述第一電極和第二電極中的任一個施加高頻電力，生成等離子體的工序；和在生成上述等離子時，向上述任一個電極施加規定的直流電壓，使得在其後對基底的蝕刻對象膜進行蝕刻時得到希望的CD分布的工序。
在上述第二方面中，上述直流電壓可以是-200～-1500V的範圍。並且，針對試驗用的被處理體，可以預先求出使得對基底的蝕刻對象膜進行蝕刻時得到希望的CD分布的直流電壓值，向上述任一個電極施加此時的直流電壓值，從而實施施加上述規定的直流電壓的工序。
本發明的第三方面，提供一種等離子體蝕刻方法，用於對在被處理體上形成的防反射膜進行等離子體蝕刻，其特徵在於，包括在上下相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和圖案化的光致抗蝕劑膜的被處理體的工序；向處理容器內導入處理氣體的工序；向所述第一電極和第二電極中的任一個施加高頻電力，生成等離子體，將所述光致抗蝕劑膜作為掩膜對所述防反射膜進行蝕刻的工序；在所述蝕刻時，向任一個電極施加規定值的直流電壓，使得所述防反射膜的蝕刻圖案尺寸比所述光致抗蝕劑膜的圖案尺寸小規定量的工序。
本發明的第四方面，提供一種等離子體蝕刻方法，其特徵在於，包括在相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；向處理容器內導入處理氣體的工序；向上述第一電極和第二電極中的任一個施加高頻電力，生成等離子體，進行蝕刻的工序；在所述蝕刻時，向任一個電極施加規定值的直流電壓，使得所述防反射膜的蝕刻圖案尺寸比所述光致抗蝕劑膜的圖案尺寸小規定量的工序；和將形成有比所述抗蝕劑膜的圖案尺寸小的蝕刻圖案的防反射膜作為蝕刻掩膜，以比所述光致抗蝕劑的圖案尺寸小的圖案尺寸，對所述蝕刻對象膜進行蝕刻的工序。
在上述第三或者第四方面中，所述直流電壓可以是-200～-1500V的範圍。並且，對於試驗用的被處理體，可以預先求出使得所述防反射膜的圖案尺寸為希望的尺寸的直流電壓值，向所述任一個電極施加此時的直流電壓值。
在上述第一～第四中的任一個方面中，所述第一電極是上部電極，所述第二電極是載置被處理體的下部電極，可以向所述第一電極施加用於生成所述等離子體的高頻電力和所述直流電壓。這種情況下，可以向所述第二電極施加離子引入用的高頻電力。
本發明的第五方面，提供一種計算機可讀取的存儲介質，是存儲有在計算機上運行的控制程序的計算機存儲介質，其特徵在於，在所述控制程序運行時，通過計算機控制等離子體處理裝置，進行所述第一到第四方面中的任一種等離子體蝕刻方法。
根據本發明，在對防反射膜進行等離子體蝕刻時，向第一電極或第二電極供給等離子體形成用高頻電力，對防反射膜進行等離子體蝕刻時，通過向任一個電極施加直流電壓，能夠進行等離子體控制，通過合適地控制施加直流電壓，能夠控制防反射膜的蝕刻。通過這樣，能夠控制將防反射膜作為蝕刻掩膜而被蝕刻的蝕刻對象膜的CD分布，能夠降低現有問題中的蝕刻對象膜的CD的參差不齊。另外，這樣的防反射膜的蝕刻能夠控制，由此也能夠降低蝕刻對象膜的蝕刻深度的面內參差不齊。
另外，通過一邊對任一個電極施加直流電壓一邊對防反射膜進行蝕刻，能夠向被處理體供給附著在直流電壓施加電極上的聚合物，通過控制其供給電壓，能夠使得防反射膜的蝕刻圖案尺寸比所述光致抗蝕劑膜的圖案尺寸小規定量，能夠不降低蝕刻均勻性和蝕刻率，實現希望的CD收縮。
圖1是表示本發明的實施中使用的等離子體蝕刻裝置的一個例子的概略截面圖。
圖2是表示圖1的等離子體蝕刻裝置中與第一高頻電源連接的匹配器的結構的圖。
圖3是表示本發明的第一實施方式的實施中使用的半導體晶片W的結構的截面圖。
圖4是表示在圖1的等離子體處理裝置中，向上部電極施加直流電壓時的Vdc和等離子體鞘厚度的變化的圖。
圖5是表示在圖1的等離子體處理裝置中，向上部電極施加直流電壓的情況和不施加的情況下，比較等離子體狀態的圖。
圖6是表示改變施加的直流電壓的情況下的防反射膜的蝕刻速率的面內分布的圖。
圖7是表示改變施加的直流電壓的情況下的光致抗蝕劑膜的蝕刻速率的面內分布的圖。
圖8是表示圖6和圖7的情況下，防反射膜相對於抗蝕劑的選擇比的面內分布的圖。
圖9是表示用於確認本發明的第一實施方式的效果的半導體晶片的結構的圖。
圖10是表示用於確認本發明的第二實施方式的效果的半導體晶片的結構的圖。
圖11是表示能夠適用於本發明的實施中的其它類型的等離子體蝕刻裝置的例子的概略圖。
圖12是表示能夠適用於本發明的實施中的另外其它類型的等離子體蝕刻裝置的例子的截面圖。
圖13是表示能夠適用於本發明的實施中的另外其它類型的等離子體蝕刻裝置的例子的概略圖。
圖14是表示能夠適用於本發明的實施中的另外其它類型的等離子體蝕刻裝置的例子的截面圖。
符號說明10腔室(處理容器)；16基座(下部電極)；34上部電極；44供電棒；46，88匹配器；48第一高頻電源；50可變直流電源；51控制器；52接通、關閉開關；66處理氣體供給源；84排氣裝置；90第二高頻電源；91GND模塊；101Si基板；103蝕刻對象膜；104防反射膜；105光致抗蝕劑膜；W半導體晶片(被處理基板)
具體實施例方式
下面，參照附圖具體地說明本發明的實施方式。
圖1是本發明實施中使用的等離子體蝕刻裝置的一個例子的概略截面圖。
該等離子體蝕刻裝置，構成為電容耦合型平行平板等離子體蝕刻裝置，例如具有由表面被陽極氧化處理的鋁構成的大致圓筒狀的腔室(處理容器)10。該腔室10安全地接地。
在腔室10的底部，隔著由陶瓷等構成的絕緣板12，配置有圓柱狀的基座支撐臺14，在該基座支撐臺14上設置有例如由鋁構成的基座(suscepter)16。基座16構成下部電極，在其上載置作為被處理基板的半導體晶片W。
在基座16的上面，設置有以靜電力吸附保持半導體晶片W的靜電卡盤18。該靜電卡盤18，具有由一對絕緣層或者絕緣片夾持由導電膜構成的電極20的結構，直流電源22與電極20電連接。並且，通過利用來自直流電源22的直流電壓而產生的庫侖力等靜電力，半導體晶片W吸附保持在靜電卡盤18上。
在靜電卡盤18(半導體晶片W)的周圍，基座16的上面，配置有用於提高蝕刻均勻性的例如由矽構成的導電性的聚焦環(修正環)24。在基座16和基座支撐臺14的側面，設置有例如由石英構成的圓筒狀的內壁部件26。
在基座支撐臺14的內部，例如在圓周上設置有製冷劑室28。通過設置在外部的未圖示的制冷機(chiller)單元，通過配管30a、30b向該製冷劑室循環供給規定溫度的製冷劑，例如冷卻水，通過製冷劑溫度能夠控制基座上的半導體晶片W的處理溫度。
更進一步，來自未圖示的傳熱氣體供給機構的傳熱氣體，例如He氣通過氣體供給管路32供給至靜電卡盤18的上面和半導體晶片W的背面之間。
在作為下部電極的基座16的上方，以與基座16相對的方式，平行設置上部電極34。而且，上部和下部電極34、16之間的空間為等離子體生成空間。上部電極34與作為下部電極的基座16上的半導體晶片W相對，形成與等離子體生成空間連接的面，即相對面。
該上部電極34通過絕緣性遮蔽部件42，被支撐在腔室10的上部，包括構成與基座16的相對面，且具有多個噴出孔37的電極板36；裝卸自由地支撐該電極板36，由導電性材料例如表面被陽極氧化處理過的鋁構成的水冷構造的電極支撐體38。優選電極板36是焦耳熱少的低電阻導電體或者半導體，另外，從後述強化抗蝕的觀點來看，優選含有矽的物質。從這樣的觀點出發，優選電極板36由矽或者SiC構成。在電極支撐體38的內部，設置有氣體擴散室40，連通該氣體擴散室40與氣體噴出孔37的多個氣體通流孔41向下方延伸。
在電極支撐體38上形成有向氣體擴散室40導入處理氣體的氣體導入口62，氣體供給管64與該氣體導入口62連接，處理氣體供給源66與氣體供給管64連接。在氣體供給管64上，從上遊側開始依次設置有質量流量控制器(MFC)68和開閉閥70(也可以利用FCN代替MFC)。並且，來自處理氣體供給源66的作為用於蝕刻的處理氣體，例如CF4氣體這樣的碳氟化合物氣體(CxFy)從氣體供給管64導至氣體擴散室40，通過氣體流通孔41和氣體噴出孔37以淋浴狀向等離子體生成空間噴出。即，上部電極34用作用於供給處理氣體的噴頭。
第一高頻電源48通過匹配器46和供電棒44與上部電極34電連接。第一高頻電源48輸出10MHz以上頻率例如60MHz的高頻電力。匹配器46使得負載阻抗與第一高頻電源48內部(或者輸出)阻抗匹配，所以，具有使得在腔室10內生成等離子體時第一高頻電源48的輸出阻抗和負載阻抗看上去一致的功能。匹配器46的輸出端子與供電棒44的上端連接。
另一方面，除了第一高頻電源48之外，可變直流電源50與上述上部電極34電連接。可變直流電源50也可以是雙極性電源。具體地說，該可變直流電源50通過上述匹配器46和供電棒44與上部電極34連接，通過接通/關閉開關52能夠進行供電的接通、關閉。可變直流電源50的極性和電流、電壓以及接通/關閉開關52的接通、關閉可通過控制器51進行控制。
如圖2所示，匹配器46具有從第一高頻電源48的供電管路49分支設置的第一可變電容器54；設置在供電管路49的該分支點的下遊側的第二可變電容器56，由此發揮上述功能。另外，在匹配器46中設置捕獲(trap)來自第一高頻電源48的高頻(例如60MHz)和來自後述的第二高頻電源的高頻(例如2MHz)的濾波器58，使得直流電壓電流(下面僅稱為直流電壓)有效地供給上部電極34。即，來自可變直流電源50的直流電流通過濾波器58與供電管路49連接。該濾波器58由線圈59和電容器60構成，由此來自第一高頻電源48的高頻和來自後述第二高頻電源的高頻被捕獲。
以從腔室10的側壁開始向上部電極34的高度位置的上方延伸的方式，設置圓筒狀接地導體10a，該圓筒狀接地導體10a的頂板部分通過筒狀絕緣部件44a與上部供電棒44電絕緣。
第二高頻電源90通過匹配器88與作為下部電極的基座16電連接。從該第二高頻電源90向下部電極基座16供給高頻電力，由此，向半導體晶片W側引入離子。第二高頻電源90輸出300kHz～13.56MHz範圍內的頻率，例如2MHz的高頻電力。匹配器88使得負載阻抗與第二高頻電源90的內部(或者輸出)阻抗匹配，所以，具有使得在腔室10內生成等離子體時第二高頻電源90內部的阻抗和負載阻抗看起來一致的功能。
用於使得來自第一高頻電源48的高頻(60MHz)不通過，使得來自第二高頻電源90的高頻(2MHz)接地的低通濾波器(LPF)92，與上部電極34電連接。該低通濾波器(LPF)92優選由LR濾波器或者LC濾波器構成，但由於既使僅一個導線也能夠對來自第一高頻電源48的高頻(60MHz)給予充分大的電抗，所以，這樣也能夠完成。另一方面，用於使得來自第一高頻電源48的高頻(60MHz)接地的高頻濾波器(HPF)94與作為下部電極的基座16電連接。
在腔室10的底部設置有排氣口80，排氣裝置84通過排氣管82與該排氣口80連接。排氣裝置84具有渦輪分子泵等真空泵，能夠將腔室10內減壓到希望的真空度。另外，在腔室10的側壁上設置有半導體晶片W的搬入搬出口85，該搬入搬出口85通過閘閥86能夠開閉。另外，沿著腔室10的內壁以可自由裝卸的方式設置有堆積物護罩11，用於防止蝕刻副生成物(堆積物)附著在腔室10上。即，堆積物護罩11構成腔室壁。另外，堆積物護罩11也設置在內壁部件26的外周。在腔室10的底部的腔室壁側的堆積物護罩11和內壁部件26側的堆積物護罩11之間設置有排氣板83。作為堆積物護罩11和排氣板83，能夠合適地使用在鋁材料上覆蓋Y2O3等陶瓷的材料。
堆積物護罩11的構成腔室內壁部分的與晶片W基本上相同高度的部分，設置有DC接地連接的導電性部件(GND模塊)91，由此可發揮防止異常放電效果。
等離子體處理裝置的各個構成部分，形成為與控制部(整體控制裝置)95連接而被控制的結構。另外，用戶接口96與控制部95連接，該用戶接口由工程管理者為了管理等離子體處理裝置而進行命令輸入操作等的鍵盤、可視化顯示等離子體處理裝置的運轉狀況的顯示器等構成。
此外，存儲部97與控制部95連接，該存儲部97存儲有用於利用控制部95的控制實現由等離子體處理裝置運行的各種處理的控制程序，或者存儲有用於對應於處理條件在等離子體處理裝置的各個構成部分執行處理的程序即方案。方案也可以存儲在硬碟或者半導體存儲器中，以收容在CDROM、DVD等可移性由計算機可讀取的存儲介質中的狀態安裝(set)在存儲部97的規定位置。
並且，根據需要，利用來自用戶接口96的指示等，從存儲部97取出任意的方案，在控制部95運行，在控制部95的控制下，由等離子體處理裝置進行希望的處理。
下面，說明由這樣構成的等離子體蝕刻裝置運行的本發明第一實施方式的等離子體蝕刻方法。
這裡，作為被處理體的半導體晶片W，如圖3所示，使用這樣的晶片在Si基板101上，依次形成有蝕刻阻止膜102、蝕刻對象膜103、防反射膜(BARC)104、被圖案化的光致抗蝕劑膜105。
作為蝕刻阻止膜102，例示有SiC膜。其厚度是20～100nm左右。另外，作為蝕刻對象膜103例示有層間絕緣膜，例如例示SiO2膜和/或Low-k膜。防反射膜104，有機系是主流，厚度是20～100nm左右。作為光致抗蝕劑膜105，例示ArF抗蝕劑，厚度是100～400nm左右。
首先，將閘閥86設為開狀態，通過搬入搬出口85，將具有上述結構的半導體晶片W搬入腔室10內，載置在基座16上。然後，從處理氣體供給源66，將用於對防反射膜104進行蝕刻的處理氣體以規定的流量，供給氣體擴散室40，通過氣體流通孔41和氣體噴出孔37，供給腔室10內，並且，通過排氣裝置84對腔室10內進行排氣，使其中的壓力形成為例如0.1～150Pa範圍內的設定值。另外，基座溫度形成為20℃左右。
這裡，作為用於對防反射膜104進行蝕刻的處理氣體，能夠採用現有使用的各種氣體，例如能夠舉出包含碳氟化合物氣體(fluorocarbongas)(CxFy)的氣體、N2氣體和O2氣體的混合氣體等。典型的，使用CF4氣體的單純氣體或者向其中添加Ar氣體、He氣體等的氣體，更進一步，能夠使用向C4F8氣體或者C5F8氣體中添加Ar氣體、O2氣體的氣體。
這樣，在向腔室10內導入蝕刻氣體的狀態下，從第一高頻電源48以規定的功率向上部電極34施加等離子體生成用的高頻電力，同時，從第二高頻電源90以規定的功率向作為下部電極的基座16施加離子引入用的高頻。然後，從可變直流電源50向上部電極34施加規定的直流電壓。更進一步，從直流電源22向靜電卡盤18的電極20施加用於靜電卡盤18的直流電壓，將半導體晶片W固定在基座16上。
從在上部電極34的電極板36上形成的氣體噴出孔37噴出的處理氣體，在由高頻電力所產生的上部電極34和作為下部電極的基座16之間的輝光放電中，等離子體化，通過由該等離子體所生成的自由基或者離子，對半導體晶片W的被處理面進行蝕刻。
因為向上部電極34供給高頻區域(例如10MHz以上)的高頻電力，所以，能夠以理想的狀態使等離子體高密度化，既使在更低壓的條件下也能夠形成高密度等離子體。
另外，在這樣形成等離子體時，從可變直流電源50向上部電極34施加規定極性和大小的直流電壓。由此，能夠控制防反射膜的蝕刻。此時的施加直流電壓值可被控制，使得之後對對象膜103進行蝕刻時其面內得到希望的CD分布。
更具體地說，如果向上部電極34施加直流電壓，如圖4所示，在上部電極34側所形成的等離子體鞘(sheath)的厚度變大。並且，如果等離子體鞘變厚，則僅這部分的等離子體縮小化。例如，在不向上部電極34施加直流電壓的情況下，上部電極側的Vdc是例如-300V，如圖5(a)所示，等離子體為具有薄鞘厚度do的狀態。但是，如果向上部電極34施加-900V的直流電壓，上部電極側的Vdc例如是-900V，等離子體鞘的厚度與Vdc絕對值的3/4成比例，所以，如圖5(b)所示，形成更厚的等離子體鞘d1，這部分的等離子體縮小化。此時的縮小程度對應於施加的直流電壓而變化。即，通過控制施加的直流電壓能夠控制等離子體分布，通過這樣，可控制防反射膜104的蝕刻。並且，蝕刻對象膜103這樣將已被蝕刻的防反射膜104和光致抗蝕劑膜105作為蝕刻掩膜進行蝕刻，所以，通過施加直流電壓能夠控制防反射膜104的蝕刻，由此，能夠控制蝕刻對象膜103的CD分布。即，一邊從可變直流電源50向上部電極34施加規定的直流電壓一邊進行防反射膜104的蝕刻，使得在下一個蝕刻對象膜103的蝕刻時能得到希望的CD分布。通過這樣，能夠抑制蝕刻對象膜的CD參差不齊。另外，通過這樣進行蝕刻控制，在蝕刻對象膜103的蝕刻時，也能夠抑制蝕刻深度的參差不齊。在該情況下，優選向上部電極34施加的直流電壓是-200～-1500V的範圍。
如上所述，在已對防反射膜104進行蝕刻之後，如上所述，在將光致抗蝕劑膜105和防反射膜104作為蝕刻掩膜對該蝕刻對象膜103進行蝕刻時，蝕刻條件，例如處理氣體的種類和流量、壓力、溫度等沒有特別限定，能夠在通常的使用條件下進行。
在進行本實施方式的等離子體蝕刻方法時，針對最初試驗用的半導體晶片，在利用圖1的等離子體蝕刻裝置以規定的條件進行蝕刻之後，從等離子體蝕刻裝置中取出半導體晶片，利用檢查裝置進行檢查，預先求出在對基底的蝕刻對象膜進行蝕刻時可得到的希望的CD分布(CD的面內均勻性)的直流電壓值，如果此時一邊向上部電極施加掌握的直流電壓值一邊進行蝕刻，就能夠迅速地以合適的條件進行蝕刻處理。作為這樣的試驗用的晶片，能夠使用一批的最初一片或者兩片以上的晶片。
下面，對確認這樣的第一實施方式的方法的效果的結果進行說明。這裡，作為防反射膜使用有機系防反射膜，作為光致抗蝕劑膜使用ArF抗蝕，分別使用圖1的裝置對這些覆蓋層(blanket)膜進行蝕刻。作為處理條件，壓力13.3Pa(100mT)、上部高頻功率500W、下部高頻功率400W、處理氣體和流量CF4＝150mL/min(標準狀態換算值(sccm))、基座溫度20℃，將向上部電極34施加的直流電壓設為0V、-500V、-700V三種進行60秒鐘蝕刻。在圖6中表示此時的防反射膜的蝕刻速率的面內分布。另外，在圖7中表示此時的光致抗蝕劑膜的蝕刻速率的面內分布。在圖8中表示此時的防反射膜相對光致抗蝕劑膜的蝕刻選擇比的分布。
如這些圖所示可知，通過改變向上部電極34施加的直流電壓，防反射膜的蝕刻特性的分布產生變化。並且，本例子的情況下，可知道，直流電壓在-500V，提高了蝕刻均勻性，在-700V，蝕刻選擇比的面內均勻性最高。在基底的蝕刻對象膜的蝕刻中，將光致抗蝕劑膜和蝕刻後的防反射膜作為掩膜進行，所以，通過控制這樣的防反射膜的蝕刻特性分布，在對該蝕刻對象膜進行蝕刻時能夠控制CD分布，能夠提高CD的面內均勻性。
下面，對確認這種情況的試驗進行說明。這裡，如圖9所示，對於在Si基板201上形成襯墊(liner)SiC202(厚度35nm)、Low-k膜203(厚度320nm)、DARC204(厚度50nm)、防反射膜(BARC)205(厚度80nm)、被圖案化的光致抗蝕劑膜(PR)206(厚度170nm)的結構的半導體晶片，使用圖1的裝置，首先，將光致抗蝕劑膜(PR)206作為掩膜對防反射膜(BARC)205進行蝕刻，接著，將光致抗蝕劑膜206和防反射膜(BARC)205作為掩膜，對作為蝕刻對象膜的DARC204和Low-k膜203進行蝕刻。
對防反射膜(BARC)205進行蝕刻時的處理條件為壓力13.3Pa(100mT)、上部高頻功率500W、下部高頻功率400W、處理氣體和流量CF4＝150mL/min(標準狀態換算值(sccm))，使得向上部電極施加的直流電壓在0V和-500V變化，處理時間為43sec。
另外，對Low-k膜203和DARC204進行蝕刻時的處理條件為壓力3.3Pa(25mT)、上部高頻功率400W、下部高頻功率1000W、處理氣體和流量C4F8/CH2F2/CO/N2＝8/20/30/230mL/min(標準狀態換算值(sccm))，不進行直流電壓的施加，處理時間為30sec。
在任何一種蝕刻中，溫度為下部電極/上部電極/晶片＝20/60/60℃，中心和邊緣的He氣體導入壓力分別為2000Pa和6000Pa。
觀察對防反射膜(BARC)205進行蝕刻時不施加直流電壓的情況和施加-500V直流電壓的情況下的中心和邊緣的截面和平面，結果可確認在對防反射膜(BARC)205進行蝕刻時，向上部電極施加-500V電壓可減小中心和邊緣的最高CD的差。具體地說，在不施加直流電壓的情況下，中心和邊緣的CD分別是64nm和70nm，與此相對，在施加-500V的直流電壓的情況下，中心和邊緣的CD分別是63nm和63nm。由此可確認向上部電極施加直流電壓可提高CD均勻性。並且可確認通過施加直流電壓，也可消除蝕刻深度的參差不齊。
下面，對利用上述等離子體蝕刻裝置實施的本發明第二實施方式的等離子體蝕刻方法進行說明。
這裡，基本上將第一實施方式使用的圖3結構的半導體晶片W作為被處理體使用。
首先，與第一實施方式同樣，將閘閥86設為開狀態，通過搬入搬出口85，將具有上述結構的半導體晶片W搬入腔室10內，載置在基座16上。然後，從處理氣體供給源66以規定的流量向擴散室40供給用於對防反射膜104進行蝕刻的處理氣體，通過氣體流通孔41和氣體噴出孔37供給腔室10內，一邊利用排氣裝置84對腔室10內進行排氣，將其中的壓力形成為例如0.1～150Pa的範圍內的設定值。另外，基座的溫度設為20℃左右。
這裡，作為用於對防反射膜104進行蝕刻的處理氣體，能夠合適地使用與第一實施方式相同的氣體，但也能夠採用現有使用的各種氣體。
這樣，在向腔室10內導入蝕刻氣體的狀態下，從第一高頻電源48以規定的功率向上部電極34施加等離子體生成用的高頻電力，同時，從第二高頻電源90以規定的功率向作為下部電極的基座16施加離子引入用的高頻。然後，從可變直流電源50向上部電極34施加規定的直流電壓。接著，從直流電源22向靜電卡盤18的電極20施加用於靜電卡盤18的直流電壓，將半導體晶片W固定在基座16上。
從在上部電極34的電極板36上形成的氣體噴出孔37噴出的處理氣體，在由高頻電力產生的上部電極34和作為下部電極的基座16之間的輝光放電中等離子體化，通過由該等離子體所生成的自由基或離子，對半導體晶片W的被處理面進行蝕刻。
因為向上部電極34供給高頻區域(例如10MHz以上)的高頻電力，所以，能夠以理想的狀態使等離子體高密度化，既使在更低壓的條件下也能夠形成高密度等離子體。
另外，在這樣形成等離子體時，從可變直流電源50向上部電極34施加規定極性和大小的直流電壓。在本實施方式中，由此能夠使得防反射膜104的蝕刻圖案尺寸比所述光致抗蝕膜的圖案尺寸小規定量。即，與光致抗蝕劑105的CD相比，能夠收縮(shrink)防反射膜104的CD。
更具體地說明，在通常的蝕刻處理中，特別是在向上部電極34施加的高頻電力小的蝕刻處理的情況下，為聚合物容易附著在上部電極34上的狀態。在這樣附著聚合物的狀態下，如果向上部電極34施加直流電壓，就能夠濺射聚合物並供給作為被處理體的半導體晶片W。即，在對防反射膜104進行蝕刻時供給聚合物，由此，能夠在被蝕刻的部分的側壁上附著聚合物，收縮CD。此時的聚合物供給量能夠通過控制向上部電極34施加的直流電壓而控制。因此，通過控制直流電壓，能夠將希望量的聚合物附著在被蝕刻的部分，能夠控制CD收縮(shrink)量。從這樣的觀點來看，向上部電極34施加的直流電壓，優選在-200～-1500V的範圍。
在如以上對防反射膜104進行蝕刻之後，如上所述，在將光致抗蝕劑膜105和防反射膜104作為蝕刻掩模，對該蝕刻對象膜103進行蝕刻時，蝕刻條件，例如處理氣體的種類和流量、壓力、溫度等沒有特別限定，能夠在通常的使用條件下進行。在該蝕刻時，作為蝕刻掩膜的防反射膜104的CD得到了收縮(shrink)，所以，能夠以比光刻的CD小的CD進行蝕刻。
在進行本實施方式的等離子體蝕刻方法時，對於最初試驗用的半導體晶片，在利用圖1的等離子體蝕刻裝置以規定的條件進行蝕刻之後，從等離子體蝕刻裝置中取出半導體晶片，利用檢查裝置進行檢查，預先求出可得到希望的CD收縮的直流電壓值，此時一邊向上部電極施加掌握的直流電壓值一邊進行蝕刻，就能夠迅速地以合適的條件進行蝕刻處理。作為這樣的試驗用的晶片，能夠使用一批的最初一片或者兩片以上的晶片。
下面，對確認這樣的第二實施方式的方法的效果的結果進行說明。這裡，如圖10所示，對於在Si基板301上形成襯墊(liner)SiC302(厚度30nm)、Low-k膜303(厚度150nm)、SiO2膜304(厚度150nm)、防反射膜(BARC)305(厚度65nm)、被圖案化的光致抗蝕劑膜(PR)306(厚度230nm)的結構的半導體晶片，使用圖1的裝置，首先，將光致抗蝕劑膜(PR)306作為掩膜對防反射膜(BARC)305進行蝕刻，接著，將光致抗蝕劑膜(PR)306和防反射膜(BARC)305作為掩膜，對作為蝕刻對象膜的SiO2膜304和Low-k膜303進行蝕刻。
對防反射膜(BARC)305進行蝕刻時的處理條件為壓力20.0Pa(150mT)、上部高頻功率400W、下部高頻功率400W、處理氣體和流量CF4＝200mL/min(標準狀態換算值(sccm))，使得向上部電極施加的直流電壓在0V和-500V變化，處理時間為50sec。
另外，對SiO2膜304進行蝕刻時的處理條件為壓力6.7Pa(50mT)、上部高頻功率300W、下部高頻功率600W、處理氣體和流量CF4/CHF3/Ar＝30/15/1000mL/min(標準狀態換算值(sccm))，不進行直流電壓的施加，處理時間為90sec。
更進一步，對Low-k膜303進行蝕刻時的處理條件為壓力6.7Pa(50mT)、上部高頻功率1000W、下部高頻功率600W、處理氣體和流量CF4/Ar/N2＝30/1000/40mL/min(標準狀態換算值(sccm))，不進行直流電壓的施加，處理時間為20sec。
在任一種的蝕刻中，溫度為下部電極/上部電極/晶片＝20/60/60℃，中心和邊緣的He氣體導入壓力分別為2000Pa和6000Pa。並且，電極間間隙為35mm。
觀察對防反射膜(BARC)305進行蝕刻時不施加直流電壓的情況和施加-500V直流電壓的情況下的中心和邊緣的截面和灰化後的平面，結果發現在對防反射膜(BARC)305進行蝕刻時，向上部電極施加-500V電壓，與不施加直流電壓的情況相比，中心的抗蝕劑剩餘膜量從145nm增加到159nm，邊緣的抗蝕劑剩餘膜量也從113nm增加到151nm。並且，通過灰化，除去光致抗蝕劑膜306和防反射膜305之後，關於不施加直流電壓的情況，中心的最大(top)CD和最小(bottom)CD分別是117nm和107nm，邊緣的最大(top)CD和最小(bottom)CD分別是115nm和102nm，與此相對，關於施加了-500V電壓的情況，在中心的最大(top)CD和最小(bottom)CD分別是97nm和85nm，在邊緣的最大(top)CD和最小(bottom)CD分別是95nm和79nm，CD收縮了20nm左右。
由以上內容可確認通過在對防反射膜305進行蝕刻時施加直流電壓，能夠大幅度收縮(shrink)CD。並且也可確認通過施加直流電壓，供給聚合物強化了PR，抗蝕劑的剩餘膜量也增加，同時，縱條紋也得到改善。
而且，本發明不限於上述實施方式，能夠進行各種變形。例如，在上述實施方式中，作為蝕刻對象膜，表示了Low-k膜或SiO2膜等，但不限於此。
另外，關於適用本發明的裝置，也不限於圖1的裝置，能夠使用以下所示的各種裝置。例如，如圖11所示，也能夠使用這樣的等離子體蝕刻裝置，即從第一高頻電源48′向作為下部電極的基座16施加等離子體生成用的例如60MHz的高頻電力，同時，從第二高頻電源90′施加離子引入用的例如2MHz的高頻電力的下部施加2個頻率類型的等離子體蝕刻裝置。如圖所示，將可變直流電源166與上部電極234連接，施加規定的直流電壓，由此，能夠得到與上述實施方式同樣的效果。
另外，在這種情況下，也可以如圖12所示，將直流電源168與作為下部電極的基座16連接，向基座16施加直流電壓。
更進一步，如圖13所示，將上部電極234′通過腔室10接地，將高頻電源170與作為下部電極的基座16連接，從該高頻電源170施加等離子體形成用的例如13.56MHz的高頻電力的類型的等離子體蝕刻裝置，也能夠適用，在這種情況下，如圖所示，將可變直流電源172與作為下部電極的基座16連接，施加規定的直流電壓，由此，可得到與上述實施方式相同的效果。
更進一步，如圖14所示那樣，將與圖13同樣的上部電極234′通過腔室10接地，將高頻電源170與作為下部電極的基座16連接，從該高頻電源170施加等離子體形成用的高頻電力的類型的蝕刻裝置中，從可變直流電源174向上部電極234′施加也可以。
權利要求
1.一種等離子體蝕刻方法，用於對在被處理體上形成的防反射膜進行等離子體蝕刻，其特徵在於，包括在上下相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；將處理氣體導入處理容器內的工序；向所述第一電極和第二電極中的任一個施加高頻電力，生成等離子體的工序；和向所述任一個電極施加直流電壓的工序。
2.根據權利要求1所述的等離子體蝕刻方法，其特徵在於，所述直流電壓為-200～-1500V的範圍。
3.一種等離子體蝕刻方法，用於對在被處理體上形成的防反射膜進行等離子體蝕刻，其特徵在於，包括在上下相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；將處理氣體導入處理容器內的工序；向所述第一電極和第二電極中的任一個施加高頻電力，生成等離子體的工序；和在生成所述等離子體時，向所述任一個電極施加規定的直流電壓，使得在其後對基底的蝕刻對象膜進行蝕刻時能得到希望的CD分布的工序。
4.根據權利要求3所述的等離子體蝕刻方法，其特徵在於，所述直流電壓為-200～-1500V的範圍。
5.根據權利要求3所述的等離子體蝕刻方法，其特徵在於，針對試驗用的被處理體，預先求出在對基底的蝕刻對象膜進行蝕刻時能得到希望的CD分布的直流電壓值，向所述任一個電極施加此時的直流電壓值，從而實施施加所述規定的直流電壓的工序。
6.一種等離子體蝕刻方法，用於對在被處理體上形成的防反射膜進行等離子體蝕刻，其特徵在於，包括在上下相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；將處理氣體導入處理容器內的工序；向所述第一電極和第二電極中任一個施加高頻電力，生成等離子體，將所述光致抗蝕劑膜作為掩膜，對所述防反射膜進行蝕刻的工序；和在所述蝕刻時，向任一個電極施加規定值的直流電壓，使得所述防反射膜的蝕刻圖案尺寸比所述光致抗蝕劑膜的圖案尺寸小規定量的工序。
7.一種等離子體蝕刻方法，其特徵在於，包括在相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；將處理氣體導入處理容器內的工序；向所述第一電極和第二電極中任一個施加高頻電力，生成等離子體進行蝕刻的工序；在所述蝕刻時，向任一個電極施加規定值的直流電壓，使得所述防反射膜的蝕刻圖案尺寸比所述光致抗蝕劑膜的圖案尺寸小規定量的工序；和將形成有比所述抗蝕劑膜的圖案尺寸小的蝕刻圖案的防反射膜作為蝕刻掩膜，以比所述光致抗蝕劑的圖案尺寸小的圖案尺寸，對所述蝕刻對象膜進行蝕刻的工序。
8.根據權利要求6所述的等離子體蝕刻方法，其特徵在於，所述直流電壓為-200～-1500V的範圍。
9.根據權利要求6所述的等離子體蝕刻方法，其特徵在於，針對試驗用的被處理體，預先求出使所述防反射膜的圖案尺寸成為希望的尺寸的直流電壓值，向所述任一個電極施加此時的直流電壓值。
10.根據權利要求1所述的等離子體蝕刻方法，其特徵在於，所述第一電極是上部電極，所述第二電極是載置被處理體的下部電極，向所述第一電極施加用於生成所述等離子體的高頻電力和所述直流電壓。
11.根據權利要求6所述的等離子體蝕刻方法，其特徵在於，所述第一電極是上部電極，所述第二電極是載置被處理體的下部電極，向所述第一電極施加用於生成所述等離子體的高頻電力和所述直流電壓。
12.根據權利要求10所述的等離子體蝕刻方法，其特徵在於，向所述第二電極施加離子引入用的高頻電力。
13.一種計算機可讀取的存儲介質，存儲有在計算機上運行的控制程序，其特徵在於，所述控制程序在運行時，使計算機控制等離子體處理裝置，進行權利要求1到12中任一項所述的等離子體蝕刻方法。
14.一種等離子體蝕刻裝置，具備控制進行下述等離子體蝕刻方法的控制單元，和計算機可讀取的存儲介質，所述等離子體蝕刻方法用於對在被處理體上形成的防反射膜進行等離子體蝕刻，包括在上下相對設置有第一電極和第二電極的處理容器內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；將處理氣體導入處理容器內的工序；向所述第一電極和第二電極中的任一個施加高頻電力，生成等離子體的工序；和向所述任一個電極施加直流電壓的工序，其中，所述第一電極是上部電極，所述第二電極是載置被處理體的下部電極，向所述第一電極施加用於生成所述等離子體的高頻電力和所述直流電壓，向所述第二電極施加離子引入用的高頻電力，所述計算機可讀取的存儲介質，存儲有在計算機上運行的控制程序，所述控制程序在運行時，使計算機控制等離子體處理裝置，進行權利要求1到12中任一項所述的等離子體蝕刻方法。
全文摘要
本發明提供一種等離子體蝕刻方法，在對防反射膜進行蝕刻時，能夠在寬範圍控制等離子體，由此可控制蝕刻特性的分布，因此在之後的蝕刻對象膜的蝕刻中能夠控制CD分布。本發明的等離子體蝕刻方法用於對在被處理體(W)上形成的防反射膜進行等離子體蝕刻，包括在上下相對設置有第一電極(34)和第二電極(16)的處理容器(10)內，配置在基板上依次形成有蝕刻對象膜、防反射膜和被圖案化的光致抗蝕劑膜的被處理體的工序；向處理容器(10)內導入處理氣體的工序；向第一電極(34)和第二電極(16)中的任一個施加高頻電力，生成等離子體的工序；向任一個電極施加直流電壓的工序。
文檔編號H01L21/3213GK101030527SQ20071008478
公開日2007年9月5日 申請日期2007年2月28日 優先權日2006年2月28日
發明者廣津信, 內藤和香子, 鈴木敬紀 申請人:東京毅力科創株式會社