一種VDMOS器件及其製作方法與流程

2023-09-22 03:35:10 3

本發明涉及半導體器件製造技術領域，尤其涉及一種VDMOS器件及其形成方法。

背景技術：

平面VDMOS器件有一個非常重要的參數就是EAS(單脈衝雪崩擊穿能量)，雪崩擊穿能量標定了器件可以容忍的瞬時過衝電壓的安全值，其依賴於雪崩擊穿需要消散的能量。在源極和漏極會產生較大電壓尖峰的應用環境下，必須要考慮器件的雪崩能量。

一般器件的雪崩損壞有兩種模式，熱損壞和寄生三極體導通損壞。寄生三極體導通損壞是指器件本身存在一個寄生的三極體(外延層-體區-源區)，當器件關斷時，源漏間的反向電流流經體區時，產生壓降，如果此壓降大於寄生三極體的開啟電壓，則此反向電流會因為三極體的放大作用將寄生三極體導通，導致失控，此時，柵極電壓已不能關斷VDMOS。

現有技術通過將深體區做的過濃或過深以減小體區電阻，達到防止寄生的三極體導通，優化EAS能力的目的，但是深體區距離溝道區較近，這樣做會對器件其他參數造成影響，例如出現闊值電壓(Vth)升高和漏源擊穿電壓(BVDss)降低等問題。

技術實現要素：

本發明實施例提供一種VDMOS器件的製作方法，用以解決現有技術中優化EAS能力的同時對器件其他參數造成影響的問題。

為實現上述目的，本發明實施例提供了如下技術方案：

一種VDMOS器件的製作方法，包括：在襯底上依次製作外延層、柵氧化層和多晶柵極；對位於相鄰的所述多晶柵極之間的所述外延層進行第一次注入形成輕摻雜體區；在所述輕摻雜體區內形成源區注入區，所述源區注入區內的元素具有大原子比重大且易激活的屬性；按照第一預設時間進行第一次驅入，以形成溝道區；澱積介質層並刻蝕形成重摻雜體區注入窗口，進行第三次注入在所述輕摻雜體區內形成重摻雜體區；按照第二預設時間進行第二次驅入，以增大所述重摻雜體區的體積並確保所述溝道區的長度。

其中，所述形成多晶柵極，具體為:在柵氧化層上澱積一層多晶矽層後進行刻蝕，刻穿所述多晶矽層和部分柵氧化層，形成間隔設置的多個多晶柵極。

所述在所述輕摻雜體區內形成源區注入區，具體為：在所述第一次注入之後，在位於相鄰兩個所述多晶柵極之間的所述外延層內進行第二次注入形成初始源區；或，在所述第一次注入之後，塗覆光刻膠並刻蝕形成源區注入窗口，進行第二次注入形成分隔成兩部分的源區。

所述澱積介質層並刻蝕形成重摻雜體區注入窗口，具體包括：刻蝕所述介質層和所述初始源區，將所述初始源區分隔成兩部分的源區。

進一步地，若形成N+源區時，注入元素為砷；若形成P+源區時，注入元素為二氟化硼。

較佳地，所述第一預設時間與所述第二預設時間之和等於只進行一次輕摻雜體區驅入工藝的驅入時間。

較佳地，所述第二預設時間等於所述第一預設時間。

進一步地，所述按照第一預設時間進行第一次驅入，包括:按照第一預設時間和第一預設溫度，對所述輕摻雜體區進行驅入；所述第一預設時間為60～100分鐘；所述第一預設溫度1100～1200攝氏度。

其中，所述按照第二預設時間進行第二次驅入，包括:按照第二預設時間和第二預設溫度，對所述重摻雜深體區進行驅入；所述第二預設時間為60～100分鐘；所述第二預設溫度為1100～1200攝氏度。

基於上述VDMOS器件的製作方法，本發明實施例還提供一種VDMOS器件，所述VDMOS器件通過如權利要求1～9任一項所述的VDMOS器件的製作方法得到。

在本發明的技術效果是：一方面採用兩次注入和驅入的方式製作了輕摻雜體區和重摻雜體區，因為第二次驅入增大重摻雜體區的體積，進而增大重摻雜體區在整個體區的比重，從而減小了體區的電阻率，使得體區電阻減小；另一方面通過對兩次驅入時間的控制確保了器件溝道區的長度，從而在減小體區電阻的同時不對其他的電性參數造成影響。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域的普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是本發明實施例提供的VDMOS器件製作方法流程圖；

圖2a至圖2g是本發明實施例提供的VDMOS器件的形成方法各步驟對應的剖面結構示意圖；

圖3a和圖3b是本發明實施例提供的VDMOS器件源區的另一種製作方法。

具體實施方式

為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發明一部份實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其它實施例，都屬於本發明保護的範圍。

半導體的類型由半導體中多數載流子決定，如果多數載流子為空穴，則為P型，重摻雜的為P+型，輕摻雜的為P-型；如果多數載流子為電子，則為N型， 重摻雜的為N+型，輕摻雜的為N-型。

圖1為本發明VDMOS器件的製作方法的一個實施例流程圖，本實施例的方法包括：

步驟S101：在襯底上依次製作外延層、柵氧化層和多晶柵極；

步驟S102：對位於相鄰的所述多晶柵極之間的所述外延層進行第一次注入形成輕摻雜體區；

步驟S103：在所述輕摻雜體區內形成源區注入區，所述源區注入區內的元素具有大原子比重大且易激活的屬性；

步驟S104：按照第一預設時間進行第一次驅入，以形成溝道區；

步驟S105：澱積介質層並刻蝕形成重摻雜體區注入窗口，進行第三次注入在所述輕摻雜體區內形成重摻雜體區；

步驟S106：按照第二預設時間進行第二次驅入，以增大所述重摻雜體區的體積並確保所述溝道區的長度。

其中，所述形成多晶柵極，具體為：在柵氧化層上澱積一層多晶矽層後進行刻蝕，刻穿所述多晶矽層和部分柵氧化層，形成間隔設置的多個多晶柵極。部分柵氧化層的作用是一方面因為源區注入為大原子As或者BF2，必須要將氧化層刻蝕掉一部分，減小對源區注入離子的阻擋；另一方面可以保護外延層表面，減少注入過程中對外延層表面帶來的損傷。

所述在所述輕摻雜體區內形成源區注入區有兩種形成方法，一種方法是：在所述第一次注入之後，在位於相鄰兩個所述多晶柵極之間的所述外延層內進行第二次注入形成初始源區，再通過刻穿初始源區將其分隔成兩部分，形成源區；另一種方法是：在所述第一次注入之後，塗覆光刻膠並刻蝕形成源區注入窗口，進行第二次注入形成分隔成兩部分的源區。源區形成的方式有多種，在本實施例中的第二種方法，其源區形成過程相對簡單，無需進行光刻確定源區注入窗口，減少工藝過程和工藝成本。

在本實施例中，一方面採用兩次注入和驅入的方式製作了輕摻雜體區和重 摻雜體區，因為第二次驅入增大重摻雜體區的體積，進而增大重摻雜體區在整個體區的比重，從而減小了體區的電阻率，使得體區電阻減小；另一方面通過對兩次驅入時間的控制確保了器件溝道區的長度，從而在減小體區電阻的同時不對其他的電性參數造成影響。現有技術中僅在形成輕摻雜體區時進行驅入，在形成重摻雜體區時為避免對溝道寬度的影響而不進行驅入。本實施例中恰對輕摻雜體區和重摻雜體區均進行驅入，通過控制兩次驅入時間來實現減小體區電阻並確保溝道長度。兩次驅入時間的具體設定需根據具體場景來進行。實施例中確保溝道長度也是視具體應用場景而定。

為了更好的理解本發明，以下結合參考圖2a至圖2g的又一實施例提供了一種VDMOS器件的形成方法，圖2a至圖2g示出了本實施例所提供的VDMOS器件的形成方法各步驟對應的剖面結構示意圖。

具體的，以n型溝道為例進行說明，即體區為p型半導體，源區為n型半導體，此時僅為示例，此發明同樣適用P型溝道的實施例。

如圖2a所示，首先提供襯底，在襯底上依次製作外延層、柵氧化層，在柵氧化層上澱積一層多晶矽層後進行刻蝕，刻穿所述多晶矽層和部分柵氧化層，形成間隔設置的多個多晶柵極，其中柵極氧化層厚度為不等，視器件開啟電壓範圍而定，優選為其中多晶柵極厚度從不等，優選為外延層上刻蝕留下部分柵氧化層的目的是一方面因為源區注入為大原子As或者BF2，必須要將氧化層刻蝕掉一部分，減小對源區注入離子的阻擋；另一方面可以保護外延層表面，減少注入過程中對外延層表面帶來的損傷。

如圖2b所示，對位於相鄰的所述多晶柵極之間的所述外延層進行第一次注入形成P-體區；在所述輕摻雜體區內形成源區注入區，所述源區注入區內的元素具有大原子比重大且易激活的屬性；若是n型溝道，通常源區注入元素為砷，因為砷元素的原子序數33，元素相對原子質量越大驅入過程移動的越慢，才能保證第二次驅入的時候形成確定寬度的溝道，若是P型溝道，通常源區注入二 氟化硼。通常源區注入能量在80KeV～150KeV之間，優選為120KeV，注入劑量通常為1E15/cm2～8E15/cm2，優選為6E15/cm2。通常P-體區注入元素為硼，注入能量通常在50KeV～150KeV之間，優選為80KeV，注入劑量通常為1E13/cm2～8E13/cm2個，優選為4E13/cm2個。

如圖2c所示，按照第一預設時間和第一預設溫度，對所述輕摻雜體區進行驅入，以形成溝道區，所述第一預設時間為60～100分鐘，優選為70分鐘；所述第一預設溫度1100～1200攝氏度，優選為1150攝氏度，驅入(driving)工藝目的是激活所摻雜的離子，通常驅入工藝是採用高溫退火處理完成。

如圖2d所示，澱積一層介質層並刻蝕所述介質層和初始源區，將所述初始源區分隔成兩部分的源區，形成重摻雜體區注入窗口。

如圖2e所示，對重摻雜體區注入窗口進行第三次注入在所述P-體區內形成P+體區，通常注入元素為硼，注入能量為80KeV～150KeV，優選為120KeV，劑量通常為1E15/cm2-5E15/cm2，優選為2E15/cm2。

如圖2f所示，按照第二預設時間和第二預設溫度，對所述重摻雜深體區進行驅入，以增大所述重摻雜體區的體積並確保所述溝道區的長度，所述第二預設時間為60～100分鐘，優選為70分鐘；所述第二預設溫度為1100～1200攝氏度，優選為1150攝氏度。由於深體區經過了高溫的驅入過程，進而增大重摻雜體區在整個體區的比重，從而減小了體區的電阻率，根據電阻公式：R＝ρ*L/S，因為L/S未變化，得出體區電阻減小，同時第一預設時間與所述第二預設時間之和等於常規的輕摻雜體區驅入的預設時間(即現有技術中只進行輕摻雜體區驅入的驅入時間)，確保了溝道區與傳統工藝生成的器件的溝道寬度相同，其中第二預設時間可以等於所述第一預設時間，因為這樣時間易於控制，進而可以控制體區的兩次驅入程度，最終保證了最終溝道的長度。

如圖2g所示，在表面再澱積一層金屬層，進而形成源級金屬，這樣VDMOS器件的一個元胞結構就如圖所示，VDMOS器件就是通過上述方法步驟製作而成，最終VDMOS器件是由若干個這樣的元胞組成的。

為了進一步說明方法流程圖中介紹的源區的另一種製作方法，下面實施例結合圖3a、圖3b提供了另一種源區製作方法對應的剖面結構示意圖。

如圖3a所示，在表面塗敷一層光刻膠後通過顯影刻蝕，形成源區的注入窗口。

如圖3b所示，進行第二次注入形成分隔成兩部分的源區。

以上所述僅為本發明的較佳實施例而已，並非用於限定本發明的保護範圍。凡在本發明的精神和原則之內所作的任何修改、等同替換、改進等，均包含在本發明的保護範圍之內。

儘管已描述了本發明的優選實施例，但本領域內的技術人員一旦得知了基本創造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優選實施例以及落入本發明範圍的所有變更和修改。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。