去交織電路的製作方法

2023-09-13 02:56:25

專利名稱：去交織電路的製作方法
技術領域：
本發明涉及一種用於BS數字廣播接收機的去交織電路。
背景技術：
如同已經公知的，在BS數字廣播接收機中的交織方式按照字節單位執行8×203位元組的塊(分組)交織，在超幀方向，在每個幀具有相同時隙序號的時隙之間進行交織。
在此，BS數字廣播信號的主信號的MPEG2-TS分組由1時隙的204位元組構成，204個字節中有包括用於外碼糾錯的16位元組奇偶校驗的203位元組和表示同步信號、調製方式和糾錯方式等的1位元組TMCC(傳輸和多路復用配置控制)信號，由48個時隙形成1個幀，由8個幀形成1個超幀。
為對上面所示的被交織的數據進行去交織，需要有2個超幀的存儲容量的存儲器。這需要最大存儲容量高達155904位元組(=203位元組×48時隙×8幀×2超幀)的存儲器。
可是，當用高達2超幀存儲容量的存儲器構成常規去交織電路時，則存在這樣的問題，當利用集成電路實現去交織電路時，門的數量越增加，晶片面積就越增大。
本發明的目的是提供一種需要較小存儲容量的去交織電路。
本發明公開內容按照本發明的去交織電路是BS數字廣播接收機中的一種去交織電路，設有產生地址數據A的地址數據發生裝置，當設一時隙中的主信號數為m，交織深度為n，分配給去交織存儲器的指定地址號為y，指定數據讀/寫地址位置的地址數據為A,[a mod b]為[a-αb]的餘數(α是自然數或0)時，當(y≠n×m-1)時，A=(y×nx)mod(n×m-1)，而當(y=n×m-1)時，A=y，作為重複指定直到地址序號y的次數的地址設置序號x是在A=(y×nx)mod(n×m-1)中當y=1時使A=1的x並且當y×nx的數值少於(n×m-1)時，A=(y×nx)，特徵在於，讀出由地址發生裝置產生的地址數據所指定的存儲器中地址位置上所存儲的主信號，隨後將被交織和輸入的下一個主信號寫入到該地址位置中。
在按照本發明的去交織電路中，讀出由地址發生裝置產生的地址數據A所指定的存儲器地址位置上所存儲的主信號。為了把被交織和輸入的下一個主信號寫入到因讀出而實際上空出的地址位置上，可以利用去交織存儲器的存儲容量去交織，並且該去交織存儲器的存儲容量，對於常規需要2個超幀的存儲容量的存儲器只要其1/2的存儲量，這意味著當電路利用集成電路實現時所需要的面積減少。
在按照本發明的去交織電路中，地址數據發生裝置設有m進位計數器，對主信號的輸入數量進行計數；S進位計數器，對m進位計數器的進位進行計數；乘法器，將S進位計數器計數值乘以(n×m)；偏移值計數裝置，沿時隙方向對主信號數量進行計數，當主信號計數值達到(m-1)時，沿n方向移位一級，沿時隙方向對主信號進行計數，並且通過重複該過程連續計數直到計數值達到(n×m)；和加法裝置，將乘法器輸出與偏移值計數裝置的計數值相加，特徵在於，以該加法裝置的輸出作為地址數據A。
通過從被地址發生裝置輸出的地址數據所指定的存儲器地址位置讀出主信號，並且寫入該主信號，來實現去交織。
附圖的簡要說明

圖1是方框圖，表示按照本發明一實施例的去交織電路的構成；圖2是示意圖，用於說明按照本發明一實施例的去交織電路中緩衝存儲器輸入/輸出數據；圖3是示意圖，用於說明按照本發明一實施例的去交織電路中定時信號發生器的定時信號；圖4是示意圖，用於說明用本發明一實施例的去交織電路進行去交織後的交織；圖5是示意圖，用於說明按照本發明一實施例的去交織電路中去交織的原理；圖6是示意圖，用於說明按照本發明一實施例的去交織電路中去交織的原理；圖7是地址空間的示意圖，用於說明按照本發明一實施例的去交織電路中的去交織；圖8是方框圖，表示按照本發明一實施例的去交織電路中地址數據發生器的構成；圖9是流程圖，用於說明按照本發明一實施例的去交織電路中地址數據的產生；圖10是流程圖，用於說明按照本發明一實施例的去交織電路中地址數據的產生；圖11是示意圖，表示按照本發明一實施例的去交織電路所產生的某些地址；和圖12是示意圖，表示按照本發明一實施例的去交織電路所產生的某些地址。
實現本發明的最佳方式以下，按照實施例解釋本發明的去交織電路。
圖1是方框圖，表示按照本發明一實施例的去交織電路的構成。按照本發明實施例的去交織電路描述了46個時隙的格子編碼方式(此後格子編碼方式稱為TC)的8PSK(編碼率r=2/3)和1個時隙的卷積碼和穿孔卡編碼方式QPSK(編碼率r=1/2)。
圖3a表示了與每個超幀同步輸出的一個超幀脈衝「a」。接收BS數字廣播信號後被內部解碼(以字節單位)的輸出，即由作為對格子編碼或卷積碼的解碼器的格子編碼/維特比碼解碼器進行解碼並字節化的圖3(b)所示的內部解碼數據b，與超幀脈衝a同步輸出。在接收從已接收超幀定時信號和傳輸模式信號的定時信號發生器1輸出的圖3c所示寫入門脈衝「c」之後，內部解碼數據「b」被寫入緩衝存儲器2中。
該寫入是通過寫入門脈衝「c」將203位元組的主信號寫入例如由一FIFO構成的緩衝存儲器2並且存儲。同步信號、TMCC信號和脈衝串信號被分開而不寫入緩衝存儲器2中，在該期間沒有寫入數據。圖3c的4位元組說明表示一個脈衝串碼元周期。
在此，字節化的數據的數據速率取決於調製方式和編碼率，如果例如TC8PSK碼(編碼率r=2/3(此後編碼率r=2/3可以省略))的數據速率是1，則QPSK碼(編碼率r=1/2(此後編碼率r=1/2可以省略))的數據速率是1/2。因此，該實施例表示了46個時隙的8PSK碼和1時隙QPSK碼的情況。QPSK碼的信息比特傳輸效率是8PSK碼效率的1/2，用於以一定碼元速率解調的傳送時隙變為2個時隙，1幀變為48時隙。
另外，BPSK碼(編碼率r=1/2(此後編碼率r=1/2可以省略))的數據速率是1/4。在利用BPSK(編碼率r=1/2)傳輸的同步信號和TMCC信號周期期間，是TC8PSK數據速率的1/4的數據流，並且利用QPSK(編碼率r=1/2)傳輸一個脈衝串碼元信號的4位元組，脈衝串碼元信號的數據流是1/2。
當一旦接收定時信號發生器1輸出的寫入門脈衝「c」，將203位元組的主信號寫入緩衝存儲器2時，從主信號中分出TMCC信號和脈衝串碼元信號，並且不寫入緩衝存儲器2，如上所述。
寫入緩衝存儲器2的內部解碼輸出b，從與圖3a所示的超幀脈衝設置有規定時間差的圖3d所示的讀出開始脈衝d的發生時刻開始，接受從定時信號發生器1輸出的圖3e所示的讀出門脈衝e，實際上停止了在TMCC信號和短脈衝串碼元信號期間的讀出，以一定的速度從緩衝存儲器2以脈衝串形式讀出203位元組的主信號j(以下有時也省略203位元組的字節記載)。另外，將圖3f(圖3g示出了部分放大圖)所示的去交織寫入/讀出門脈衝「f」從定時信號發生器1輸出到地址數據發生器3。
從已經接收去交織存儲器寫入/讀出門脈衝「f」的地址數據發生器3輸出圖3h所示的地址數據A和圖3i所示的R/W信號「i」給去交織存儲器4，隨後向去交織存儲器4順次寫入圖3j所示的203位元組主信號「j」，並且根據讀出地址指定，當從去交織存儲器4讀出時，執行去交織，並從去交織存儲器4輸出圖3k所示的203位元組去交織的主信號「k」。
對於R/W信號「i」，在高電平時，執行讀出指令，而在低電平時，執行寫入指令，按照由地址數據A指定的地址將下一個提供的主信號寫入到讀出主信號「I」的地址中。
然後，根據圖2將詳細給出解釋。圖2表示按照實施例每個處理過程的數據幀的配置。
圖2a表示提供給緩衝存儲器2的內部解碼數據「b」。圖2a表示的內部解碼數據「b」代表利用TC8PSK信號傳送46時隙和利用QPSK信號(編碼率r=1/2)傳送1時隙時的1個超幀的幀構成。1幀由12位元組同步/TMCC信號，以及之後的TC8PSK主信號的203位元組，對應脈衝串碼元信號的空閒部分的4位元組，主信號的203位元組，對應脈衝串碼元信號的空閒部分的4位元組，…，QPSK(編碼率r=1/2)主信號的203位元組和對應脈衝串碼元信號的空閒部分的4位元組構成。另外，由第0到第7幀的8個幀構成1個超幀。
僅僅在門脈衝的高電位周期期間將圖2a所示的內部解碼數據「b」的數據流通過寫入門脈衝「c」寫入並且存儲在緩衝存儲器2。如圖2b所示，主信號，即在同步信號、TMCC信號和脈衝串碼元信號區間之外的信號被寫入到緩衝存儲器2中。
一旦接收超幀脈衝「a」，定時信號發生器1產生讀出開始信號「d」，該信號被延遲一定時間，並且在該時刻輸出讀出門脈衝「e」。一旦接收讀出脈衝「e」，以一定速率從緩衝存儲器2讀出。設讀出速率是作為基本速率的8PSK的速率。
讀出門脈衝「e」包括48位元組的同步/TMCC信號部分停止，203位元組的讀出、4位元組的停止，203位元組的讀出，4位元組的停止，…，203位元組的停止和4位元組的停止。同步/TMCC信號部分具有48位元組的原因是，在寫入期間數據速度是1/4，而在讀出期間數據速度為四倍(12位元組×4=48)。
最後利用203位元組的停止結束脈衝的原因是，主信號QPSK碼信息比特傳送效率是TS8PSK碼的1/2，並且具有2個傳輸時隙，因為它以一定碼元速率進行調製，但通過內部解碼已經被改變為203位元組，在該部分中插入了偽數據。圖2c表示插入到分配給203位元組停止的部分中的偽數據。
在此，假設沒有脈衝串碼元信號寫入到緩衝存儲器2內，但也有可能將脈衝串信號與主信號一起寫入並且也可讀出脈衝串信號。在此情況下，把圖3(c)所示的讀出緩衝存儲器寫入門脈衝「c」和圖3(e)所示的讀出門脈衝「e」在4位元組區間變為低電位的部分設為高電位。
從定時信號發生器1，輸出圖3f所示的去交織存儲器寫入/讀出門脈衝「f」給地址數據發生器3。一旦接收去交織存儲器寫入/讀出門脈衝「f」，從地址數據發生器3輸出地址數據A和R/W信號「i」給去交織存儲器4並執行去交織。
通過定時與去交織存儲器寫入/讀出門脈衝匹配的地址數據A和R/W信號，包含圖2c所示的偽數據的從緩衝存儲器2輸出的數據「j」被寫入到或從去交織存儲器讀出。圖3g到3k表示對於1時隙區間去交織存儲器寫入/讀出門脈衝6的放大圖，同時表示對於1時隙區間地址數據A和R/W信號「i」和去交織存儲器中寫入數據「i」和讀出數據「k」的放大圖。
從圖8也可見，首先讀出1超幀前的去交織的數據「k」，然後將用於當前的去交織的數據「j」寫入。另外，通過把寫入數據「j」寫入到讀出數據「k」的同一地址，寫入數據和讀出數據的定時變成相同。讀出的數據「k」是去交織後的數據，並且具有與圖2c所示的相同幀構成。
通過運算執行去交織，進行到/從去交織存儲器4的寫入或讀出。然後，將說明地址數據發生器3。
在詳細解釋地址數據發生器之前，根據圖4、圖5和圖6將解釋地址產生的原理。
在圖4、5和6中，「m」代表數據長度的基本單位(在=BS數據廣播情況下為203位元組)而「n」代表交織深度(在BS數據廣播情況下為8(構成1超幀的幀數量))，在此為簡單起見，設m=5,n=4,圖4、5和6是說明n×m=4×5的去交織的例子。
圖4a和圖5a、b和c中去交織矩陣的上行表示地址數據，而下行表示輸入數據。如圖4a所示，數據流D
、D[1]、D[2]、D[3],…,D[18]、D[19]被寫入到地址數據A
、A[1]、A[2]、A[3],…,A[18]、A[19]。該數據按照圖4c所示的水平方向順序寫入，通過按照圖4b所示的垂直方向順序讀出進行交織。
圖5a表示了該狀態，設該狀態為地址設置序號x=0的情況。在該狀態下，從地址數據發生器3順序地輸出地址數據A
、A[1]、A[2]、A[3],………,A[18]、A[19]，和寫入對數據流D
、D[1]、D[2]、D[3],…,D[18]、D[19]深度為4的交織的數據流D
、D[5]、D[10]、D[15]、D[1]、D[6],…,D[14]、D[19]。
在此情況下，從地址數據發生器3輸出的地址數據是單調遞增並且稱為「基本地址設置」。對於從去交織存儲器4讀出的地址數據，從地址數據發生器3順序輸出地址數據A
、A[4]、A[8]、A[12]、A[16]、A[1],…,A[15]、A[19]，以便讀出之後的數據流變成交織前的狀態D
、D[1]、D[2]、D[3],…,D[18]、D[19]。設該地址設置序號x為1。
在執行讀出的地址上寫入下一個數據流。該數據流是D』
、D』[5]、D』[10]、D』[15]、D』[1]、D』[6],…,D』[14]、D』[19],而圖5b表示該數據流被寫入的狀態。
同樣地，在數據去交織的情況下，如果執行尋址，以便地址數據按A
、A[16]、A[13]、A[10]、A[7]、A[4],…,A[3]、A[19]輸出，然後獲得數據D』
、D』[1]、D』[2]、D』[3]、D』[4]、D』[5],…,D』[18]、D』[19]。該狀態是地址設置序號x=2的狀態。
另外，為該地址數據順序，即由讀出數據的地址數據所指定的地址位置順序，寫入數據D」
、D」[5]、D」[10]、D」[15]、D」[1]、D」[6],…,D」[14]、D」[19](圖5(c))，如果從被地址設置序號x=3的地址數據A
、A[7]、A[14]、A[2]、A[9]、A[16],…,A[12]、A[19]所指定的位置讀出數據，則輸出數據D」
、D」[1]、D」[2]、D」[3]、D」[4]、D」[5],…,D」[18]、D」[19]。
在圖6中表示，地址數據A對地址序號y和地址設定序號x的推移，所述地址序號對應於分配給去交織存儲器4的固有地址數據，所述地址設定序號x是返復指定到對應於讀出寫入次數的地址序號y的次數，例如，以地址設置序號x=2作為例，表示從地址數據發生器3輸出分配給去交織存儲器4的固有地址序號A
、A[16]、A[13]、A[10]、A[7]、A[4],……,A[3]、A[19]作為地址數據。
在此，去交織過程可以總結如下a按地址設置序號x=0(首先省略)讀出b按地址設置序號x=0寫入c按地址設置序號x=1讀出d按地址設置序號x=1寫入e按地址設置序號x=2讀出f按地址設置序號x=2寫入……q按地址設置序號x=8讀出r按地址設置序號x=8寫入s按地址設置序號x=9(=0)讀出把預先輸入的數據寫入到已經讀出數據的地址數據的地址上。以此方式，可見利用n×m=4×5去交織的地址數據的指定，判斷地址設置序號x在9個周期內循環。地址設置序號x的周期為9，並且被描述為周期X。周期X=0沒有意義，因此排除X=0。
然後，將該尋址用一般式表達。設去交織深度為n，基本單位的數據數量為m，地址設置序號為x，地址序號為y，而地址數據為A，則通過下式指定地址數據AA=(y×nx)mod(n×m-1)(y=n×m-1)………(1)A=y (y=n×m-1)………(2)在此情況下，設a mod b是a-αb的餘數(α是自然數或0)，如果a小於b,a mod b是a。
在式(1)中，當y=1時，通過求出使A=1的X而獲得地址設置序號x的周期X，並且在此情況下如上所述，X=9。
在圖4、5和6所示的例子中，表示了關於二維地址矩陣上的去交織的一般表達式，也可用於BS數據廣播信號的去交織。利用BS數據廣播信號，在幀方向的同一時隙之間執行深度8的交織。203位元組的主信號被指定給1個時隙，並把主信號作為48(時隙)組203(字節)×8(幀)的二維矩陣處理。即把1個超幀的存儲器空間分成48部分，變為在每個區域內執行203×8的去交織。
在該實施例中，按照圖7所示定義1超幀存儲器矩陣。設m=203(字節)×n=8(幀)×S=48(時隙)，並且地址203×8的二維矩陣中從地址0沿m方向遞增，然後沿n方向移位一級，再沿m方向遞增，…，等。則1個時隙的最後地址是1623。還有，設時隙方向沿從第1到第48時隙的方向，每n×m=1624增加一偏移。
在此情況下，在表達式(1)中，當滿足y=1時，A=1的x，求出地址設置序號x的周期X，地址設置序號x的周期X=180。
圖8表示了地址數據發生器3的實施例，而圖9和圖10表示了表示其作用的流程圖。
如圖8所示，地址數據發生器3具備一個選通脈衝發生器50、一個時隙序號檢測部分51，該部分與選通脈衝發生器50協作指定時隙，和一個模數運算部分52，該部分與選通脈衝發生器50和時隙序號檢測部分51協作執行模數運算發送地址數據。在此，m=203(1時隙中主信號字節的數量)，n=8(去交織深度)，S=48(1幀中時隙數量)，F=8(構成1超幀的幀數量，F=n=8)，和X=180(地址設置計次數x的周期)。在此，不包含後述的加法器70的模數運算部分52對應於偏移值計數裝置。
選通脈衝發生器50包括一個m進位計數器53，對其提供定時信號發生器1所輸出的去交織存儲器寫入/讀出門脈衝，接收在去交織存儲器寫入/讀出門脈衝在高電平周期所輸出的時鐘脈衝，並計數時鐘脈衝，一個S進位計數器54，它對m進行制計數器53的進位輸出進行計數，一個F進位計數器55，對S進位計數器54的進位輸出進行計數，一個X進位計數器56，對F進位計數器55的進位輸出進行計數，和一個解碼器57，接收m進位計數器53的計數值mcnt、S進位計數器54的計數值Scnt、F進位計數器55的計數值Fcnt及X進位計數器56的計數值xcnt，並產生一個選通脈衝。
每當m進位計數器的計數時鐘脈衝從0到203次，S進位計數器54的計數值遞增，這意味著由S進位計數器54檢測時隙數量。時隙數量檢測部分51包括一個乘法器58，接收S進位計數器54的計數值並且將該計數值乘以(n×m)，並根據S進位計數器54的計數值產生時隙序號開始地址數據0,1624,3248,…,76328。把在後面描述的數據A0加入到時隙序號檢測部分51的輸出中，而獲得地址數據A。
模數運算部分52具備設定器59，其將A偏移值寄存器60初始化為設定值1，一個A偏移值寄存器60，接收選通脈衝「sa」，寄存R偏移值寄存器61的寄存值；一個R偏移值寄存器61，接收選通脈衝「sb」並寄存地址數據A0；一個加法器62，將地址數據A0和A偏移值寄存器60的寄存值相加；一個比較器64，對加法器62相加輸出和設定器63的設定值(n×m)進行比較；一個減法器66，當(加法器62的相加輸出≥設定器63的設定值(n×m))時，根據比較器64的輸出，把加法器62的相加輸出減去設定器65的設定值(n×m-1)所獲得的值作為地址數據A″，和當(加法器62的相加輸出≥設定器63的設定值(n×m))不成立時，根據比較器64的輸出，把加法器62的相加輸出作為地址數據A″輸出，一個Amcnt寄存器67，接收選通脈衝「sc」，把減法器66輸出的地址數據A″作為寄存值；一個選擇器68，根據選擇脈衝「sp」來選擇減法器66所輸出的地址數據A″和Amcnt寄存器67的寄存值之一；一個由DF/F組成的鎖存器69，將選擇器68輸出的地址數據A′延遲1個時鐘脈衝；以及一個加法器70，將鎖存的地址數據A0與乘法器58的輸出相加，並以加法器70的輸出作為地址數據A。
到A偏移值寄存器60的選通脈衝「sa」與F進位計數器55的進位輸出同步輸出。可是，在xcnt=X-1的情況下，「1」被寄存，而在xcnt≠X-1的情況下，寄存R偏移值寄存器61的寄存值Rofset。當F進位計數器計數值Fcnt是0和S進位計數器52的計數值Scnt是0且m進位計數器53的計數值mcnt是n時，到R偏移值寄存器61的選通脈衝「sb」被輸出。當S進位計數器52的計數值Scnt是0且m進位計數器53的計數值mcnt是0時，到Amcnt寄存器67的選通脈衝「sc」被輸出。當m進位計數器53的計數值mcnt=m-1且S進位計數器52的計數值Scnt≠S-1時輸出到選擇器68的選擇脈衝「sp」，並且選擇Amcnt寄存器67的寄存值。
在加法器62將A偏移值寄存器中所寄存的數值與地址數據A0相加，相加結果被送給比較器64和減法器66。地址數據A0是在203×8的二維矩陣中的地址數據，對時隙數進行計數的S進位計數器52的計數值Scnt由乘法器58乘以n×m倍的(即，在時隙方向的移位)值與地址數據A0的相加結果變為地址數據A。
當加法器62的相加輸出變成(n×m(=1624))或更大時，比較器64向減法器66輸出減法指令，減法器66接收減法指令，並從加法器62的相加輸出減去在設定器65設置的(n×m-1)。當加法器62的相加輸出不等於或大於(n×m(=1624))時，不執行減法而直接從減法器66輸出加法器62的相加輸出。
在Amcnt寄存器67中，將在產生選通脈衝「sc」的時刻的地址數據A寄存，當選擇器68接收選擇信號「sp」時，Amcnt寄存器67中的寄存值A″被選擇輸出。把選擇器68的輸出作為地址數據A′。地址數據A′被鎖存器69鎖存，把鎖存輸出作為地址數據A0。另外，R偏移值寄存器61接收選通脈衝「sa」把當時的數據A0寄存。另外，R偏移值寄存器61的寄存值被輸出給A偏移值寄存器60，並一旦接收選通脈衝「sa」，就寄存在A偏移值寄存器60中。
m進位計數器53、S進位計數器54、F進位計數器55、X進位計數器56和鎖存器69根據公共時鐘脈衝工作，但是當去交織存儲器的寫入/讀出門脈衝在低電平時停止工作。
根據圖9和圖10的流程圖來解釋地址數據發生器3的作用。
當開始去交織時，將A偏移值寄存器60的寄存值Aofset初始化為1，並將X進位計數器56的計數值xcnt即地址設置序號x初始化為0(步驟S1)。另外，將m進位計數器53的計數值mcnt、S進位計數器54的計數值Scnt和F進位計數器55的計數值Fcnt初始化為0，鎖存器69也被初始化，地址數據A0也被初始化(步驟S2)。同時，數據A″被寄存在Amcnt寄存器67中，但在此情況下0被寄存(步驟S3)。另外，當m進位計數器53的計數值mcnt變為0，S進位計數器52的計數值Scnt變為0時，選通脈衝「sc」變成高電平，因此，對於F進位計數器55的每次遞增，在Amcnt寄存器67中寄存一個數值。
通過選擇器68輸出到Amcnt寄存器67的寄存值被鎖存器69鎖存，並確定地址數據A0(步驟S4)。解碼器57檢查是否F進位計數器55的計數值Fcnt=0、S進位計數器54的計數值Scnt=0、m進位計數器53的計數值mcnt=n=8(步驟S5)，當在步驟S5判定F進位計數器55的計數值Fcnt=0、S進位計數器54的計數值Scnt=0、m進位計數器53的計數值mcnt=n=8時，輸出選通脈衝「sb」，把地址數據A0寄存在R偏移值寄存器61(步驟S6)，執行步驟S7。可是，由於m進位計數器53的計數值mcnt是0，從步驟S5直接執行步驟S7。
在步驟S7中，直到m進位計數器53的計數值變為mcnt=m-1=202，在步驟S7之後，m進位計數器53的計數值mcnt遞增，儘管在圖9中沒有表示，然後執行步驟S8。在步驟S8，加法器62將地址數據A0與A偏移值寄存器60中寄存的寄存值相加(步驟S8)。在加法器62的相加輸出A是(n×m(=1623))或更大的情況下(步驟S9)，從相加輸出A中減去(n×m-1=1623))並且從步驟S4重複該過程(步驟S10)。在加法器62的相加輸出A不等於或大於(n×m(=1642))的情況下，在步驟S9之後，從步驟S4重複該過程。
如果至此針對上述尋址一般表達式檢查該運算A偏移值寄存器60的寄存值等於nx(當nx超過(n×m-1)，A偏移值寄存器60的寄存值等於重複減去(n×m-1)時的餘數)並且y×nx等於nx的累加和。另外，由於數據A從未超過二倍的(n×m-1)，在超過(n×m-1)的情況下，可以通過減去(n×m-1)而簡化(n×m-1)的模數運算的構成。在數據A變成等於(n×m-1)的最後地址，減去(n×m-1)，導致出現0，引起問題。
可是，由於只在最後地址上A變成等於(n×m-1)，該問題可以通過改變減法條件而避免，使得在超過(n×m)時減去(n×m-1)。這等效與將A=y的條件簡化為上述尋址一般表達式的y=n×m-1的條件。
在m進位計數器53的計數值mcnt是m-1(=202)的情況下，執行按照S進位計數器54的計數值Scnt的條件分支步驟(步驟S11)。執行步驟S12直到S進位計數器54的計數值Scnt變成S-1(=47)，並且在步驟S12之後，從S4重複該過程。在步驟S12，S進位計數器54的計數值Scnt遞增，m進位計數器53的計數值mcnt被重新設置並且輸出Amcnt寄存器67的寄存值作為地址數據A′(步驟S12)，即，選擇器68選擇Amcnt寄存器67的寄存值。執行該操作是為了均衡幀中每個時隙的地址數據A的初始數值。
例如，在第一幀中，每個時隙的地址數據A0從0開始，在第二幀中從203開始。因此，在第二幀中，必須在每次時隙改變時在地址數據A0中加載203。當前由於F進位計數器55的計數值Fcnt=0，即第一幀時，變為在時隙的每次遞增中加載在Amcnt寄存器67中寄存的0。重複上述操作直到S進位計數器54的計數值Scnt變成S-1(=47)。
在S進位計數器54的計數值Scnt變成S-1(=47)的情況下，執行基於F進位計數器55的計數值Fcnt的條件分支步驟(步驟S13)。在步驟S13中，F進位計數器55的計數值Fcnt小於F-1的情況下，執行步驟S14,F進位計數器55的計數值Fcnt遞增，並重新設置S進位計數器54的計數值Scnt和m進位計數器53的計數值mcnt(步驟S14)。然後，A0被累加到A偏移值寄存器60(步驟S15)。這是因為當幀改變時的地址數據A0的初始數值是前一幀最終值的接著數據A0的數值。
即當地址設置序號x為0時，由於在第一幀的最後一個地址數據A0是202，在第二幀的開始處，A偏移值寄存器60的寄存值是1，則變成202+1=203。另外，作為步驟S15的結果時，執行步驟S16，其中檢查數據A′≥(n×m)，作為步驟S16的結果，選擇性地執行步驟S17，然後執行步驟S3。當數據A超過(n×m)時，則減去(n×m-1)(步驟S17)，與上述的情況相同。另外，在步驟S3將該結果寄存在Amcnt寄存器67中，並且每次變更時隙變成裝載的數值。
在步驟S13，在F進位計數器55的計數值Fcnt變成F-1(=7)的情況下，同時完成對1超幀的去交織，通過基於X進位計數器56的計數值xcnt的條件分支(步驟S20)，在地址設置序號x沒有達到x=X-1(=179)的情況下，執行步驟S21，把在步驟S6寄存在R偏移值寄存器61中的寄存值寄存在A偏移值寄存器60中(步驟S21)。另外，使地址設置序號x遞增(步驟S22)。
將利用尋址一般表達式、表達式(1)和表達式(2)解釋該操作。
在A偏移值寄存器60的寄存值等於地址數據A(A=1×nx即y=1)但超過(如上所述nx的值(n×m-1)情況下，(等於返復減去)(n×m-1)時的餘數)，下個地址設置的A偏移值寄存器60的寄存值Aofset′變成1×n(x+1)=1×nx×n=8×nx，其等於當y=8時的地址數據A。換句話說，如果當前y=8的地址數據A被存儲，其變成，作為下個地址設置序號x的A偏移值寄存器60的寄存值的Aofset，這意味著可以省略計算電路。由於在步驟S5和步驟S6中，當y=mcnt=n=8時的地址數據A被存儲在R偏移值寄存器61中，在移動到下一個地址設置之前被寫入A偏移值寄存器60中。另外，當X進位計數器56的計數值xcnt變成X-1(=179)時，所有數值被初始化。
圖11和圖12表示該實施例產生的部分地址數據A。由於紙面所限，表示的地址設置序號x最大到17，而地址序號y最大到50。
如上所述，按照該實施例的去交織電路，對於由地址數據發生器3所產生的去交織存儲器4的地址數據A在寫入之前先執行讀出地進行讀出(R)，寫入(W)，讀出(R)，寫入(W)，…，和在通過把數據寫入由於數據讀出而清空的地址上，改善了存儲器利用率。
另一方面，有可能提供例如兩個地址發生器，一個作為產生讀出地址數據專用，另一個作為產生寫入地址數據專用，由此在超幀單位中可執行高速讀出。在此情況下，地址數據必須是相同的地址數據。例如，按照圖3所示定時，在兩個203位元組進行讀出/寫入處理之後，重複4位元組區間停止周期碼型，但是也有可能連續執行讀出而沒有任何只用於讀出的4位元組停止周期。
工業應用性如上所述，按照本發明的去交織電路使利用1超幀存儲容量執行去交織成為可能，這達到了減少部件數量和部件成本的效果。另外，當用集成電路實現本發明時，與現有技術相比，本發明可以減少門的數量，並大大地減少晶片面積。
權利要求
1．一種去交織電路，包括去交織存儲器；和地址數據發生裝置，用於產生地址數據，地址數據指定在所述去交織存儲器中數據讀出/寫入的位置，特徵在於，讀出地址發生裝置所產生的地址數據所指定的存儲器地址位置中所存儲的主信號，並把被交織並輸入的下一個主信號寫入所述地址位置。
2．根據權利要求1的去交織電路，其特徵在於，所述地址發生裝置產生地址數據A，設在1個時隙中主信號的數量為m，去交織深度為n，分配給所述去交織存儲器的固有地址序號為y，指定數據讀出/寫入地址位置的地址數據為A,a mod b是a-αb的餘數(α是自然數或0)，當(y≠n×m-1)時，A=(y×nx)mod(n×m-1)，和當(y=n×m-1)時，A=y，作為數據重複指定直到地址序號y的次數的地址設置序號x是在A=(y×nx)mod(n×m-1)中當y=1時使A=1的x，和當y×nx的值小於(n×m-1)時，A=(y×nx)。
3．根據權利要求2的去交織電路，其特徵在於，所述地址數據發生裝置包括m進位計數器，對主信號輸入數進行計數；S進位計數器，對m進位計數器的進位進行計數；乘法器，用於將S進位計數器計數值乘以(n×m)；偏移值計數裝置，對在時隙方向上主信號的數量進行計數，當主信號計數值達到(m-1)時，在n方向移位一級，並且在時隙方向上對主信號計數，通過重複進行該過程連續計數，直到計數值達到(n×m)；和加法裝置，用於將乘法器輸出與偏移值計數裝置的計數值相加，其特徵在於，以加法裝置的輸出作為地址數據A。
全文摘要
提供用於BS數據廣播接收機的去交織電路。該去交織電路具備較少的存儲器。一個地址數據發生器(3)按去交織順序地址將提供數據(A)給去交織存儲器(4)。從地址數據(A)指定的在去交織存儲器(4)中的一個地址位置讀出每個主信號,對下一個主信號進行交織和寫入該存儲器的該地址位置。結果,去交織存儲器(4)只需要一個超幀所佔用的空間。
文檔編號H04L27/06GK1309838SQ99808761
公開日2001年8月22日 申請日期1999年7月8日 優先權日1998年7月17日
發明者白石憲一, 新城壯一, 堀井昭浩 申請人:株式會社建伍