一種漏電測試結構的製作方法

2023-09-20 07:30:05 2

本發明涉及半導體集成電路製造工藝領域，更具體地涉及半導體集成電路的漏電測試結構。

背景技術：

隨著半導體新材料、新技術和新製造工藝的持續發展，單個半導體晶片上將集成更多的器件。隨著元器件的尺寸越來越小，元器件之間的距離也越來越小，當半導體製作工藝過程中出現任何異常都將導致元器件之間出現短路或者漏電，那么半導體晶片上元器件之間的漏電便成為一項必須嚴格監測的項目。本發明了提出一種改進的交叉梳狀漏電測試結構，該結構主要由兩個橫豎交叉互相不重疊的梳狀結構和一個蛇形結構組成，可以用於監控N-well、多晶Poly、Metal之間等多種結構(design rule check structure)的漏電問題。

在現有技術中，中芯國際集成電路製造有限公司的實用新型專利「漏電測試結構」(CN201220748480.6)中，公布了一種測試結構，用於晶圓可接受性測試，由多晶矽區及有若干首尾相連的金屬線和介質層構成其，漏電測試結構的多晶矽區內多晶矽的密度不同。主要作用反映元器件的多晶矽密度不同的情況及由多晶矽密度差異引起的金屬線以及介質層平整度的差異。其實施例如圖1。

可以看出，現有技術中通常採用簡單的環形結構和條形結構進行漏電測試，結構相對比較簡單，實際電路結構的複雜多樣性，不能有效測試出驗證結構之間的漏電問題。

現有技術中的各種測試方法都存在很多問題，或適用性太差或者測試過程中的其他影響因素較多，很難對測試結果進行分析評價，得不到準確測試結果，因此，需要有更加有效地測試結構及方法，以保證在器件測試過程中的穩定性。

技術實現要素：

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分並不意味著要試圖限定出所要求保護的技術方案的關鍵特徵和必要技術特徵，更不意味著試圖確定所要求保護的技術方案的保護範圍。

本發明的目的在於提出一種漏電測試結構，以更加精確的反映出半導體器件的漏電情況，包括：兩個梳狀結構，兩個梳狀結構相互交叉，互不接觸；一個用於隔離梳狀結構的蛇形結構；位於所述的兩條梳狀結構之上的上層金屬條，所述金屬條與梳狀結構和蛇形結構之間是SiO2絕緣介質層，所述金屬條通過接觸孔或者通孔與所述梳狀結構形成導電連接。

進一步的，所述的兩個梳狀結構中每個梳狀結構由橫豎兩種梳齒構成，梳齒數量可以根據需求設計，兩個梳狀結構的橫豎位置是相對關係。

進一步的，所述的兩個梳狀結構中每個梳狀結構條寬度a、條間距b以及兩個梳狀結構間距c根據工藝節點設計需求可以進行調節。

進一步的，所述的用於隔離梳狀結構的蛇形結構，結構是SiO2絕緣介質層。

進一步的，所述的兩個梳狀結構，結構可以是多晶矽或者金屬。

在以上發明的基礎上，進一步改進，所述蛇形結構上方的設置多晶柵蛇形結構；設置圍繞所述兩個梳狀結構的阱環形結構；位於兩個梳狀結構和多晶柵蛇形結構之上的上層設置金屬條，所述金屬條通過接觸孔與所述梳狀結構、多晶柵蛇形結構和阱環形結構形成導電連接。

進一步的，所述的環形結構為p型或n型。

進一步的，所述的環形結構與兩個梳狀結構的間距根據工藝節點設計需求進行調節。

附圖說明

本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了現有技術解決方案及本發明的實施例，用來解釋本發明的裝置、原理及改進之處。附圖中，

圖1為現有技術實施例結構示意圖；

圖2為本發明中兩梳狀結構，梳狀結構1和梳狀結構2的示意圖；

圖3為本發明中蛇狀結構的示意圖；

圖4為本發明中的環形有源區結構的示意圖；

圖5為具體實施例1漏電測試結構示意圖；

圖6為具體實施例2漏電測試結構示意圖。

具體實施方式

為了便於理解本發明，下面將參照相關附圖對本發明進行更全面的描述。附圖中給出了本發明的較佳實施例。但是，本發明可以以許多不同的形式來實現，並不限於本文所描述的實施例。相反地，提供這些實施例的目的是使對本發明的公開內容的理解更加透徹全面。

除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在限制本發明。本文所使用的術語「和/或」包括一個或多個相關的所列項目的任意的和所有的組合。

如圖2所示的為漏電測試結構的兩梳狀結構俯視圖，梳狀結構1及梳狀結構2由一組互相平行的橫形構件(1001、2001)和一組互相平行的豎形構件(1002、2002)兩排梳狀結構組成；其中梳狀結構1的橫形構件(1001)及梳狀結構2的的橫形構件(1002)方向是相對的，且條數相等，梳狀結構1的豎形構件(1002)及梳狀結構2的的豎形構件(2002)方向是相對的，且條數相等；梳狀結構條寬度a、條間距b根據工藝節點設計需求可以進行調節。

如圖3所示的為漏電測試結構的蛇狀結構俯視圖，圖中蛇形結構包括多個重複且依次連接的彎折部單元，其中，彎折部單元依次連接，彎折部單元包括一組橫折單元(3001)和一組豎折單元(3002)，兩排彎折部單元的數量根據梳狀結構的橫形構件、豎形構件的數量而定；蛇形結構的條寬c根據工藝節點設計需求可以進行調節。

如圖4所示的為圍繞兩梳狀結構的阱環形結構俯視圖，環形結構是指P+或者N+的Pick up有源區，如梳狀結構為N阱，則阱環形結構為P+有源區，反之則為N+有源區；環形結構條寬d以及環形結構與兩個梳狀結構的間距根據工藝節點設計需求進行調節。

實施例1

如圖5所示的為Poly/金屬漏電測試結構實施例1的俯視圖，包括：兩個梳狀結構(梳狀結構1 100、梳狀結構2 200)，兩個梳狀結構相互盤繞且互不接觸；一個用於隔離梳狀結構的蛇形結構(300)；其中每個梳狀結構分別有一組4個互相平行的橫形構件和一組4個互相平行的豎形構件組成，蛇形結構由首尾相連接的一組3個橫折單元和一組3個豎折單元。刻蝕形成兩條梳狀結構之後，在其上澱積絕緣介質層，即可形成兩條梳狀結構之間的蛇形隔離結構，澱積絕緣介質層可以為SiO2；然後孔刻蝕、填充形成接觸連接，填充材料根據工藝節點選擇；最後澱積上層金屬，刻蝕形成上層金屬連接條，通過孔將兩個梳狀結構引出(如圖5中的High和Low兩端)，兩端施加偏壓，即可以測試兩條梳狀結構之間的漏電問題。

實施例1中的兩個梳狀結構可以是多晶Poly，也可以是金屬；

實施例1中的蛇狀隔離結構是SiO2絕緣介質層；

實施例1中的兩個梳狀結構的條寬度a、條間距b以及兩個梳狀結構的間距c根據工藝節點設計需求可以進行調節，如圖2和3中所示；

實施例1結構主要用於監控多晶或者金屬之間的漏電問題。

實施例2

如圖6所示的為阱漏電測試結構的俯視圖，其總體結構同實施例1類似，包括：兩個梳狀阱結構(梳狀結構1 100、梳狀結構2 200)，兩個梳狀結構相互交叉，互不接觸；位於兩個梳狀結構之間隔離結構上方的蛇形多晶柵結構(300)，其中每個梳狀結構分別有一組4個互相平行的橫形構件和一組4個互相平行的豎形構件組成，蛇形多晶柵結構由首尾相連接的一組3個橫折單元和一組3個豎折單元；P+或者N+的Pick up環形有源區結構(400)。兩條梳狀結構之間以及梳狀結構和環形結構之間是採用高密度等離子體化學氣相沉積(HDP)的SiO2絕緣介質層；阱梳狀結構形成以後，爐管工藝氧化形成柵氧，然後澱積多晶矽，刻蝕形成蛇形多晶矽柵；進一步的在其上澱積絕緣介質層，澱積絕緣介質層可以為SiO2；然後接觸孔刻蝕、填充形成接觸連接，填充材料根據工藝節點選擇；進一步的澱積上層金屬，刻蝕形成上層金屬連接條，通過接觸孔將兩個梳狀結構、蛇形多晶柵結構和環形Pickup有源區引出，形成寄生場效應電晶體(FMOS)，四端施加偏壓(如圖6中的High、Low、Sub和Gate四端)，即可以測試兩條梳狀結構之間的漏電問題。

實施例2中的兩個梳狀結構是N阱或者P阱；

實施例2中的兩個梳狀結構之間用STI(淺槽隔離，shallow trench isolation)進行隔離，在STI上方澱積柵氧和多晶(Poly)，刻蝕形成一條蛇形結構的多晶柵；

實施例2中的兩個梳狀結構的條寬度a、條間距b以及兩個梳狀結構的間距c根據工藝節點設計需求可以進行調節，如圖2和3中所示；

實施例2中的環形Pick up有源區結構條寬d以及環形結構與兩個梳狀結構的間距根據工藝節點設計需求進行調節。

實施例2結構主要用於監控N阱或者P阱之間結構的漏電問題。

上面概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員使用本發明作為基礎來設計或修改用於實施與本文所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構，都落入本發明的保護範圍。