一種集成電路的製作方法

2023-09-20 23:02:15

專利名稱：一種集成電路的製作方法
技術領域：
一種集成電路技術領域[0001]本實用新型涉及集成電路，並且更特別地，涉及配置用於生成斜坡信號的集成電路。
背景技術：
[0002]用於生成斜坡信號(例如用於軟起動電路中)的電路在本領域中是公知的。這些電路可以包括電容器，但在很多情況下電容器具有不容易集成的尺寸。在本領域中需要可以全集成的斜坡發生器電路。[0003]現有技術的斜坡發生器電路通常還限於單一的(固定的)斜坡斜率。在本領域中需要支持可調斜坡斜率的斜坡發生器電路。實用新型內容[0004]在一個實施例中，一種集成電路包括第一電流發生器，稱合在第一參考電壓節點與第一中間節點之間；第一電晶體源極_漏極，耦合在第一中間節點與第二中間節點之間； 第二電晶體源極-漏極，耦合在第一中間節點與輸出節點之間；以及緩衝器電路，具有耦合到第二中間節點的輸入和耦合到輸出節點的輸出；第一電容，耦合在第二中間節點與第二參考電壓節點之間。第一電晶體具有耦合用於接收周期信號的柵極並且第二電晶體具有耦合用於接收周期信號的互補信號的柵極。[0005]在一個實施例中，配置用於生成周期信號的發生器電路包括邏輯電路，配置用於感測時鐘信號的邊緣並將輸出周期信號從第一邏輯狀態改變為第二邏輯狀態，並且進一步可操作用於對復位信號進行響應並將輸出周期信號從第二邏輯狀態改變回第一邏輯狀態；以及定時電路，配置用於生成復位信號。[0006]在一個實施例中，邏輯電路包括觸發器電路，觸發器電路具有配置用於接收時鐘信號的時鐘輸入、配置用於生成周期信號的輸出以及配置用於接收復位信號的復位輸入。[0007]在一個實施例中，電路進一步包括除法電路，除法電路具有輸入和輸出，該輸入配置用於接收源時鐘信號，該輸出配置用於將時鐘信號生成為源時鐘信號的除以η的版本，以便施加到時鐘輸入。[0008]在一個實施例中，定時電路包括第二電流發生器，耦合在第一參考電壓節點與第三中間節點之間；第三電晶體源極_漏極，耦合在第三中間節點與第二參考電壓節點之間， 所述第三電晶體具有配置用於接收周期信號的柵極；第二電容，耦合在第三中間節點與第二參考電壓節點之間；以及第一比較器電路，具有耦合到第三中間節點的第一輸入、配置用於接收第一閾值的第二輸入以及配置用於生成復位信號的輸出。[0009]在一個實施例中，電路進一步包括除法電路，除法電路具有輸入和輸出，該輸入配置用於接收源時鐘信號，該輸出配置用於將時鐘信號生成為源時鐘信號的除以η的版本。[0010]在一個實施例中，該電路進一步包括第四電晶體源極-漏極，耦合在第二中間節點與第二參考電壓節點之間；以及第二比較器電路，具有耦合到輸出節點的第一輸入、配置用於接收第二閾值的第二輸入以及配置用於生成用於施加到第四電晶體的柵極的信號的輸出。[0011]在一個實施例中，一種集成電路包括第一電容器；第一電晶體；第一電流發生器，可操作用於通過第一電晶體向第一電容器提供電流，其中第一電晶體由周期信號的互補信號進行柵極控制；緩衝器，配置用於將存儲在第一電容器上的斜坡電壓緩衝到輸出節點作為斜坡輸出信號；第二電晶體，配置用於將輸出節點耦合到第一電流發生器，其中第二電晶體由周期信號進行柵極控制；觸發器，具有配置用於從輸入時鐘信號和復位信號生成周期信號的輸出；第二電流源；第二電容器，由第二電流源充電；第三電晶體，配置用於響應於周期信號而使第二電容器放電；以及比較器電路，可操作用於將第二電容器上的電壓與參考量進行比較並生成復位信號。


[0012]為了更好地理解實施例，現在將僅通過示例的方式參考附圖，其中[0013]圖I是斜坡發生器電路的電路圖；[0014]圖2是圖示了圖I的電路的操作的時序圖；[0015]圖3圖示了用於由圖I的電路所產生的斜坡信號的輸出波形；[0016]圖4是支持生成鋸齒波形的斜坡發生器電路的電路圖；[0017]圖5是斜坡發生器電路的替代性實施例的電路圖；以及[0018]圖6是圖示了圖5的電路的操作的定時圖。
具體實施方式
[0019]現在參考圖I，其是斜坡發生器電路10的電路圖。電路10包括接收時鐘信號Fsw的輸入節點12。可編程除法電路14對時鐘信號Fsw進行分割以生成線路16上的分割後的時鐘信號CLK。可編程除法電路14實現了除以η的時鐘分割。控制電路18供應具有除數 η值的可編程除法電路14，其中除數η值可由控制電路選擇。正如下面將更詳細地討論的那樣，對除數η值的選擇設置了由電路10輸出的所生成的斜坡信號的斜率。[0020]電路10進一步包括觸發器電路20。優選的實現將D型觸發器用於觸發器電路20。D型觸發器電路20的數據「D」輸入連接到與第一參考電壓(在此情況下是高參考電壓 Vdd)相關聯的節點。D型觸發器電路20的清零「CLR」輸入接收線路22上的復位信號。D 型觸發器電路20的時鐘「>」輸入接收線路16上的分割後的時鐘信號CLK。D型觸發器電路20包括標記為「Q」和「&」的兩個輸出。在所示出的電路的配置中，D型觸發器電路20 的&輸出處的輸出信號是脈衝地產生與分割後的時鐘信號CLK的前緣一致的邏輯低的信號「chgb」。信號chgb中的每個低脈衝的長度由線路22上的復位信號確定。當復位信號轉變為邏輯高(響應於下面要描述的情況)時，D型觸發器電路20被復位並且&輸出信號 chgb返回到邏輯高。因此，D型觸發器電路20用作傳感電路，該傳感電路可操作用於感測分割後的時鐘信號CLK的前緣並響應於該檢測而產生脈衝信號，該脈衝信號通過收到復位信號而終止。D型觸發器電路20的Q輸出產生與在0輸出處的信號chgb互補的信號。Q輸出和Q輸出處的信號未在電路10中使用。此外，D型觸發器電路20的「SET」輸入未在電路10中使用。[0021]電路10進一步包括第一電流源24，該第一電流源24連接到Vdd參考電壓節點並配置用於輸出電流Ιο。將電流Io供應給節點26。N溝道MOS電晶體28的漏極端子耦合到節點26。電晶體28的源極端子連接到與第二參考電壓(在此情況下是低參考電壓，諸如接地)相關聯的節點。電晶體28的柵極耦合用於從D型觸發器電路20的&輸出接收信號 chgb。第一電容器CO耦合在節點26與接地參考電壓節點之間。[0022]電路10還包括電壓比較器電路30。電壓比較器電路30的正輸入端耦合用於接收在節點26處供應的電壓信號Vsaw。電壓Vsaw相應地是跨第一電容器CO的極板而存儲的電壓。電壓比較器電路的負輸入端耦合用於接收由參考電壓發生器電路32供應的參考電壓信號Vref (比較閾值)。電壓比較器電路30的輸出耦合到線路22，因此電壓比較器電路生成並輸出復位信號，該復位信號被施加到D型觸發器電路20的清零CLR輸入。[0023]第一電流源24、電晶體28、電容器CO、電壓比較器電路30以及參考電壓發生器電路32—起用作配置用於設置周期信號chgb內的脈衝的長度(寬度)的定時電路。對參考電壓Vref的值、電容器CO的值以及電流Itl的選擇共同影響用於信號chgb的脈衝寬度的設置。[0024]電路10進一步包括第二電流源34，該第二電流源34連接到Vdd參考電壓節點並配置用於輸出電流Ii。將電流I1供應給節點36。N溝道MOS電晶體38的漏極端子耦合到節點36。電晶體38的源極端子連接到節點40 (在節點40處，生成輸出(經緩衝的)斜坡信號ss_buf)。電晶體38的柵極端子耦合用於從D型觸發器電路20的&輸出接收信號 chgb。N溝道MOS電晶體42的漏極端子耦合到節點36。電晶體38的源極端子連接到節點 44(在節點44處，生成未緩衝的斜坡信號SS)。電晶體42的柵極端子耦合用於接收信號 chg。如圖所不，信號chg由反相電路46生成,該反相電路46具有I禹合用於從D型觸發器電路20的&輸出接收信號chgb的輸入。反相電路46的作用是在chgb信號與chg信號的切換時刻之間引入微小的延遲。如果不需要該延遲，則可以作為替代地從D型觸發器電路 20的Q輸出獲得信號chg。可以在chgb信號與電晶體38和42的柵極之間添加附加的電路，以便用於減小電荷注入和解決時鐘饋通的目的。節點44經由非反相緩衝器電路48耦合到節點40，該非反相緩衝器電路48具有耦合到節點44的輸入和耦合到節點40的輸出。 第二電容器Cl耦合在節點44與接地參考電壓節點之間。[0025]第二電流源34、電晶體38、電晶體42、反相電路46以及電容器Cl 一起用作可響應於所接收的周期信號chgb而操作以產生斜坡電壓信號的連續模式充電電路。[0026]現在將參考圖2中示出的時序圖來描述電路10的操作。接收時鐘信號Fsw。可編程除法電路14對時鐘信號Fsw進行分割以生成分割後的時鐘信號CLK(具有值Fsw/n)。 在圖2中所圖示的示例中，η = 8。當由D型觸發器電路20的&輸出生成的chgb信號為邏輯高時，電晶體28被接通並且這將第一電容器旁路到接地。節點26處的Vsaw電壓相應地被接地。然而，與D型觸發器電路20對CLK信號的上升邊緣(100)的檢測一致，由D型觸發器電路20的&輸出生成的chgb信號變為釋放由電晶體28提供的旁路的邏輯低(102)， 並且使得第一電流Itl可以對電容器CO充電。從恆流源對電容器CO的該充電產生了 Vsaw 電壓的線性增加(參考標號104)。比較器30將Vsaw電壓與參考電壓Vref進行比較。當Vsaw電壓達到參考電壓Vref (比較閾值)時，比較器30的輸出改變狀態並且復位信號被施加到D型觸發器電路20的CLR輸入。這使得D型觸發器電路20的&輸出的狀態從邏輯低改變到邏輯高(chgb信號參考標號106)。然後，電晶體28接通並將Vsaw電壓鉗位到接地(參考標號108) ο[0027]因此，將理解前述操作以生成周期信號chgb，該周期信號chgb的佔空比由第一電流I。、電容器CO的電容以及參考電壓Vref (比較閾值)的值確定。周期信號chgb的周期由時鐘信號Fsw的速率和所選擇的除數值η確定。[0028]當D型觸發器電路20的&輸出(信號chgb)的狀態從邏輯高改變到邏輯低(參考標號102)時，信號chg的狀態由於反相器的操作而從邏輯低改變到邏輯高(參考標號 110)(具有圖2中未示出的微小延遲)。當信號chg變為高時，這接通電晶體42並且使得第二電流I1可以對電容器Cl充電。從恆流源對電容器Cl的該充電產生了節點44處的ss 電壓的線性增加(參考標號112)。緩衝器48將ss電壓從節點44傳遞到節點40處的ss_ buf輸出。在該時間期間，信號chgb為邏輯低，因此電晶體38被關斷(其將節點40從第二電流源斷開)。當D型觸發器電路20的&輸出(信號chgb)的狀態隨後從邏輯低改變到邏輯高(參考標號106)時，信號chg的狀態從邏輯高改變到邏輯低(參考標號114)。此時，電晶體42關斷(從而將節點44和第二電容器Cl從第二電流源斷開)，並且電晶體38 接通(從而將節點40連接到第二電流源)。由電晶體38形成的連接將SS(SS_buf)電壓施加到節點36。這使得第二電流源可以在「連續模式」下操作並可以減小節點44處的由於電晶體切換操作而引起的尖峰和噪聲。[0029]然後，重複前述過程，因為信號chgb和chg是周期性的。重要的並且與針對第一電容器CO的操作不同的是，在每個循環之後沒有使第二電容器C I放電的操作。相反，節點 44處的ss電壓將基本上被電容器Cl維持(參考標號116)(當信號chgb為邏輯高並且信號chg為邏輯低時)。隨著過程的每次重複，由於信號chgb和chg的循環，電晶體42被接通以使得第二電流源可以將附加的電流提供給節點44，以便存儲在電容器Cl中並從而增加(參考標號112)節點44處的ss電壓。利用信號ss在節點42處產生階梯狀增加的電壓，並且利用信號ss_buf在電路10的輸出處產生階梯狀增加的電壓。該作用基本上在於從電路中產生高度線性增加的電壓斜坡信號(一般地由虛線118表示)。輸出信號ss_buf 將繼續增加，直到達到用於該電路的電源電壓Vdd為止。可以將Vdd電壓的值改變為具有驅動器能力的任何參考電壓值。[0030]通過匹配第一電流源和第二電流源，並且進一步通過匹配第一電容器和第二電容器，可以保證電路在操作中在用於周期信號chgb的每個循環中將產生ss_buf輸出電壓的基本上恆定的增加。因此，電路10將不受工藝角的影響。[0031]當比較器30中的延遲最小化時，電路10的操作是最佳的。[0032]作為示例性實現，已經利用等於20 μ A的第一電流Itl、等於O. 5 μ A的第二電流I1' 等於2pF的CO以及等於40pF的Cl來對電路10進行了測試。本領域技術人員應當認識到，示例性電容值使得可以將電容器與另一個電路集成，因此避免了對外部電容器連接的需要。這一示例性配置中的電路進行周期信號chgb的800次循環來使ss_buf信號斜升以達到其最終電壓。[0033]另外，電路10相對來說不受操作溫度改變的影響。圖3示出了在三個不同溫度 (-40,25和150度)生成輸出信號ss_buf時電路10的基本上一樣的性能。跨溫度範圍的斜升時間的偏差大約為255 μ sec。[0034]應當注意，改變時鐘除數η會產生斜坡斜率的對應改變。通過控制電路18所選擇的η的值越小，斜坡斜率值越大。[0035]電路10的優選用途是作為用於軟起動電路功能性中的一次斜坡發生器電路，其中輸出ss_buf信號是用於在啟動時必須斜升的下遊電路的電源電壓。然而，應當認識到， 電路10可以具有其他用途。[0036]此外，雖然在圖I中圖示為生成一次斜坡信號，但本領域技術人員應當理解，該電路可以用作鋸齒波形發生器。參考圖4。在這種實現中，可以跨第二電容器Cl添加旁路電晶體50，並且該旁路電晶體50被比較器52功能性(類似於用比較器30示出的那樣)驅使以在每次ss_buf信號斜坡電壓達到由電壓參考54(比較閾值)設置的特定閾值時使由電容器Cl所存儲的電壓放電。此外，在該鋸齒波形發生器實現中，可以使用控制電路來通過改變除數η值而調節第二電容器處存儲的增加的電壓的斜率。[0037]雖然以上針對生成上升斜坡信號而進行了描述，但本實用新型並不因此受限，並且在此描述的概念和實現可·以作為替代地用於生成下降的斜坡信號。作為對使為了生成上升斜坡而提供的電容器充電的替代，這種配置將取而代之地操作用於使電容器放電。換言之，該電路將操作用於生成固定脈衝信號以使電容器放電。這種配置在圖5中示出，其中類似的參考標號指代相同或類似的部分。至於差異，圖5的電路包括操作用作耦合在中間節點136與更低的電壓參考(接地)之間的電流吸收器的電流源134。可以通過如圖所示的電流鏡像布置來實現電流源134。電晶體142源極-漏極耦合在中間節點136與節點44(在節點44處，生成未緩衝的斜坡信號ss)之間。電晶體142的柵極端子耦合用於從D型觸發器電路20的&輸出接收信號chgb。電晶體138源極-漏極耦合在中間節點136與節點 140(在節點140處，生成經緩衝的斜坡信號ss_buf)之間。電晶體138的柵極端子耦合用於從D型觸發器電路20的β輸出接收信號chgb。如圖所不,信號chgb由反相電路46生成，該反相電路46具有耦合用於從D型觸發器電路20的&輸出接收信號chg的輸入。電晶體160源極-漏極耦合在節點144與更高的參考電壓(Vdd)之間。電晶體160的柵極端子耦合用於接收控制信號「 short 」，該控制信號「 short 」在對電容器Cl充電的循環開始時接通電晶體160並且在節點140處產生高輸出。然後，該「short」信號關斷電晶體160，並且該電路操作用於在輸出節點140處產生負斜坡。[0038]參考圖6中示出的時序圖，可以更好地理解圖5的電路的操作。一般操作類似於圖I的電路的操作(參考圖2)，只不過周期信號chgb和chg的作用是控制電容器Cl的臺階狀放電(而不是如圖I的電路操作中那樣增加)。同樣，圖5中的電路類似於圖I中的電路以連續模式操作。控制電路18對η的選擇實現對下降斜坡信號的斜率的控制。[0039]此外，雖然在圖5中圖示為生成一次斜坡信號，但本領域技術人員應當理解，該電路可以用作鋸齒波形發生器。在這種實現中，傳感電路將操作用於感測輸出信號下降到閾值以下，並且響應於此而激活控制信號「short」以接通電晶體160並通過將電容器Cl充電回到更高的參考電壓而開始新的循環。用於這種操作的電路將類似於圖4中示出的比較器和控制反饋電路，只不過比較操作將配置用於感測輸出信號下降到閾值以下[0040]應當理解，實現為上升斜坡發生器的電路可以用於降壓和升壓軟起動電路中。應當進一步理解，實現為下降斜坡發生器的電路可以用於降壓和升壓軟起動電路中。[0041]前述描述已經通過示例性和非限制性示例的方式提供了對本實用新型示例性實施例的完整和信息豐富的描述。然而，當結合附圖和所附權利要求書而閱讀時，考慮到前述描述，各種修改和調整對於本領域技術人員可以變得明顯。然而，對本實用新型的闡述的所有這種和類似的修改仍將在所附權利要求書中所限定的本實用新型的範圍內。
權利要求1.一種集成電路，其特徵在於，所述電路包括第一電流發生器，耦合在第一參考電壓節點與第一中間節點之間；第一電晶體源極-漏極，耦合在所述第一中間節點與第二中間節點之間；第二電晶體源極_漏極，耦合在所述第一中間節點與輸出節點之間；緩衝器電路，具有耦合到所述第二中間節點的輸入和耦合到所述輸出節點的輸出；以及第一電容，耦合在所述第二中間節點與第二參考電壓節點之間；其中所述第一電晶體具有耦合用於接收周期信號的柵極並且所述第二電晶體具有耦合用於接收所述周期信號的互補·信號的柵極。
2.根據權利要求I的集成電路，其特徵在於，所述電路進一步包括配置用於生成所述周期信號的互補信號的反相電路。
3.根據權利要求I的集成電路，其特徵在於，所述電路進一步包括配置用於生成所述周期信號的發生器電路，所述發生器電路包括邏輯電路，配置用於感測時鐘信號的邊緣並將所述周期信號從第一邏輯狀態改變為第二邏輯狀態，並且進一步可操作用於對復位信號進行響應並將所述周期信號從所述第二邏輯狀態改變回所述第一邏輯狀態；以及定時電路，配置用於生成所述復位信號。
4.根據權利要求3的集成電路，其特徵在於，所述邏輯電路包括觸發器電路，所述觸發器電路具有配置用於接收所述時鐘信號的時鐘輸入、配置用於生成所述周期信號的輸出以及配置用於接收所述復位信號的復位輸入。
5.根據權利要求4的集成電路，其特徵在於，所述電路進一步包括除法電路，所述除法電路具有輸入和輸出，該輸入配置用於接收源時鐘信號，該輸出配置用於將所述時鐘信號生成為所述源時鐘信號的除以η的版本，以便施加到所述時鐘輸入。
6.根據權利要求5的集成電路，其特徵在於，所述電路進一步包括配置用於向所述除法電路供應η的值的控制電路。
7.根據權利要求4的集成電路，其特徵在於，所述觸發器電路包括D型觸發器。
8.根據權利要求3的集成電路，其特徵在於，所述定時電路包括第二電流發生器，耦合在所述第一參考電壓節點與第三中間節點之間；第三電晶體源極-漏極，耦合在所述第三中間節點與所述第二參考電壓節點之間，所述第三電晶體具有配置用於接收所述周期信號的柵極；第二電容，耦合在所述第三中間節點與所述第二參考電壓節點之間；以及第一比較器電路，具有耦合到所述第三中間節點的第一輸入、配置用於接收第一閾值的第二輸入以及 配置用於生成所述復位信號的輸出。
9.根據權利要求3的集成電路，其特徵在於，所述電路進一步包括除法電路，所述除法電路具有輸入和輸出，該輸入配置用於接收源時鐘信號，該輸出配置用於將所述時鐘信號生成為所述源時鐘信號的除以η的版本。
10.根據權利要求9的集成電路，其特徵在於，所述電路進一步包括配置用於向所述除法電路供應η的值的控制電路。
11.根據權利要求I的集成電路，其特徵在於，所述電路進一步包括第四電晶體源極-漏極，耦合在所述第二中間節點與所述第二參考電壓節點之間；以及第二比較器電路，具有耦合到所述輸出節點的第一輸入、配置用於接收第二閾值的第二輸入以及配置用於生成用於施加到所述第四電晶體的柵極的信號的輸出。
12.—種集成電路，其特徵在於，所述電路包括邏輯電路，配置用於感測時鐘信號的邊緣並將輸出周期信號從第一邏輯狀態改變為第二邏輯狀態，並且進一步可操作用於對復位信號進行響應並將所述輸出周期信號從所述第二邏輯狀態改變回所述第一邏輯狀態；以及定時電路，配置用於生成所述復位信號。
13.根據權利要求12的集成電路，其特徵在於，所述邏輯電路包括觸發器電路，所述觸發器電路具有配置用於接收所述時鐘信號的時鐘輸入、配置用於生成所述周期信號的輸出以及配置用於接收所述復位信號的復位輸入。
14.根據權利要求13的集成電路，其特徵在於，所述電路進一步包括除法電路，所述除法電路具有輸入和輸出，該輸入配置用於接收源時鐘信號，該輸出配置用於將所述時鐘信號生成為所述源時鐘信號的除以η的版本，以便施加到所述時鐘輸入。
15.根據權利要求14的集成電路，其特徵在於，所述電路進一步包括配置用於向所述除法電路供應η的值的控制電路。
16.根據權利要求13的集成電路，其特徵在於，所述觸發器電路包括D型觸發器。
17.根據權利要求12的集成電路，其特徵在於，所述定時電路包括第一電流發生器，耦合在第一參考電壓節點與第一中間節點之間；第一電晶體源極-漏極，耦合在所述第一中間節點與第二參考電壓節點之間，所述第一電晶體具有配置用於接收所述周期信號的柵極；第一電容，耦合在所述第一中間節點與所述第二參考電壓節點之間；以及第一比較器電路，具有耦合到所述第一中間節點的第一輸入、配置用於接收第一閾值的第二輸入以及配置用於生成所述復位信號的輸出。
18.根據權利要求17的集成電路，其特徵在於，所述電路進一步包括第二電流發生器，耦合在所述第一參考電壓節點與第二中間節點之間；第二電晶體源極-漏極，耦合在所述第二中間節點與第三中間節點之間；第三電晶體源極_漏極，耦合在所述第二中間節點與輸出節點之間；緩衝器電路，具有耦合到所述第三中間節點的輸入和耦合到所述輸出節點的輸出； 第二電容，耦合在所述第三中間節點與所述第二參考電壓節點之間；其中所述第二電晶體具有耦合用於接收所述周期信號的柵極並且所述第三電晶體具有耦合用於接收所述周期信號的互補信號的柵極。
19.根據權利要求18的集成電路，其特徵在於，所述電路進一步包括配置用於生成所述周期信號的互補信號的反相電路。
20.根據權利要求18的集成電路，其特徵在於，所述電路進一步包括第四電晶體源極-漏極，耦合在所述第二中間節點與所述第二參考電壓節點之間；以及第二比較器電路，具有耦合到所述輸出節點的第一輸入、配置用於接收第二閾值的第二輸入以及配置用於生成用於施加到所述第四電晶體的柵極的信號的輸出。
21.根據權利要求12的集成電路，其特徵在於，所述電路進一步包括除法電路，所述除法電路具有輸入和輸出，該輸入配置用於接收源時鐘信號，該輸出配置用於將所述時鐘信號生成為所述源時鐘信號的除以η的版本。
22.根據權利要求21的集成電路，其特徵在於，所述電路進一步包括配置用於向所述除法電路供應η的值的控制電路。
23.一種集成電路，其特徵在於，所述電路包括第一電容器；第一電晶體； 第一電流發生器，可操作用於通過所述第一電晶體向所述第一電容器提供電流，其中所述第一電晶體由周期信號的互補信號進行柵極控制；緩衝器，配置用於將存儲在所述第一電容器上的斜坡電壓緩衝到輸出節點作為斜坡輸出信號；第二電晶體，配置用於將所述輸出節點耦合到所述第一電流發生器，其中所述第二電晶體由所述周期信號進行柵極控制；觸發器，具有配置用於從輸入時鐘信號和復位信號生成所述周期信號的輸出；第二電流源；第二電容器，由所述第二電流源充電；第三電晶體，配置用於響應於所述周期信號而使所述第二電容器放電；以及比較器電路，可操作用於將所述第二電容器上的電壓與參考量進行比較並生成所述復位信號。
24.根據權利要求23的集成電路，其特徵在於，所述電路進一步包括除法電路，所述除法電路具有輸入和輸出，該輸入配置用於接收源時鐘信號，該輸出配置用於將所述輸入時鐘信號生成為所述源時鐘信號的除以η的版本。
25.根據權利要求24的集成電路，其特徵在於，所述電路進一步包括配置用於向所述除法電路供應η的值的控制電路。
專利摘要本實用新型涉及用於生成斜坡信號的全集成電路。一種集成電路，包括第一電流發生器，耦合在第一參考電壓節點與第一中間節點之間；第一電晶體源極-漏極，耦合在第一中間節點與第二中間節點之間；第二電晶體源極-漏極，耦合在第一中間節點與輸出節點之間；以及緩衝器電路，具有耦合到第二中間節點的輸入和耦合到輸出節點的輸出；第一電容，耦合在第二中間節點與第二參考電壓節點之間。第一電晶體具有耦合用於接收周期信號的柵極並且第二電晶體具有耦合用於接收周期信號的互補信號的柵極。
文檔編號H03K3/02GK202750056SQ201120578228
公開日2013年2月20日 申請日期2011年12月31日 優先權日2011年12月31日
發明者黃濤濤, 王蒙 申請人:意法半導體研發(深圳)有限公司