一種基於高k材料的ldmos器件的製作方法
2023-09-21 02:33:20
專利名稱：一種基於高k材料的ldmos器件的製作方法
技術領域：
本實用新型屬於電子技 術領域，具體涉及一種擊穿電壓可以調整RF-LDMOS器件。
背景技術：
LDMOS(橫向擴散金屬氧化物半導體)器件與電晶體相比，在關鍵的器件特性方面，如增益、線性度、開關性能、散熱性能以及減少級數等方面優勢很明顯，能夠實現高的增益和高的擊穿電壓，因此其被廣泛的用於DC-DC轉換的開關管和射頻功率放大器上面。LDMOS的結構設計中，如果減少LDMOS的柵長，可以提高LDMOS的截止頻率，從而能夠讓LDMOS工作在更高的頻率。同樣，較小的柵長能夠減小LDMOS的尺寸，提高比導通電阻。但是，減小柵長需要克服由此帶來的LDMOS的短溝效應；此外，減小柵長，柵氧的厚度也需要隨之減小，這帶來了很大的漏電流，這些因素限制了 LDMOS器件柵長的縮小。如何克服減小柵長帶來的不利因素影響，儘可能減小柵長是本實用新型要解決的問題。
實用新型內容本實用新型提供了一種解決上述問題的方案，提供一種可以有效減小減小柵長同時又不會增加漏電流的RF-LDMOS器件。本實用新型的技術方案是提供一種基於高K材料的LDMOS器件，其包括襯底，所述襯底上設置有源極和漏極，所述源極和漏極之間通過溝道連接在一起，所述溝道上設置有柵極，所述柵極和所述溝道之間設置有絕緣層其特徵在於所述絕緣層包括一個由高K材料組成的高K層。高K材料，即高介電常數材料，是介電常數大於SiO2 (K = 3. 9)的介電材料的泛稱，所述絕緣層依次包括以下三層=SiO2層、高K層和SiO2層，當然所述絕緣層也可以僅由兩層構成第一層是Si02，第二層是高K材料組成的高K層。優選的，構成所述高K層的材料為Si3N4、HfO2或Zr02。優選的，所述襯底為SOI襯底。優選的，所述柵極是由金屬柵或多晶矽構成的。優選的，其還包括連接所述源極和所述襯底的連接層，所述連接層由P型重摻雜或金屬構成。優選的，所述絕緣層靠近所述漏極一側的厚度大於其靠近所述源極一側的厚度。優選的，其採用厚度大於所述漂移區的N阱層取代所述漂移區，所述N阱層中靠近所述源極的一側設置有 STI (sallow trench isolation)。優選的，其採用厚度大於所述漂移區的N阱層取代所述漂移區，所述N阱層上方設置有一層由LOCOS工藝形成的第二 Si02層，所述第二 Si02層一端設置在所述絕緣層與所述N阱層之間。LOCOS工藝即矽的選擇氧化工藝，是目前常見的一種工藝方法。優選的，所述漂移區上設置有場板，所述場板與所述漂移區之間設置有第二絕緣層。優選的，所述第二絕緣層依次包括以下三層3102層、高K層和SiO2層。[0014]本實用新型的一種基於高K材料的LDMOS器件和傳統結構相比，不需要增加額外的光刻板，不會顯著增加成本。此外本實用新型仍然是採用傳統的SiO2和Si的接觸，跟直接採用高K材料和Si接觸的結構相比，界面缺陷態密度仍然很低，降低了界面散射，提高了載流子的遷移率，提高了飽和電流。此外，採用高K材料的絕緣層結構，能夠在相同的絕緣層厚度的情況下，提高Cox,能夠帶來高的飽和電流，提高柵的控制能力，這樣可以減小DIBL等短溝效應；也能夠在相同Cra的情況下，增加絕緣層的厚度，減小漏電流。傳統的LDMOS器件，希望具有更高的截止頻率，需要減小柵長，但是為了保證柵的控制能力，Cra需要保證不變，這是以減小絕緣層厚度，增加柵的漏電流為代價的，但是採用本結構，可以通過尋找具有更高介電常數的材料來維持相同的絕緣層厚度，而不會增加柵的漏電流。
圖I是本實用新型第一最佳實施例的一種基於高K材料的LDMOS器件的第一種結構的剖面結構示意圖；圖2是本實用新型第二最佳實施例的一種基於高K材料的LDMOS器件的剖面結構示意圖；圖3是本實用新型第三最佳實施例的一種基於高K材料的LDMOS器件的剖面結構示意圖；圖4是本實用新型第四最佳實施例的一種基於高K材料的LDMOS器件的剖面結構示意圖；圖5是本實用新型第五最佳實施例的一種基於高K材料的LDMOS器件的剖面結構示意圖；圖6是本實用新型第五最佳實施例的一種基於高K材料的LDMOS器件的剖面結構示意圖；圖7是圖I至圖6中A處的結構示意圖。
具體實施方式
下面對本實用新型的具體實施方式
作進一步詳細的描述。如圖I所示，以N型LDMOS為例，本實用新型第一最佳實施例的一種基於高K材料的LDMOS器件包括是高摻雜的襯底1，襯底I的電阻率通常為O. 005-0. 05 Ω · cmO. 005 I O. 05 Ω I cm，高摻雜的襯底I上有一層外延層2，它的電阻率通常為10-100 Ω · cm。
源極6和漏極10是重摻雜的N型組成的，其摻雜濃度通常在^以上，金屬線5和金屬線
■chi'3
11分別是用來連接源和漏的金屬連線。N型摻雜的漂移區9是用來提高LDMOS器件的擊穿電壓。P型重摻雜4是用來給P-型溝道提供一個固定的電位，防止寄生的Bipolar導通。P-Body7是用來形成LDMOS的溝道的，調節它的摻雜濃度可以改變LDMOS的閾值電壓，此外也可以防止溝道的Punch-Through。襯底3是通常是由P型重摻雜或者是由金屬如鎢塞組成，它是用來連接源和高摻雜的襯底，這樣源的接觸就可以不通過金屬線5接出，而是通過高摻雜襯底背面貼著的金屬引出，這樣減小了源端的寄生電感，提高了器件的射頻特性。如果沒有襯底3，源端通過金屬線5引出。對於本結構，柵8可以是跟傳統一樣由多晶矽組成，也可以是由金屬組成。對於金屬，可以通過選擇不同功函數的金屬，來調節器件的閾值電壓。如圖7所示，絕緣層A由三層組成SiO2層12、高K材料層134丨02層14。其中SiO2層12、14是SiO2組成的薄層；高K材料層13是高K材料層，其組成材料可以是Si3N4,也可以是HfO2,也可以是ZrO2等介電常數大於3. 9的材料。絕緣層A的結構也可以不採用傳統的三層結構，而是兩層，即由SiO2層和高K層組成。採用如圖7所示的絕緣層結構，可以在相同絕緣層厚度的情況下，提高CM，這樣能夠增強柵對溝道的控制能力，抑制短溝道效應。此外也可以在保證相同Cm的情況下提高絕緣層的厚度，減小柵的漏電流。這樣可以保證LDMOS的溝道尺寸可以繼續減小。圖2至圖6都是LDMOS器件的變形結構。圖2中，柵8和襯底3的絕緣層的厚度不再是一樣的，而是靠近Source端的絕緣層厚度低，靠近漏端的絕緣層厚度高。絕緣層同樣是由三種材料組成，SiO2，高K材料和SiO2組成。採用這種結構能夠減小柵和漏之間的寄生電容Cgd，提高器件輸入和輸出之間的隔離度，提高器件的穩定性。同時柵8和N型漂移區9，具有一段較大的Overlap，跟前面的器件結構相比。此時柵8還充當了場板的作用，用來提高器件的擊穿電壓。圖3中，圖2的N型漂移區9被N阱層15 (Nwell)所取代，Nwell跟NLDD相比具有較深的厚度。淺溝道隔離16的作用是減少了柵和漏之間的寄生電容Cgd，同樣能夠提高器件的穩定性，同時本來沿著N阱層15表面流的電流因為STI，向N阱層15體內流。這樣相當於增加了漂移區的長度，因此可以承受更高的擊穿電壓。圖4中，採用SOI襯底，SiO2層17，厚度一般小於Ιμπι，在400nm-600nm之間。採
用SOI襯底，能夠減小器件源和漏的寄生電容，提高器件工作的速度。N阱層18，SiO2層19，它跟上圖具有相同的目的能夠讓電流不是在表面，而是往N阱層18體內流，增加了漂移區的長度，提高了擊穿電壓。SiO2層19是利用LOCOS工藝形成的，跟STI相比，工藝上更加容易實現。圖5和圖I的區別在於增加了一個場板21，場板21通常是跟源接在一起，場板能夠提高器件擊穿電壓。場板和襯底是通過絕緣層20，隔離的。通常是Si02。圖6中，將圖5中的場板21的絕緣層換成SiO2+高K材料+SiO2的結構，這種方法同樣不需要增加額外的光刻板。這樣絕緣層的等效介電常數能夠提高，這樣能夠降低沿著溝道表面電場的強度，提高漏端的擊穿電壓。以上實施例僅為本實用新型其中的一種實施方式，其描述較為具體和詳細，但並不能因此而理解為對本實用新型專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進，這些都屬於本實用新型的保護範圍。因此，本實用新型專利的保護範圍應以所附權利要求為準。
權利要求1.一種基於高K材料的LDMOS器件，其包括襯底，所述襯底上設置有源極和漏極，所述漏極連接有漂移區所述源極和漂移區之間通過溝道連接在一起，所述溝道上設置有柵極，所述柵極和所述溝道之間設置有絕緣層，其特徵在於所述絕緣層包括一個由高K材料組成的高K層。
2.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於構成所述高K層的材料為Si3N4、HfO2或ZrO2。
3.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於所述襯底為SOI襯底。
4.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於所述柵極是由金屬柵或多晶矽構成的。
5.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於其還包括連接所述源極和所述襯底的連接層，所述連接層由P型重摻雜或金屬構成。
6.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於所述絕緣層靠近所述漏極一側的厚度大於其靠近所述源極一側的厚度。
7.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於其採用厚度大於所述漂移區的N阱層取代所述漂移區，所述N阱層中靠近所述源極的一側設置有淺溝道隔尚。
8.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於其採用厚度大於所述漂移區的N阱層取代所述漂移區，所述N阱層上方設置有一層由LOCOS工藝形成的第二 Si02層，所述第二 Si02層一端設置在所述絕緣層與所述N阱層之間。
9.根據權利要求I所述的一種基於高K材料的LDMOS器件，其特徵在於所述漂移區上設置有場板，所述場板與所述漂移區之間設置有第二絕緣層。
10.根據權利要求9所述的一種基於高K材料的LDMOS器件，其特徵在於所述第二絕緣層依次包括以下二層Si02層、聞K層和SiO2層。
專利摘要本實用新型公開了一種基於高K材料的LDMOS器件，其包括襯底，所述襯底上設置有源極和漏極，所述漏極連接有N型漂移區，所述源極和N型漂移區之間通過溝道連接在一起，所述溝道上設置有柵極，所述柵極和所述溝道之間設置有絕緣層，其特徵在於所述絕緣層包括一個由高K材料組成的高K層，所述絕緣層依次包括以下三層SiO2層、高K層和SiO2層。本實用新型在不會增加柵的漏電流的前提下，採用具有更高介電常數的高K材料來降低絕緣層厚度。
文檔編號H01L29/51GK202772140SQ20122035253
公開日2013年3月6日 申請日期2012年7月20日 優先權日2012年7月20日
發明者曾大傑, 餘庭, 趙一兵, 張耀輝 申請人:崑山華太電子技術有限公司