多層基板及其製造方法

2023-09-20 06:40:45

專利名稱：多層基板及其製造方法
技術領域：
本發明是關於一種多層基板及其製造方法，尤指一種平坦的多層基板 及其製造方法。
背景技術：
現今任何類型電子產品的小型化，是無可避免的趨勢，隨著半導體 晶圓製程尺寸不斷地縮小，後段封裝的相關技術也必須隨之朝微型化的 方向進步。因此，當今集成電路的積集度己不斷地提高時，使用積集度 高的多層基板用以對晶元或組件進行封裝，整合成高密度系統已為必然 的趨勢。
請參考圖l，是現有技術的多層基板的簡單示意圖。所謂多層基板 的表面，即後續將與一晶元或組件進行封裝的表面，多層基板包含焊墊
層102、表面介電層104以及防焊層106。焊墊層102下方為與其電性 連結的金屬線路層108。根據現有技術多半以壓合法、增層法等製作多 層基板的數層導線層與數層介電層(未顯示)。而表面介電層104的厚度 較焊墊層102、金屬線路層108的厚度要大了許多，例如現今一般多層 基板的焊墊層102、金屬線路層108厚度僅約數個u m至數十ji m左右， 而表面介電層104的厚度可能厚達數十um至200u m左右。因此，由於 焊墊層102下方的金屬線路層108的存在，無論是以壓合法或者增層法 製作多層基板，均是以一固定厚度的介電層材料，製作表面介電層104， 因此在多層基板表面形成焊墊層102時，必會造成如圖1所示表面的不 平坦，但如前述表面介電層104的厚度為數十um至200y m左右，下方 金屬線路層108厚度約數y m至數十urii左右。介電層厚度遠比金屬層 厚，在壓合法或者增層法的製程中，可利用製程參數的調整使介電層些 許地變形可以補償表面不平坦至可接受的範圍。
然而，由於集成電路的積集度不斷地提高，基於體積縮小與電性的
考慮，焊墊層102、金屬線路層108以及表面介電層104的厚度也隨之 減小。為維持訊號傳導的電性考慮，焊墊層102、金屬線路層108厚度 的減小幅度有限，但表面介電層104的厚度卻大幅地減小，現今業界更 嘗試製作厚度可達10um左右的表面介電層104。如前述表面介電層104 的厚度為10ym左右，下方金屬線路層108厚度約數個ym至10 y m左 右。表面介電層104厚度與金屬線路層108厚度的尺度接近且相當，則 前述使介電層104變形的手段將不足以補償表面的不平坦，不可避免地， 更將凸顯多層基板表面不平坦的問題。
請參考圖2是根據現有技術，以覆晶封裝(Flip-Chip)製程對晶元
進行封裝為例的簡單示意圖。根據現有技術所製造的多層基板具有介電 層103及對應金屬線路層107-1、 107-2，表面介電層104及對應金屬線 路層108-1、 108-2、 108-3。並且多層基板在金屬線路層108-1、 108_2、 108-3上具有焊墊層102-1、 102-2、 102-3。
如圖2所示，現今封裝技術是以覆晶封裝(Flip Chip)技術為主流， 覆晶封裝為一種將晶元110表面朝下，通過金屬凸塊120-1 、120-2、 120-3 使晶元表面接點112-1、112-2、112-3與多層基板的焊墊層102-1、102-2、 102-3接合連結的技術。再者，多層基板焊墊層102-1、 102-2、 102-3 與晶元表面接點112-1、 112-2、 112-3 (電極)間，必須是一對一匹配， 且必須精準地接合。此覆晶封裝技術是先將該多層基板事先固定於一封 裝治具上，對準晶元上的凸塊120-1、 120-2、 120-3 (bump)與多層基板 的焊墊層102-1、 102-2、 102-3的位置後，再以熱壓方式進行覆晶封裝。 然而，必須使晶元表面接點112-1、 112-2、 112-3上的凸塊120-1、 120-2、 120-3均對準焊墊層102-1、 102-2、 102-3且與其接合(Bonding)後，覆 晶封裝才算成功。但多層基板的表面，可能因電路設計的緣故，金屬線 路層108-1、108-3下方有金屬線路層107-1、 107-2，但金屬線路層108-2
卻無下方對應的金屬層，因而焊墊層102-2高度比其它焊墊層102-1、 102-3高度低，當進行前述覆晶封裝時，會導致凸塊120-2未能連結焊 墊層102-2與晶元表面接點112-2。
然而不僅對覆晶封裝而言，對於其它高密度多接點的封裝，例如 球柵封裝(BGA)、平面閘格數組(LGA)以及晶圓級封裝(CSP)來說，只要有 一個金屬凸塊未能連結焊墊層與晶元或組件表面接點，封裝即告失敗。 因此，對於多層基板表面、晶元IIO表面或組件表面的平坦性要求比以 往更高。
一般覆晶封裝如使用凸塊高度(bump Height)為lOOym的凸塊，可 供參考的高度容許誤差值大約在土10um左右。而由於集成電路的積集 度提高，單位面積的焊墊層密度也會提高，凸塊高度(bump Height)則更 進一步縮小，高度容許誤差值當然就更小。因此，更進一步地對多層基 板表面的平坦性(即焊墊層與介電層的共平面性)，或對任一焊墊層本身 的平坦性要求就更高。 一般業界所製造的金屬線路層厚度多為數十^m， 甚至小至數個ym,因此若未能有效地使多層基板表面平坦化，將會嚴重 影響覆晶封裝的良率與可靠度。
因此，若能製作一表面平坦的多層基板，對前述覆晶封裝或其它高密 度多接點的封裝而言，能提高封裝的可靠度。並且能更進一步縮小凸塊高 度(bump height),有利於更進一步提高整體封裝的密度。

發明內容
本發明的主要目的在於提供一種多層基板及其製造方法，能改善用 於封裝的多層基板的焊墊層與介電層的平坦度，提高封裝的良率與可靠 度，以更進一步提高整體封裝的密度。
為達成本發明的前述目的，本發明的多層基板，包含一表面介電層 以及至少一焊墊層。表面介電層位於多層基板的一表層，焊墊層則內嵌 於表面介電層，表面介電層與焊墊層形成多層基板。
本發明的多層基板，焊墊層的側面與表面介電層密合，並且，焊墊 層的一表面與表面介電層的表面具有一共面，使固定於封裝治具上的多 層基板的悍墊層與表面介電層的平坦度良好。當其用以與一組件表面進 行封裝時，能提高封裝的良率與可靠度。
為達成本發明的前述目的，本發明製造多層基板的方法包含下列步
驟
在一平坦的載板表面形成至少一焊墊層；
形成一表面介電層，覆蓋焊墊層，使焊墊層內嵌於表面介電層；以
及
將表面介電層以及焊墊層自載板表面分離，表面介電層與焊墊層形 成 -平坦的多層基板。
形成此平坦的多層基板，是用以與一組件表面進行封裝，即對多層 基板的 一 焊墊層與 一 封裝組件表面的- - 接點進行封裝，其中該組件可為 一晶元，該封裝型態則為一覆晶封裝。本發明因利用一平坦的載板表面， 形成焊墊層以及表面介電層，使焊墊層內嵌於表面介電層，具有一共面， 而使本發明的多層基板表面平坦性高。隨著集成電路的積集度提高，凸 塊間距(bump pitch)必然縮小，凸塊高度(bump height)亦需隨之減小。
因此本發明的多層基板在後續覆晶封裝或其它高密度多接點的封裝時， 能使用凸塊高度(bump height)更小的凸塊，同時也能由於本發明多層 基板的表面平坦性，可確保封裝時多層基板與晶元或組件表面間的平行 距離一致，而能提高封裝的可靠度，更進J步提高整體封裝的密度。


圖1是現有技術多層基板的簡單示意圖。
圖2是根據現有技術，以覆晶封裝(Flip Chip)製程對晶元進行封 裝為例的簡單示意圖。
圖3是本發明多層基板表面的簡單示意圖。
圖4A至圖4C是製造本發明表面平坦的多層基板的方法流程圖。
圖5是利用本發明表面平坦的多層基板，進行覆晶封裝(Flip Chip)
製程的簡單示意圖。
具體實施例方式
請參考圖3，是本發明多層基板表面的簡單示意圖。本發明的多層 基板至少包含一層焊墊層302以及一層表面介電層304。並且，多層基 板可更進一步包含一層防焊層306。焊墊層302下方則為多層基板的金 屬線路層308。本發明的焊墊層302是內嵌於表面介電層304，並且焊 墊層302側面與表面介電層304密合，能加強兩者間的附著強度。再者, 焊墊層302的表面與表面介電層304的表面具有一共面，使本發明的多 層基板表面平坦性高，也就是，焊墊層302的表面與表面介電層304的 表面間無段差。
接著，請參考圖4A至圖4C，是本發明製造表面平坦的多層基板的 方法流程圖。首先，圖4A表示本發明的製造方法在一平坦的載板400 表面先形成一防焊層401後，再形成包含焊墊層402的若干焊墊層。例 如可以一表面平坦度好的矽晶圓片作為此載板400，以塗布方式形成 防焊層401，以蝕刻、電鑄或微影法等方式在防焊層401表面上形成焊 墊層402。圖4B表示在形成焊墊層402等之後，再形成一表面介電層 404，覆蓋焊墊層402等，使焊墊層402等內嵌於表面介電層404。再更 進一步依多層基板設計所需，可在形成表面介電層404後，可對表面介 電層404在金屬線路層預定位置進行開孔，更進一步形成如圖3所示的 金屬線路層308，以及更多的介電層、金屬線路層等(在圖4B中僅表示 製作多層基板的部份)，以完成多層基板的內聯結構。圖4C表示將防焊 層401自載板400表面分離，上下翻轉後，再於焊墊層402等位置對防 焊層401進行開孔，或者，防焊層401也可在表面介電層404連同內嵌 的焊墊層402等自載板400表面剝離，上下翻轉後，再於焊墊層402以 及表面介電層404的表面形成。這樣，防焊層401、焊墊層402等以及 表面介電層404即構成本發明的多層基板。本發明將多層基板自載板400 表面分離的方法可為，例如犧牲層法或載板表面附著強度弱化法等。
有別於現有技術以壓合方式的多層基板製作方法，為使後續覆晶封 裝或其它高密度多接點的封裝的可靠度提高，提高整體封裝的密度，多 層基板必須具有相當的平坦度，然而，現有技術使用壓合法、增層法制 作多層基板，多層基板表面結構均無可避免地受下層金屬線路層的影響 而產生表層起伏。但本發明利用一表面平坦度好的載板400，內嵌焊墊
層402於表面介電層404內，製造出具有平坦表層的多層基板表面結構， 即使IC封裝的積集度不斷地提高，基於體積縮小與電性的考慮，多層基 板的介電層404的厚度需隨之減小，依據本發明所製造的多層基板仍然 具有表面平坦度佳的表面結構。因此，當進行後續覆晶封裝或其它高密 度多接點的封裝時，更能提高封裝的良率與可靠度。
請參考圖5，是繪示利用本發明表面平坦的多層基板，進行覆晶封 裝(Flip Chip)製程為例的簡單示意圖。覆晶封裝是將具有焊墊層402 與表面介電層404的多層基板表面(具有防焊層401的一面)朝上放置固 定於一封裝治具上(未顯示)。接著，將晶元410表面朝下，如圖所示將 凸塊420等對準焊墊層402等的位置後，以熱壓方式進行接合 (Bonding),即能完成覆晶封裝。
本發明的優點即在於，由於利用一表面平坦度佳的載板400製作多層 基板，因此與圖2所示的現有技術製作的多層基板相比，具有平坦度高的 表面，對於覆晶封裝或其它類型高密度多接點的封裝，例如球柵封裝 (BGA)、平面閘格數組(LGA)以及晶圓級封裝(CSP)而言，隨著集成電路的 積集度提高，因凸塊420的間距(bump pitch)必然縮小，凸塊420的高度 (bump height)亦需隨之減小。應用本發明的多層基板，方能使用凸塊高 度(bump height)更小的凸塊420，同時也由於本發明多層基板的平坦性， 可確保封裝時多層基板表面與組件或晶元410表面間的平行距離一致，確 保封裝製程時，凸塊420等成功連結所有的焊墊層402與組件或晶元表面電 極(接點)412，而能提高封裝的可靠度，更進一步提高整體封裝的密度。
權利要求
1.一種多層基板，其特徵在於其包含一表面介電層以及至少一焊墊層；表面介電層位於該多層基板的一表層，焊墊層具有至少一表面及至少一個與該表面相鄰接的側面，且該焊墊層是內嵌於該表面介電層，該表面介電層以及該焊墊層共同形成該多層基板。
2. 如權利要求l所述的多層基板，其特徵在於該焊墊層的側面是 與該表面介電層密合。
3. 如權利要求l所述的多層基板，其特徵在於該焊墊層的表面是 與該表面介電層的表面具有一共面。
4. 如權利要求3所述的多層基板，其特徵在於該共面使該多層基 板具有一平坦的表層，用以與一組件表面進行封裝。
5. 如權利要求4所述的多層基板，其特徵在於該組件為晶元。
6. 如權利要求4所述的多層基板，其特徵在於該封裝為覆晶封裝。
7. 如權利要求l所述的多層基板，其特徵在於該焊墊層的表面是 與該表面介電層的表面間無段差。
8. 如權利要求l所述的多層基板，其特徵在於其更進一歩包含一 防焊層，位於具有該焊墊層以及該表面介電層的該表層上，該防焊層具 有對應該焊墊層的開孔。
9. 一種製造多層基板的方法，其特徵在於該製造方法包含下列步驟在一平坦的載板表面形成至少一層焊墊層；形成一表面介電層，覆蓋該焊墊層，使該焊墊層內嵌於該表面介電層，用以形成該多層基板；以及將該多層基板自該載板表面分離。
10. 如權利要求9所述的方法，其特徵在於形成該表面介電層，覆 蓋該焊墊層的步驟更進一步使該焊墊層的側面與該表面介電層密合。
11. 如權利要求9所述的方法，其特徵在於形成該表面介電層，覆 蓋該焊墊層的步驟是使接觸該載板表面的該焊墊層的表面與該表面介電 層的表面具有一共面。
12. 如權利要求9所述的方法，其特徵在於在形成該焊墊層的步驟 前，更包含在該載板表面形成一防焊層的步驟，使該多層基板更進-步 包含該防焊層。
13. 如權利要求12所述的方法，其特徵在於將該多層基板自該載 板表面分離的步驟是將該防焊層自該載板表面分離。
14. 如權利要求13所述的方法，其特徵在於在將該防焊層自該載 板表面分離的步驟後，更包含在該焊墊層的位置對該防焊層進行開孔的 步驟。
15. 如權利要求9所述的方法，其特徵在於在將該多層基板自該載 板表面分離的步驟後，更包含在該多層基板的表面形成一防焊層的步 驟。
16. 如權利要求9所述的方法，其特徵在於在將該多層基板自該 載板表面分離的步驟後，更包含對該多層基板的該焊墊層與一組件表面 的一接點進行封裝的步驟。
17. 如權利要求16所述的方法，其特徵在於該封裝為覆晶封裝。
全文摘要
本發明揭示一種平坦的多層基板及其製造方法。本發明的多層基板包含一層表面介電層以及至少一層焊墊層。表面介電層位於多層基板的一個表層，焊墊層則內嵌於表面介電層，表面介電層與焊墊層形成本發明的多層基板。本發明的製造方法是在一個平坦的載板表面形成至少一層焊墊層，再形成一層表面介電層，覆蓋焊墊層，使焊墊層內嵌於表面介電層。將多層基板自載板表面分離，表面介電層與焊墊層即形成一個表面平坦的多層基板。
文檔編號H05K1/18GK101346038SQ200710136878
公開日2009年1月14日 申請日期2007年7月11日 優先權日2007年7月11日
發明者楊之光 申請人:巨擘科技股份有限公司