天線及射頻通道校準系統及方法與流程

2023-09-20 18:02:15 1

本發明涉及天線技術領域，尤其涉及天線及射頻通道校準系統及方法。

背景技術：

目前的時分雙工(Time Division Duplexing,TDD)通信系統每根天線的射頻(RF)端需要兩套電路來實現發送和接收功能，由於硬體方面的工藝誤差，加上放大器的非線性失真以及濾波器的相位和阻抗的變化，很難保證各通道間的電路一致性。而每個射頻電路的特徵響應也隨著工作頻率、時間、溫度和溼度等外部環境的變化而變化。為了消除各個射頻接收和發射通道之間的偏差對信道的影響，保證射頻信道的互易性，需要採用射頻通路的校準技術保證不同通道幅值和相位的一致性。

當前普遍的校準通道(假定K個通道)由K個天線及射頻通道、K個耦合器、收發信機、校準信號射頻電纜、合路分路器、校準通道處理單元等組成。其中合路分路器普遍採用威爾金功分器的結構，各天線及射頻通道的校準信號會通過合路分路器進行合路和分路。當天線及射頻通道數量較多時，各通道匯集到合路分路器的校準信號線的數量和長度大大增加，產生大量重複路徑的校準信號線，增加了電路布局布線的複雜程度，且過長的走線帶來了不必要的差損。其次，威爾金功分器本身面積較大，總線較長，也會增加電路布局布線和校準通道整體結構的複雜程度，同時帶來不必要的傳輸損耗。

技術實現要素：

有鑑於此，本發明實施例提供天線及射頻通道校準系統及方法，以解決現有技術中天線及射頻通道校準系統電路布局布線複雜且損耗過多的技術問題。

第一方面，本發明實施例提供了一種天線及射頻通道校準系統，包括基帶信號處理器、N個天線及射頻通道和校準信號處理單元，其中，N為大於等於2的整數：

所述基帶信號處理器，分別與各天線及射頻通道相連，用於與各天線及射頻通道之間收發測試信號；

所述系統還包括N-1個分路合路單元，每個分路合路單元分別設置在一個天線及射頻通道中，且各分路合路單元順序串聯，用於將各天線及射頻通道收發的測試信號逐一進行分路或合路；

校準信號處理單元，分別與串聯末端的分路合路單元和所述基帶信號處理器相連，用於對測試信號進行校準，且反饋給所述基帶信號處理器進行校準補償計算。

第二方面，本發明實施例還提供了一種天線及射頻通道的發射校準方法，採用本發明實施例所提供的天線及射頻通道校準系統執行，所述方法包括：

發射通道校準時，各天線及射頻通道獲取基帶信號處理器發出的原始測試信號，並傳輸所述原始測試信號至對應的分路合路單元；

各所述分路合路單元依次將各原始測試信號進行合併，形成合併測試信號，並發送至所述校準信號處理單元；

所述校準信號處理單元接收所述合併測試信號，進行校準處理形成校準測試信號，並反饋給所述基帶信號處理器；

所述基帶信號處理器將所述校準測試信號與所述原始測試信號進行比對，確定校準補償結果。

第三方面，本發明實施例還提供了一種天線及射頻通道的接收校準方法，採用本發明實施例所提供的天線及射頻通道校準系統執行，所述方法包括：

接收通道校準時，校準信號處理單元順序獲取基帶信號處理器發出的各原始測試信號，對各原始測試信號進行校準處理並合併得到合併測試信號，並傳輸至對應的分路合路單元；

各所述分路合路單元逐一將所述合併測試信號進行分路處理，得到校準測試信號，並分別發送至對應的天線及射頻通道；

各所述天線及射頻通道將獲取的所述校準測試信號發送至所述基帶信號處理器；

所述基帶處理器將接收的所述校準測試信號依次與所述原始測試信號進行比對，確定校準補償結果。

本發明實施例提供的一種天線及射頻通道校準系統及方法，該系統包括：N個天線及射頻通道、與各天線及射頻通道相連的基帶信號處理器、設置在各天線及射頻通道中的N-1個分路合路單元以及分別與分路合路單元和基帶信 號處理相連的校準信號處理器，其中，各分路合路單元順序串聯，串聯末端與校準信號處理器相連。採用上述系統，各分路合路單元順序串聯且設置於對應的天線及射頻通道中可以節省校準系統的空間，降低結構複雜度，減小信號校準線的長度和數量，同時減小傳輸損耗。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特徵、目的和優點將會變得更明顯：

圖1為本發明實施例一提供的天線及射頻通道校準系統的結構示意圖；

圖2為本發明實施例一提供的天線及射頻通道的結構示意圖；

圖3為本發明實施例二提供的天線及射頻通道校準系統的結構示意圖；

圖4為本發明實施例三提供的天線及射頻通道校準系統的結構示意圖；

圖5為本發明實施例四提供的天線及射頻通道的發射校準方法的流程圖；

圖6為本發明實施例五提供的天線及射頻通道的接收校準方法的流程圖。

具體實施方式

下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用於解釋本發明，而非對本發明的限定。為了便於描述，附圖中僅示出了與本發明相關的部分而非全部內容。

實施例一

圖1為本發明實施例一提供的一種天線及射頻通道校準系統的結構示意圖，如圖1所示，所述系統包括：基帶信號處理器101，N個天線及射頻通道102和校準信號處理單元103，其中N為大於等於2的整數；

所述基帶信號處理器101，分別與各天線及射頻通道102相連，用於與各天線及射頻通道102之間收發測試信號；

所述系統還包括N-1個分路合路單元104，每個分路合路單元104分別設置在一個天線及射頻通道102中，且各分路合路單元104順序串聯，用於將各天線及射頻通道102收發的測試信號逐一進行分路或合路；

校準信號處理單元103，分別與串聯末端的分路合路單元104和所述基帶信號處理器101相連，用於對測試信號進行校準，且反饋給所述基帶信號處理 器101進行校準補償計算。

示例性的，測試信號為基帶信號，具體的信號特性可以根據實際情況進行設定。當天線及射頻通道102用於發射時，基帶信號處理器101向所述天線及射頻通道102發送信號。當天線及射頻通道102用於接收時，基帶信號處理101接收天線及射頻通道102發送的信號。所述系統還包括N-1個分路合路單元104串聯，串聯首端的分路合路單元104分別與兩個天線及射頻通道102相連。即串聯首端的分路合路單元104設置在第二個天線及射頻通道102中，分別與第一個天線及射頻通道102、第二個天線通連102和下一個分路合路單元104串聯。串聯末端的分路合路單元104分別與對應的天線及射頻通道102、上一個分路合路單元104和校準信號處理單元103相連。其餘的分路合路單元104順序串聯，並與對應的天線及射頻通道102相連。當天線及射頻通道102發射校準時，分路合路單元104將對應的天線及射頻通道102中的測試信號與串聯的分路合路單元104發送的測試信號按照預設合路規則進行合路成一路信號，發送給下一個串聯的分路合路單元104或校準信號處理單元103。當天線及射頻通道接收校準時，分路合路單元104接收校準信號處理單元103或串聯的分路合路單元104發送的測試信號並按照預設分路規則分路，發送給對應的天線及射頻通道102和下一個串聯的分路合路單元104。預設合路規則和預設分路規則可以根據實際情況進行設定，這裡不作限定。所述系統還包括校準信號處理單元103，當天線及射頻通道102發射校準時，所述校準信號處理單元103接收串聯末端分路合路單元104發送的測試信號，並對所述測試信號進行校準處理後反饋給基帶信號處理器101，基帶信號處理101將接收的測試信號與原始發送的測試信號進行比對，根據比對結果進行校準補償計算確定測試信號的補償結果並補償。當天線及射頻通道102接收校準時，所述校準信號處理單元103依次接收基帶信號處理器101發出的測試信號，並將各測試信號進行校準處理並合併成一路測試信號發送給串聯末端的分路合路單元104，各分路合路單元104逐一對測試信號進行分路並發送給對應的天線及射頻通道102，天線及射頻通道102將測試信號反饋給基帶信號處理器101，基帶信號處理101將接收的各測試信號與原始發送的測試信號進行比對，根據比對結果進行校準補償計算確定測試信號的補償結果並補償。具體的校準規則和補償計算法則可以根據實際情況進行設定，這裡不作限定。

進一步的，所述天線及射頻通道102包括順序相連的收發信機1022和耦合器1021，所述耦合器1021與所述分路合路單元104相連。

示例性的，圖2為本發明實施例一提供的天線及射頻通道的結構示意圖。如圖2所示，所述天線及射頻通道102包括順序相連的收發信機1022和耦合器1021。其中收發信機1022與基帶信號處理器101相連，耦合器1021與對應的分路合路單元104相連。

本發明實施例一提供的天線及射頻通道校準系統，該系統包括：N個天線及射頻通道、與各天線及射頻通道相連的基帶信號處理器、設置在各天線及射頻通道中的N-1個分路合路單元和分別與分路合路單元和基帶信號處理器相連的校準信號處理單元，其中，各分路合路單元順序串聯，串聯末端與校準信號處理單元相連。採用上述系統，各分路合路單元串聯連接並置於對應的天線及射頻通道中可以節省校準系統的空間，降低結構複雜度，減小信號校準線的長度和數量，同時減小傳輸損耗。

實施例二

圖3為本發明實施例二提供的一種天線及射頻通道校準系統的結構示意圖，本實施例在實施例一提供的校準系統的基礎上增加了至少兩個分路合路單元串聯形成的串聯陣列和合路分路器。如圖3所示，所述系統還包括：

至少兩個分路合路單元104串聯形成串聯陣列106，所述串聯陣列106的數量為至少兩個；

所述系統還包括合路分路器105，與各所述串聯陣列106相連，並與所述校準信號處理單元103相連。

示例性的，至少兩個分路合路單元104順序串聯形成一個串聯陣列106，串聯陣列106中的各分路合路單元104設置在對應的天線及射頻通道102中。所述天線及射頻通道校準系統中包含至少兩個串聯陣列106。所述系統還包括合路分路器105，各串聯陣列106的串聯末端分別與合路分路器105相連，即各串聯陣列106之間為並連關係。合路分路器105可以將各串聯陣列106發送的測試信號進行合路發送給校準信號處理單元103，還可以將校準信號處理單元103發送的測試信號進行分路發送給各串聯陣列106。

本發明實施例二提供的一種天線及射頻通道校準系統，該系統還包括至少兩個串聯陣列和合路分路器，所述串聯陣列包括至少兩個分路合路單元順序串 聯。合路分路器與各所述串聯陣列相連，並且還與所述校準信號處理單元相連。採用上述天線及射頻通道校準系統，串聯陣列和各路分路器的使用可以增加系統中天線及射頻通道的數量，同時簡化系統結構，節省空間。

實施例三

圖4為本發明實施例三提供的一種天線及射頻通道校準系統的結構示意圖，本實施例在實施例一提供的天線及射頻通道校準系統的基礎上增加了至少兩個分路合路單元串聯陣列和至少一個幹路分路合路單元。如圖4所示，所述系統還包括：

至少兩個分路合路單元104串聯形成串聯陣列106，所述串聯陣列106的數量為至少兩個；

所述系統還包括至少一個幹路分路合路單元107，分別與所述串聯陣列106相連，且所述幹路分路合路單元107串聯連接至所述校準信號處理單元103。

示例性的，各幹路分路合路單元107串聯連接，並且分別與對應的串聯陣列106相連，即各串聯陣列106串聯連接。首端的幹路分路合路單元107分別與兩個串聯陣列106相連，尾端的幹路分路合路單元107與校準信號處理單元103連接。各幹路分路合路單元107可以按照預設規則對測試信號進行分路或合路。當天線及射頻通道102發射校準時，各幹路分路合路單元107依次將接收到的測試信號合成一路，當天線及射頻通道103接收校準時，各幹路分路合路單元107依次將接收到的測試信號分成兩路。具體的預設規則可以根據實際情況進行設定，這裡不作限定。

本發明實施例三提供的一種天線及射頻通道校準系統，該系統還包括至少兩個串聯陣列和至少一個幹路分路合路單元，所述串聯陣列包括至少兩個分路合路單元順序串聯。各所述串聯陣列分別與對應的幹路分路合路單元相連，各幹路分路合路單元順序串聯且末端與所述校準信號處理單元相連。採用上述天線及射頻通道校準系統，串聯陣列和幹路分路合路單元的使用可以增加系統中天線及射頻通道的數量，同時還可以簡化系統的結構，節省空間。

實施例四

圖5為本發明實施例四提供的一種天線及射頻通道的發射校準方法的流程圖，本實施例提供的發射校準方法由上述任意實施例提供的天線及射頻通道校準系統執行。如圖5所示，該方法包括：

S510、發射通道校準時，各天線及射頻通道獲取基帶信號處理器發出的原始測試信號，並傳輸所述原始測試信號至對應的分路合路單元。

示例性的，所述天線及射頻通道包括收發信機和耦合器。收發信機獲取基帶信號處理器發出的原始測試信號，並發送至耦合器，耦合器將所述原始測試信號耦合至對應的分路合路單元。

S520、各所述分路合路單元依次將各原始測試信號進行合併，形成合併測試信號，並發送至所述校準信號處理單元。

示例性的，各分路合路單元依次將接收到的原始測試信號進行合併，串聯末端的分路合路單元輸出一路合併測試信號至校準信號處理單元，具體的合併規則可以根據實際情況進行設定，這裡不作限定。

S530、所述校準信號處理單元接收所述合併測試信號，進行校準處理形成校準測試信號，並反饋給所述基帶信號處理器。

示例性的，校準信號處理單元對接收到的合併測試信號進行校準處理形成校準測試信號，具體的校準處理規則可以根據實際情況進行設定，這裡不作限定。形成校準測試信號後反饋給基帶信號處理器。

S540、所述基帶信號處理器將所述校準測試信號與所述原始測試信號進行比對，確定校準補償結果。

示例性的，基帶信號處理器將接收到的校準測試信號與原始測試信號進行比對，根據比對結果確定校準補償結果，並根據補償結果對原始測試信號進行補償。

本發明實施例四提供的一種天線及射頻通道的發射校準方法，各天線及射頻通道獲取基帶信號處理器發射的原始測試信號並發送至對應的分路合路單元，各分路合路單元依次將原始測試信號進行合併，最終得到合併測試信號發送至校準信號處理單元，校準信號處理單元對合併測試信號進行校準處理形成校準測試信號並反饋給基帶信號處理器，基帶信號處理器將收到的校準測試信號與原始測試信號進行比對，並確定校準補償結果。採用上述方法，可以減小天線及射頻通道校準系統的複雜度，同時節省空間，降低傳輸損耗，使得校準結果更加準確。

實施例五

圖6為本發明實施例五提供的一種天線及射頻通道的接收校準方法的流程 圖，本實施例提供的接收校準方法由上述任意實施例提供的天線及射頻通道校準系統執行。如圖6所示，該方法包括：

S610、接收通道校準時，校準信號處理單元順序獲取基帶信號處理器發出的各原始測試信號，對各原始測試信號進行校準處理並合併得到合併測試信號，並傳輸至對應的分路合路單元。

示例性的，各原始測試信號的發送時間不同，信號特性相同，原始測試信號的個數與天線及射頻通道的個數相同。校準信號處理單元順序獲取基帶信號處理器發送的各原始測試信號，對各原始測試信號進行校準處理併合成一路得到合併測試信號，並將合併測試信號傳輸給串聯陣列末端的分路合路單元。

S620、各所述分路合路單元逐一將所述合併測試信號進行分路處理，得到校準測試信號，並分別發送至對應的天線及射頻通道。

示例性的，分路合路單元串聯陣列接收到合併測試信號，各分路合路單元按照預設的分路規則逐一將合併測試信號進行分路處理，每個分路合路單元分路後得到兩路信號，並分別發送至對應的天線及射頻通道和下一個分路合路單元，各天線及射頻通道接收的信號為校準測試信號，串聯陣列首端的分路合路單元將接收的信號分成兩路分別發送給第一個和第二個天線及射頻通道。具體的分路規則可以根據實際情況進行設定，這裡不作限定。

S630、各所述天線及射頻通道將獲取的所述校準測試信號發送至所述基帶信號處理器。

示例性的，各分路合路單元將分路得到的校準測試信號發送至對應的天線及射頻通道，各天線及射頻通道中的耦合器接收到校準測試信號並耦合至收發信機，由收發信機發送至基帶信號處理器。

S640、所述基帶信號處理器將接收的所述校準測試信號依次與所述原始測試信號進行比對，確定校準補償結果。

示例性的，基帶信號處理器接收各天線及射頻通道發送的校準測試信號，並依次與原始測試信號進行比對，確定校準補償結果，並根據補償結果對所述原始測試信號進行補償。

本發明實施例五提供的一種天線及射頻通道的接收校準方法，校準信號處理單元依次獲取基帶信號處理器發出的原始測試信號，並對各原始測試信號校準處理並合併成合併測試信號，發送給對應的分路合路單元，各分路合路單元 逐一對合併測試信號進行分路，得到各校準測試信號並發送至對應的天線及射頻通道，各天線及射頻通道將接收的校準測試信號發送給基帶信號處理器，基帶信號處理器將接收的校準測試信號依次與所述原始測試信號進行比對得到校準補償結果。採用上述方法，可以減小天線及射頻通道校準系統的複雜度，同時節省空間，降低傳輸損耗，使得校準結果更加準確。

注意，上述僅為本發明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發明不限於這裡所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發明的保護範圍。因此，雖然通過以上實施例對本發明進行了較為詳細的說明，但是本發明不僅僅限於以上實施例，在不脫離本發明構思的情況下，還可以包括更多其他等效實施例，而本發明的範圍由所附的權利要求範圍決定。