多層基板的製作方法
2023-09-20 12:56:55 2
專利名稱：多層基板的製作方法
技術領域：
本發明涉及多層基板的技術領域，特別是涉及適合於安裝集成電路等的半導體器件的多層基板的技術領域。
迄今為止，作為安裝集成電路等的半導體器件的多層基板，使用了布線的自由度高的多層基板。圖9A的符號106是多層基板，層疊多個單層基板101而被構成。
各單層基板101具有由聚醯亞胺膜構成的基膜122、在該基膜122上配置的布線膜115；以及在布線膜115和基膜122上配置的粘接膜121。
在布線膜115上形成了導電性的凸點116，其前端從粘接膜121上突出。對基膜122進行構圖，使布線膜115背面的規定位置部分地露出。
在層疊多個單層基板101時，使一單層基板101的凸點116朝向被層疊的單層基板101的布線膜115的背面，使凸點116前端與布線膜115的背面相接，如果利用粘接膜121進行互相貼合，則可得到所希望的膜數的多層基板106。
用保護膜120覆蓋該多層基板106的表面，用符號116a示出的凸點在其表面上突出。
符號133是半導體器件，在內部形成了多個電路。該電路與在半導體器件133上被形成的鍵合焊區134連接，使鍵合焊區134朝向多層基板106的表面，如圖9B中所示，使鍵合焊區134與凸點116a相接，如果進行熱壓接，則凸點116a的表面的焊錫覆蓋膜熔融，半導體器件133的內部電路經鍵合焊區134和凸點116a與多層基板106內的布線膜115連接。
在將晶片狀態的半導體器件133安裝到上述的多層基板106上的情況下，不需要進行半導體器件133的封裝，對電子裝置的小型化有很大的貢獻。
但是，如果將半導體器件133安裝到上述現有的多層基板106上，則多層基板106整體的厚度就增加了半導體器件133這部分的厚度。
此外，在現有的多層基板106中，由於必須保護半導體器件133，故如圖9C中所示，在用樹脂135覆蓋半導體器件133的情況下，存在整體的厚度又增加了樹脂135這部分的厚度的問題。
近年來，由於在攜帶電話機或個人計算機等中要求進一步的小型化、薄型化，故即使在安裝了半導體器件的狀態下也要求薄的多層基板。
本發明是為了解決上述現有技術的缺點而創作的，其目的涉及即使安裝半導體器件、其厚度也不增加的多層基板。
為了解決上述課題，本發明的多層基板至少具有多片第1單層基板。在本發明中使用的第1單層基板具有第1樹脂膜；在上述第1樹脂膜上配置的第1布線膜；以及從表面貫通到背面的貫通孔。
而且，本發明的多層基板中，至少2片上述第1單層基板互相導電性地連接，而且，連通地配置上述貫通孔，形成了容納部。
一般來說，因為半導體晶片的面積為1mm2以上，故上述各貫通孔的面積也必須在1mm2以上，層疊各貫通孔而構成的上述容納部的開口面積也在1mm2以上。容納部的深度由所層疊的第1單層基板的片數來決定。
此外，在本發明中，在上述第1單層基板上設置了與上述第1布線膜連接的第1凸點和第1連接孔，該第1連接孔在上述第1樹脂膜上形成，上述第1布線膜位於其底面。
而且，在鄰接的2片上述第1單層基板中，一方的上述第1單層基板的上述第1凸點與另一方的上述第1連接孔的底面位置的上述第1布線膜連接。
因而，本發明的多層基板的被層疊的上述第1單層基板中的上述第1布線膜的所希望的布線膜相互間導電性地連接。
此外，在本發明的多層基板上，在上述第1單層基板上設置了配置在上述第1布線膜上的、如果加熱就顯現出粘接性的第1粘接層，上述第1凸點的前端從上述第1粘接層的表面突出。
此時，通過對上述第1單層基板的多個片一邊進行加熱一邊使其密接，上述第1粘接層的粘接力被顯現出來，使上述第1單層基板相互間被粘貼在一起。
此外，本發明的多層基板具有第2單層基板。
該第2單層基板具有第2樹脂膜和在上述第2樹脂膜上配置的第2布線膜，至少在形成了上述容納部的位置上沒有貫通孔。
而且，該第2單層基板相對於被層疊的上述第1單層基板，再被層疊，上述第2單層基板位於上述容納部的底面上。
再者，本發明的多層基板中，上述第2單層基板的上述第2布線膜導電性地連接到與上述第2單層基板鄰接的上述第1單層基板的上述第1布線膜的至少一部分上。
此外，本發明的多層基板的上述第2單層基板具有與上述第2布線膜連接的第2凸點，上述第2凸點導電性地連接到位於與上述第2單層基板鄰接的上述第1單層基板的上述第1連接孔的底部的上述第1布線膜上。
此外，本發明的多層基板的上述第2單層基板具有第2連接孔，該第2連接孔在上述第2樹脂膜上形成，上述第2布線膜位於其底面，與上述第2單層基板鄰接的上述第1單層基板的上述第1凸點連接到上述第2連接孔的底面位置的上述第2布線膜上。
此外，本發明的多層基板的上述第2單層基板具有配置在上述第2布線膜上的、如果加熱就顯現出粘接性的第2粘接層，上述第2凸點的前端從上述第2粘接層的表面突出，利用上述第2粘接層的的粘接力，將上述第2單層基板貼合到上述第1單層基板上。
本發明的多層基板的上述第2凸點被配置在上述容納部的底面上。
另一方面，本發明的多層基板中，在上述第2單層基板的上述第2粘接層上，利用上述布線膜所處的底面的開口，形成了鍵合焊區，上述鍵合焊區被配置在上述容納部的底面上。
在上述容納部的底面上可配置上述第2凸點和上述鍵合焊區的某一方或這兩者。
此外，在本發明的多層基板中，上述第1單層基板的上述第1凸點被連接到位於上述第2單層基板的上述第2連接孔內的上述第2布線膜上，利用上述第1粘接層的粘接力，將上述第1單層基板與上述第2單層基板互相貼合在一起。
此外，在本發明的多層基板中，在利用被層疊的上述第1單層基板的上述貫通孔而形成的上述容納部內配置了電氣元件。
本發明的多層基板內的上述電氣元件與配置在上述容納部底面上的上述第2凸點導電性地連接。
在上述電氣元件是晶片狀態的半導體器件的情況下，半導體器件的金屬布線膜與上述第2凸點連接。
另一方面，在另一個本發明的多層基板內，上述電氣元件與配置在上述容納部底面上的上述第2單層基板的上述第2鍵合焊區導電性地連接。
此時，在上述電氣元件是晶片狀態的半導體器件的情況下，半導體器件的凸點與上述鍵合焊區連接。
此外，在本發明的多層基板中，上述容納部被至少具有樹脂膜的作為蓋使用的單層基板蓋住。
在本發明的多層基板中，在作為蓋使用的單層基板的上述樹脂膜上設置了布線膜。在作為蓋使用的單層基板上可層疊上述第1或上述第2單層基板。此外，作為蓋使用的單層基板也可使用上述第2單層基板。
此外，在本發明的多層基板中，在層疊方向上延長了上述容納部的位置上配置了其面積比上述半導體器件的面積大的布線膜。該大面積的布線膜與接地電位連接，可作為屏蔽膜來使用。
本發明如以上那樣來構成，它是層疊單層基板而構成的多層基板和在利用該多層基板中的空洞而形成的容納部內可容納半導體集成電路等的電氣元件的多層基板。
本發明的多層基板由層疊多個單層基板而被構成。例如，如果在各單層基板上形成粘接層，並使粘接層貼合到樹脂膜上，則各單層基板被連接，可構成多層基板。
本發明的第1、第2單層基板的第1、第2布線膜的銅箔或鋁箔被構圖，分布在第1、第2樹脂膜上。
在這樣的第1、第2布線膜上，可形成第1、第2凸點。而且，如果在第1、第2樹脂膜上形成開口，在其底面上使第1、第2布線膜露出，作成連接部，如果在層疊第1單層基板或第2單層基板時，使鄰接的單層基板中的一方的單層基板的凸點與另一方的單層基板的連接部一致，將凸點的前端連接到連接部底面的布線膜上，則各單層基板的布線膜利用凸點進行導電性的連接。
再有，如果在凸點的表面上預先設置焊錫覆蓋膜，一邊使凸點與布線膜相接，一邊使焊錫覆蓋膜熔融並固化，則由於利用焊錫以機械的、電氣的方式將凸點連接到布線膜上，故被層疊的布線膜相互間的連接變得可靠。
而且，本發明的第1單層基板具有貫通孔，如果使多個第1單層基板的貫通孔連通，並進行層疊，則利用連通的貫通孔形成容納部。如果在層疊了該第1單層基板的多層基板上再層疊第2單層基板，則第2單層基板位於容納部底面。
如果使第2凸點在第2單層基板的容納部底面的部分上露出，則在將半導體集成電路等的電氣元件容納在多層基板的容納部內時，可將從電氣元件導出的引線或在電氣元件表面上形成的金屬布線膜連接到凸點上。
可在凸點與金屬布線之間配置各向異性導電性膜，利用各向異性導電性膜的粘接力和導電性的連接性，連接凸點與金屬布線或引線，也可利用凸點表面的焊錫，與電氣元件的金屬布線或引線連接。
此外，在容納部底面上預先使第2單層基板的第2布線膜部分地露出，可使設置在電氣元件上的引線或凸點相接，以便進行連接。此時，預先在電氣元件的引線或凸點的表面上形成焊錫覆蓋膜，可利用焊錫與第2布線膜連接，也可使用各向異性導電性膜。
此外，在將電氣元件容納在容納部內、使其與容納部底面的第2單層基板的第2布線膜導電性地連接之後，可利用單層基板或層疊了單層基板的多層基板作為蓋。形成了蓋後的多層基板的表面變得平坦。
可使最初容納電氣元件的容納部的深度比電氣元件的厚度淺，在蓋側的單層基板上也利用第1單層基板形成容納部，將電氣元件的上部容納在蓋側的容納部內。可使構成2個容納部的第1單層基板的第1布線膜互相導電性地連接。
如果在多層基板中設置其面積比電氣元件的面積大的布線膜，將該布線膜作為屏蔽部與接地電位連接，則噪聲就不侵入容納在多層基板的容納部內的電氣元件中。可在電氣元件的表面和背面的兩方配置屏蔽部。在電氣元件是半導體集成電路的情況下，由於與在半導體集成電路中形成了微小電氣元件的面相反一側的面的半導體襯底被接地，故可只在形成了微小電氣元件的面一側設置屏蔽部。
圖1A～1F是在本發明中使用的單層基板的製造工序圖，1G～1M是在其之後的單層基板的製造工序圖，1N是第1單層基板。
圖2A是第2單層基板，圖2B是第3單層基板，圖2C是第4單層基板。
圖3A是本發明的多層基板的一例的凸點部分的放大圖，圖3B是容納部的剖面圖，圖3C是示出容納部的概略的斜視圖。
圖4A～4D是本發明的模塊的一例的製造工序圖。
圖5是示出該模塊的端部的圖。
圖6A～6D是本發明的模塊的另一例的製造工序圖。
圖7是示出具有屏蔽部的本發明的模塊的例子的圖。
圖8是示出屏蔽部的圖。
圖9A～9C是現有技術的模塊的製造工序圖。
圖1A～1M是在本發明的多層基板中使用的單層基板的製造工序圖。
參照圖1A～1F，首先，準備金屬箔11(在此，使用了厚度為18μm的壓延銅箔)(圖1A)，在其背面粘貼保護膜12，在表面上粘貼可進行紫外線曝光的掩模膜(旭化成(株)製造的幹膜SPG-152)13(圖1B)。
其次，使用形成了規定圖形的玻璃掩模，對掩模膜13進行曝光(曝光的光強度為100mJ)，用化學藥品進行顯影，在規定位置上形成開口部14(圖1C)。此時的開口部14的形成精度，相對於掩模的圖形直徑為30μm～50μm的圓，開口部的直徑為±2．5μm。
在該狀態下，如果將整體浸漬於銅電鍍用的電解液中，使電流流過，銅在開口部底面上露出的金屬箔11的表面上生長，形成導電性的凸點16(圖1D)。
其次，使用鹼性溶液除去掩模膜13和保護膜12(圖1E)。在該狀態下，在金屬箔11的表面上豎立起蘑菇形狀的導電性凸點16。
在該金屬箔背面(與凸點16相反一側的面)上粘貼載體膜17，在金屬箔11的表面上塗敷由聚醯亞胺前體構成的樹脂原料並使其乾燥，形成由聚醯亞胺前體構成的前體覆蓋膜18(圖1F)。在該狀態下，前體覆蓋膜18在凸點16及其附近隆起，但在離開凸點16的位置上變得平坦。將前體覆蓋膜18的平坦的部分的厚度形成得比凸點的高度薄。圖1F的符號19示出形成了前體覆蓋膜18的狀態的膜。
其次，參照圖1G～1J，用滾輪311，312對該膜19進行壓延(圖1G)，在凸點16上的前體覆蓋膜18變薄。其次，如果在前體覆蓋膜18上噴射鹼性溶液，對表面進行刻蝕，則凸點16的前端部在前體覆蓋膜18的表面上露出(圖1H)。
其次，在剝離了背面的載體膜17後，如果進行加熱(280℃，10分鐘)，則前體覆蓋膜18被薄膜化，在金屬箔11的表面上形成由聚醯亞胺樹脂構成的粘接層21(圖1I)。該粘接層21具有熱可塑性，在常溫下沒有粘接力，或其粘接力小到可忽略的程度，但具有一加熱就顯現出粘接力的性質。
其次，在銅箔11的背面上形成抗蝕劑膜，進行構圖。圖1J的符號22示出經過構圖的抗蝕劑膜。在該抗蝕劑膜22的開口部32的底面上露出金屬箔11，如果在該狀態下進行刻蝕，則將抗蝕劑膜22的圖形轉移到金屬箔11上，形成布線膜。
圖1K是除去了抗蝕劑膜22的狀態，符號15示出了經過構圖的布線膜。對布線膜15中的形成了凸點16的部分進行構圖，使其寬度稍寬。此時，利用金屬箔11的構圖，與布線膜15一起，一併地形成後述的屏蔽部。
圖1K的符號33示出除去了金屬箔11的區域中的形成後述的貫通孔的部分。
其次，在布線膜11的背面一側(沒有形成凸點16的面)，塗敷聚醯亞胺前體，形成前體覆蓋膜23(圖1L)。前體覆蓋膜23在存在布線膜15的部分上與布線膜15相接，在不存在布線膜的部分上與粘接層21相接。
其次，在前體覆蓋膜23的表面上形成抗蝕劑膜，進行構圖。圖1M的符號24示出了經過構圖的抗蝕劑膜24，形成了開口部34。該開口部34由在前體覆蓋膜23與粘接層21密接的部分上設置的開口部34a和在前體覆蓋膜23與布線膜15相接的部分上設置的開口部34b構成。
將該抗蝕劑膜24作為掩模，除去在開口部34a、34b的底面上露出的前體覆蓋膜23，進行構圖。此時，在前體覆蓋膜23與布線膜15相接的部分上，也與前體覆蓋膜23一起除去粘接層21。
在除去了抗蝕劑膜24後，如果進行熱處理、使前體覆蓋膜23硬化，則可得到圖1N的符號1示出的第1單層基板，符號25示出了經過構圖的前體覆蓋膜23被硬化並成為聚醯亞胺膜的樹脂膜。由於樹脂膜25、布線膜15、粘接層21具有柔性，故第1單層基板也具有柔性，可彎曲。
在樹脂膜25和粘接層21上部分地形成了開口部35。該開口部35中沒有設置布線膜15，粘接層21和樹脂膜25在兩方都被除去的部分中，形成從第1單層基板1的表面貫通到背面的貫通孔35a。在布線膜15存在的部分中，因為布線膜15和粘接層留下來，故只除去樹脂膜25，將開口作為連接孔35b來形成。該連接孔35b不貫通，在其底面上露出布線膜15。
貫通孔35a在層疊多層第1單層基板1時，是利用各貫通孔35a形成後述的容納部的部分，被層疊的各第1單層基板1的貫通孔35a的大小為與所安裝的晶片狀的半導體器件同等程度的大小。例如，貫通孔35a的一邊的大小約為1mm以上、幾十mm以下的大小。在該貫通孔35a內不使布線膜15的端部露出，在由貫通孔35a構成的容納部內容納晶片狀的半導體器件時，不使半導體器件側面與布線膜15接觸。
另一方面，使連接孔35b的大小大致與凸點16的大小相同(約50～500μm)，使凸點16的前端與在連接孔35b的底面上露出的布線膜15的表面相接。
圖2A的符號2是沒有貫通孔34a的第2單層基板。該第2單層基板2中，在粘接層21與前體覆蓋膜23密接的部分上不形成抗蝕劑膜24的開口部34a，除此以外，利用與第1單層基板1相同的工序來形成。因而，第2單層基板2也與第1單層基板1相同，具有柔性。
該第2單層基板2被配置在層疊了的第1單層基板1的下部，構成容納部的底面或容納部的蓋。
圖2B的符號3示出了在使單層基板層疊來形成多層基板時被配置在該多層基板的最上部的第3單層基板。該第3單層基板3的布線膜15也由被構圖的銅膜來形成。在第3單層基板3的布線膜15的表面上形成了與第1單層基板1的樹脂膜25相同的材料的保護膜21。在第3單層基板3的情況下，存在沒有和有凸點16的情況。此外，存在形成了和沒有形成貫通孔35a的情況。
圖2C的符號4示出了配置在多層基板的底部的第4單層基板。該第4單層基板4的結構與第2單層基板2相同，布線膜及樹脂膜採用了相同的材料。因而，第4單層基板4也有柔性。在第4單層基板4中，可以有連接孔35b，也可以沒有連接孔35b。
在層疊以上的第1～第4單層基板1～4、構成本發明的多層基板的情況下，在互相被層疊的單層基板中，這樣來配置連接孔35b和凸點16的位置，使另一方的單層基板的凸點16與一方的單層基板的連接孔35b相接。如果使凸點16與在連接孔35b的底面上露出的布線膜15相接，一邊加熱一邊進行壓接，則粘接層21軟化，顯現出粘接力，基板相互間被貼合。
在凸點16的表面上形成了焊錫覆蓋膜的情況下，通過焊錫熔融，以電氣的、機械的方式將布線膜15與凸點16連接起來。此時，可在焊錫覆蓋膜的表面上形成金覆蓋膜。此外，即使不設置焊錫覆蓋膜也可進行導電性的連接。
圖3A中示出層疊了多個單層基板時的凸點16與布線膜15的連接部分的放大圖。
圖3B的符號6a是以下述順序層疊1片第4單層基板4、2片第2單層基板21、22和3片第1單層基板11～13的多層基板的剖面圖。在第1單層基板11～13上在相同位置上形成了相同大小的貫通孔35a1～35a3。
在最下層的第1單層基板11上，因為與第2單層基板22連接，故該第2單層基板22位於容納部26的底面上。因而，利用第1單層基板11～13的貫通孔35a1～35a3和配置在其底面的第2單層基板21，形成了有底的容納部26。
圖3B的符號16a示出了被設置在該第2單層基板22上的凸點16中的在容納部26的底面上露出的凸點。
此外，圖3B的符號16b示出了位於多層基板6a的表面上的第1單層基板13的凸點，符號16c示出了位於多層基板6a的內部且與布線膜15連接的凸點。
在圖3C中示出多層基板6a的形成了容納部26的部分的示意性的斜視圖。在容納部26的底面上露出了第2單層基板22的凸點16a，但在該斜視圖中省略。
其次，說明將電氣元件安裝到該多層基板6a上的工序。圖4A的符號41是半導體集成電路等的半導體器件，是能安裝的電氣元件的一例。在半導體器件的一個面上設置了微小電氣元件，形成了電路。在形成了該電路的面上，形成了由金屬薄膜構成的鍵合焊區42。
在多層基板6a上安裝半導體器件41的情況下，使鍵合焊區42朝向容納部26的底面一側，插入到容納部26內。
將容納部26內的凸點16a配置在與鍵合焊區42對應的位置上，如果進行位置重合，則鍵合焊區42就被置於凸點16a上。
在使鍵合焊區42置於凸點16a上的狀態下，如果一邊對半導體器件41進行加熱，一邊將半導體器件41擠壓到多層基板6a上，則半導體器件41的表面與容納部26底面上的粘接層21的表面相接，利用已軟化的粘接層21，將半導體器件41貼合到多層基板6a上(圖4B)。
如上所述，與具有容納部26的多層基板6a分開地準備圖4C的符號6b示出的多層基板。
該多層基板6b通過以下述順序層疊2片第2單層基板23、24和第3單層基板3而構成。將該多層基板6b作為蓋，將形成了容納部26的多層基板6a作為容器，在將半導體器件41容納到容納部26內之後，從容器一側的多層基板6a上覆蓋蓋一側的多層基板6b。
在蓋一側的多層基板6b的底面上配置了第2單層基板23的連接孔35b，在該連接孔35b與容器一側的多層基板6a上露出的凸點16b互相對應的位置上進行了配置。
因而，在對蓋一側的多層基板6b與容器一側的多層基板6a進行位置重合併蓋住的情況下，容器一側的多層基板6a的凸點16b與在蓋一側的多層基板6b的連接孔35的底面上露出的布線膜15的表面相接。
如果在該狀態下進行加熱、擠壓，則利用粘接層21將容器一側的多層基板6a與蓋一側的多層基板6b貼合起來，同時，利用凸點16b，將蓋一側的多層基板6b內的布線膜15與容納部26一側的多層基板6a內的布線膜15互相導電性地連接起來，形成成為一體的多層基板6。在該多層基板6的內部容納半導體器件41，利用被密閉的空洞，形成了容納部27。
這樣，如果在容納了半導體器件41的狀態下成為一體、形成一個多層基板6，則利用多層基板6和埋設在被密閉的容納部27內的半導體器件41構成晶片安裝狀態的多層基板62(圖4D)。
半導體器件41內的電路通過鍵合焊區42和凸點16，分別與構成多層基板6的各單層基板1～4的布線膜15連接。
在該晶片安裝狀態的多層基板62的端部上，如圖5中所示，構成為能利用在表面上露出的凸點36及在底面上形成的連接孔37，將多層基板6內部的布線膜15與其它電路基板等導電性地連接。因而，利用凸點36及連接孔37，將多層基板62內的半導體器件41與其它電路基板等導電性地連接起來。
此外，也可在端部底面上使面積較大的布線膜15露出，形成連接端子38，利用該連接端子與其它電路基板等連接起來。
這樣，在上述的多層基板62中，由於在多層基板6內埋設了半導體器件41，故整體的厚度不增加半導體器件41的這部分。
此外，由於構成多層基板62的第1～第4單層基板1～4具有柔性，故該多層基板62除了安裝半導體器件41的部分之外，具有柔性。
再有，在該例中，在多層基板6內只埋設了1個半導體器件41來構成多層基板，但也可埋設多個半導體器件來構成多層基板。此時，利用多層基板6內部的布線膜15和凸點16，可確保已埋設的各半導體器件間的導電性的連接。
其次，說明本發明的另一例。圖6A的符號7a示出了與上述的容器一側的多層基板6a相同的結構的多層基板。對於該容器一側的多層基板7a，蓋一側的多層基板7b通過在被層疊的多個第1單層基板1上再層疊第2單層基板2和第3單層基板3來構成。
在容器一側的多層基板7a上，利用被層疊的第1單層基板1的貫通孔35a形成了有底的容納部53，在蓋一側的多層基板7b上，也利用貫通孔35a形成了有底的容納部54。
將上述的半導體器件41容納在容器一側的多層基板7a的容納部53中，如果在與該多層基板7a貼合的同時，與布線膜15導電性地連接，再從其上部與蓋一側的多層基板7b貼合，以電氣的、機械的方式連接多層基板7a、7b間，構成成為一體的多層基板7，則半導體器件41被容納在由2個容納部53、54構成的空洞內。
該多層基板7的結構與圖4D中示出的多層基板6的結構相同，同樣能安裝電氣元件。
其次，圖6B的符號43示出了在表面上形成了凸點44的半導體器件。在使用該半導體器件43的情況下，在容器一側的多層基板8a的容納部55的底面上，可使布線膜15的表面部分地露出，使其與在半導體器件43中形成得凸點44相接。
如果使該多層基板8a與圖4C或圖6A中示出的蓋一側的多層基板6b、7b貼合，則可得到成為一體的多層基板8。由該多層基板8和被埋在該多層基板8中的半導體器件43構成晶片安裝狀態的本發明的多層基板。
圖6C的符號9是具有設置了貫通孔的第3單層基板3』的多層基板。
該多層基板9中，按下述順序層疊了多層第1單層基板1和第3單層基板3』。在第3單層基板3』的表面上形成了成為保護膜的樹脂膜。第3單層基板3』的貫通孔被配置在與第1單層基板1的貫通孔35a相同的位置上，在由這些貫通孔構成的容納部56內，在以電氣的、機械的方式連接的情況下，容納了半導體器件41。
半導體器件41的背面在多層基板9的表面上露出。此外，半導體器件41的背面與多層基板9的表面處於大致相同的高度上，大致為同一個面。
在由該多層基板9和半導體器件41構成的晶片安裝狀態的的多層基板63中，由於半導體器件41的背面露出，故散熱性良好。
圖6D的符號64是在上述多層基板63上貼合了保護膜29的多層基板。由於該多層基板64的表面被保護膜29覆蓋，故在耐溼性等方面性能良好。
其次。圖7中示出的多層基板65的容器一側的多層基板10a由第4單層基板4、在該第4單層基板4上層疊的多個第2單層基板5、2、再在其上層疊的多個第1單層基板1和成為最上層的第3單層基板3構成。
與安裝了半導體器件47的第2單層基板2鄰接的第2單層基板5具有圖8中示出的、由面積較大的布線膜15構成的屏蔽部28。在此，具有屏蔽部28的第2單層基板5與第4單層基板4連接。
該多層基板65由成為容器的多層基板10a和成為蓋的多層基板6b構成。容器一側的多層基板10a具有層疊的第1單層基板1，由各第1單層基板1的貫通孔35a構成了容納部57。而且，在容納部57內，在容納半導體器件47的狀態下，在容納部57上配置蓋一側的多層基板6b，密閉了容納部57。該半導體器件47是晶片狀態的半導體集成電路。
在對金屬箔11進行構圖以形成寬度窄的布線膜15時，與布線膜15同時地形成了屏蔽部28，以與容納部57的底面大致相同的面積或比容納部57的底面大的面積來形成。因而，屏蔽部28與底面平行地被配置，使其覆蓋容納部57的底面。
在容納部57內容納了半導體器件47。在半導體器件47內，在由微小電氣元件形成了電路的表面49上，利用連接微小電氣元件間的金屬布線膜設置了鍵合焊區42，利用位於容納部57的底面上的粘接層，以機械方式連接到容器一側的多層基板10a的第2單層基板2上。此外，利用與鍵合焊區42相接的第2單層基板2的凸點16a，與半導體器件47內的電路和布線膜15導電性地連接。在該狀態下，以電氣的、機械的方式將蓋一側的多層基板6b連接到容器一側的多層基板10a上。
因而，在容納部57內埋設半導體器件47的狀態下，半導體器件47的電路形成面與屏蔽部28相對，用屏蔽部28來覆蓋。
一般來說，在半導體集成電路中，在與形成了鍵合焊區42的面相反的背面一側形成了金屬膜48，該金屬膜48與接地電位連接。
因而，如果將連接了屏蔽部28的布線膜15與接地電位連接，則打算從多層基板65的外部侵入到半導體器件47內的電波噪聲由於被屏蔽部28和背面一側的金屬膜48吸收，故不會侵入到半導體器件47內。
這樣，圖7的多層基板65由具有屏蔽部28的多層基板10和埋設在該多層基板10中的半導體器件47構成，在抗噪聲方面的性能強。
以上所述，在凸點表面上設置焊錫覆蓋膜，使焊錫熔融來連接凸點與布線膜，但也可通過使凸點與布線膜密接來進行導電性的連接。此時，也可預先在凸點表面上形成金覆蓋膜而不是焊錫覆蓋膜。
在設置了金覆蓋膜的情況下，也可使凸點與布線膜密接，施加超聲波，以電氣的、機械的方式來連接凸點與布線膜。
此外，以上所述，以半導體集成電路作為電氣元件的例子進行了說明，但本發明不限於此，可以是分立的電晶體或二極體元件等，不限定於集成電路。
此外，在本發明中，能容納在容納部內的電氣元件不限於半導體器件，也包含電容器、電感元件、電阻元件等的半導體器件以外的電氣元件。半導體器件不限於晶片狀態的器件，也可在容納部內容納被置於樹脂或陶瓷的封裝體內的器件。
在容納部內容納晶片狀態的半導體元件的情況下，連接半導體元件的金屬布線或凸點與容納部底面的凸點或鍵合接合區即可。
關於被置於封裝體內的電氣元件，將從封裝體引出的引線連接到容納部底面的凸點或鍵合接合區上即可。
本發明的效果是，即使安裝半導體器件，厚度也不增加。此外，由於屏蔽部的緣故，噪聲難以侵入。
權利要求
1．一種多層基板，其特徵在於具有多片第1單層基板，上述第1單層基板具有第1樹脂膜；在上述第1樹脂膜上配置的第1布線膜；以及從表面貫通到背面的貫通孔，至少2片上述第1單層基板具有互相導電性地連接的上述第1布線膜，連通地配置上述貫通孔，形成了容納部。
2．如權利要求1中所述的多層基板，其特徵在於上述容納部的開口面積在1mm2以上。
3．如權利要求1中所述的多層基板，其特徵在於上述第1單層基板具有與上述第1布線膜連接的第1凸點；以及第1連接孔，該第1連接孔在上述第1樹脂膜上形成，上述第1布線膜位於該第1連接孔的底面，在鄰接的2片上述第1單層基板相互間，一方的上述第1單層基板的上述第1凸點與另一方的上述第1單層基板的上述第1連接孔的底面位置的上述第1布線膜連接。
4．如權利要求3中所述的多層基板，其特徵在於上述第1單層基板具有配置在上述第1布線膜上的、如果加熱就顯現出粘接性的第1粘接層，上述第1凸點的前端從上述第1粘接層的表面突出，上述第1單層基板相互間利用上述第1粘接層的粘接力相互被粘貼在一起。
5．如權利要求1中所述的多層基板，其特徵在於層疊第2單層基板，該第2單層基板具有第2樹脂膜和在上述第2樹脂膜上配置的第2布線膜，至少在形成了上述容納部的位置上沒有貫通孔，上述第2單層基板位於上述容納部的底面上。
6．如權利要求5中所述的多層基板，其特徵在於上述第2單層基板的上述第2布線膜與與上述第2單層基板鄰接的上述第1單層基板的上述第1布線膜的至少一部分導電性地連接。
7．如權利要求3中所述的多層基板，其特徵在於層疊第2單層基板，該第2單層基板具有第2樹脂膜和在上述第2樹脂膜上配置的第2布線膜，至少在形成了上述容納部的位置上沒有貫通孔，上述第2單層基板位於上述容納部的底面上。
8．如權利要求7中所述的多層基板，其特徵在於上述第2單層基板具有與上述第2布線膜連接的第2凸點，上述第2凸點連接到位於與上述第2單層基板鄰接的上述第1單層基板的上述第1連接孔的底部的上述第1布線膜上。
9．如權利要求8中所述的多層基板，其特徵在於上述第2凸點被配置在上述容納部的底面上。
10．如權利要求7中所述的多層基板，其特徵在於上述第2單層基板具有第2連接孔，該第2連接孔配置在上述第2樹脂膜上，上述第2布線膜位於該第2連接孔的底面，與上述第2單層基板鄰接的上述第1單層基板的上述第1凸點被連接到上述第2連接孔的底面位置的上述第2布線膜上。
11．一種多層基板，其特徵在於上述多層基板是權利要求4中所述的多層基板，其中，層疊第2單層基板，該第2單層基板具有第2樹脂膜和在上述第2樹脂膜上配置的第2布線膜，至少在形成了上述容納部的位置上沒有貫通孔，上述第2單層基板位於上述容納部的底面上，上述第2單層基板具有與上述第2布線膜連接的第2凸點和配置在上述第2布線膜上的、如果加熱就顯現出粘接性的第2粘接層，上述第2凸點的前端從上述第2粘接層的表面突出，上述第2凸點與位於與上述第2單層基板鄰接的上述第1單層基板的上述第1連接孔的底部的上述第1布線膜連接，利用上述第2粘接層的的粘接力，將上述第1單層基板與第2單層基板相互貼合在一起。
12．如權利要求11中所述的多層基板，其特徵在於上述第2凸點被配置在上述容納部的底面上。
13．如權利要求11中所述的多層基板，其特徵在於在上述第2單層基板的上述第2粘接層上，利用上述布線膜所處的底面的開口，形成了鍵合焊區，上述鍵合焊區被配置在上述容納部的底面上。
14．一種多層基板，其特徵在於上述多層基板是權利要求4中所述的多層基板，其中，層疊第2單層基板，該第2單層基板具有第2樹脂膜和在上述第2樹脂膜上配置的第2布線膜，至少在形成了上述容納部的位置上沒有貫通孔，上述第2單層基板位於上述容納部的底面上，上述第2單層基板具有第2連接孔，該第2連接孔在上述第2樹脂膜上形成，上述第2布線膜位於該第2連接孔的底面，與上述第2單層基板鄰接的上述第1單層基板的上述第1凸點與上述第2連接孔的底面位置的上述第2布線膜連接，利用上述第1粘接層的的粘接力，將上述第1單層基板與第2單層基板相互貼合在一起。
15．如權利要求1中所述的多層基板，其特徵在於在上述容納部內配置電氣元件，上述第1布線膜的至少一部分與上述電氣元件導電性地連接。
16．如權利要求12中所述的多層基板，其特徵在於在上述容納部內配置電氣元件，上述容納部底面的上述第2凸點與上述電氣元件連接。
17．如權利要求12中所述的多層基板，其特徵在於在上述容納部內配置晶片狀態的半導體器件，上述半導體器件的金屬布線膜與上述容納部底面的上述第2凸點連接。
18．如權利要求17中所述的多層基板，其特徵在於上述容納部被至少具有樹脂膜的作為蓋使用的單層基板蓋住。
19．如權利要求18中所述的多層基板，其特徵在於在作為蓋使用的單層基板的上述樹脂膜上設置了布線膜。
20．如權利要求18中所述的多層基板，其特徵在於在層疊方向上延長了上述多層基板內的上述容納部的位置上配置了其面積比上述半導體器件的面積大的布線膜。
21．如權利要求13中所述的多層基板，其特徵在於在上述容納部內配置電氣元件，上述容納部底面的上述鍵合焊區與上述電氣元件連接。
22．如權利要求13中所述的多層基板，其特徵在於在上述容納部內配置晶片狀態的半導體器件，上述半導體器件的凸點與上述容納部底面的上述鍵合焊區連接。
23．如權利要求22中所述的多層基板，其特徵在於上述容納部被至少具有樹脂膜的作為蓋使用的單層基板蓋住。
24．如權利要求23中所述的多層基板，其特徵在於在作為蓋使用的單層基板的上述樹脂膜上設置了布線膜。
25．如權利要求23中所述的多層基板，其特徵在於在層疊方向上延長了上述多層基板內的上述容納部的位置上配置了其面積比上述半導體器件的面積大的布線膜。
全文摘要
提供一種即使安裝半導體器件、厚度也不增加的模塊。在容器一側的層疊基板10a的容納部57內容納半導體器件47,使半導件器件47的鍵合焊區42與在容納部57的底面上露出的凸點16a相接,進行加熱、擠壓,使容納部57上的粘接層熔融,將半導體器件粘貼在容器一側的層疊基板10a上,之後,將蓋一側的層疊基板6b以電氣的、機械的方式連接到容器一側的層疊基板10a上。
文檔編號H05K3/00GK1280056SQ0012013
公開日2001年1月17日 申請日期2000年7月11日 優先權日1999年7月12日
發明者慄田英之, 中村雅之 申請人:索尼化學株式會社