晶片封裝體及其形成方法

2023-08-22 07:51:21 1

專利名稱：晶片封裝體及其形成方法
技術領域：
本發明涉及晶片封裝體及其形成方法，且特別涉及具有多種晶片的晶片封裝體及 其形成方法。
背景技術：
隨著電子產品朝向輕、薄、短、小發展的趨勢，半導體晶片的封裝結構也朝向多芯 片封裝(multi-chip package,MCP)結構發展，以達到多功能和高性能要求。多晶片封裝結 構是將不同類型的半導體晶片，例如邏輯晶片、類比晶片、控制晶片或存儲器晶片，整合在 單一封裝基底之上。然而，隨著需整合的晶片數量上升，將多晶片二維地整合在封裝基底(如矽基底) 上會造成封裝體體積無法有效縮小，且亦會佔去過多面積而造成製作成本增加。此外，已知 封裝方式還有信號傳遞速度不佳的問題。此外，由於需於有限面積中整合多個晶片，晶片設置位置的精準度，以及晶片封裝 體的材料可靠度亦亟需獲得改善。

發明內容
本發明一實施例提供一種晶片封裝體，包括半導體基底，具有上表面及相反的下 表面；穿孔，貫穿半導體基底的上表面及下表面；第一晶片，設置於半導體基底的上表面 上；導電層，位於穿孔的側壁上，且電性連接至第一晶片；第一絕緣層，位於半導體基底的 上表面上；第二絕緣層，位於半導體基底的下表面上，其中第二絕緣層的材料不同於第一絕 緣層；以及接合結構，設置於半導體基底的下表面上。本發明一實施例提供一種晶片封裝體的形成方法，包括提供半導體基底，具有上 表面及相反的下表面；在半導體基底中形成穿孔，穿孔貫穿半導體基底的上表面及下表面； 在穿孔的側壁上形成導電層；在半導體基底的上表面上設置第一晶片，第一晶片與導電層 電性連接；在半導體基底的上表面上形成第一絕緣層；在半導體基底的下表面上形成第二 絕緣層，其中第二絕緣層的材料不同於第一絕緣層；以及在半導體基底的下表面上設置接 合結構。


圖1A-1K顯示本發明一實施例的晶片封裝體的一系列工藝剖面圖。圖2A-2C顯示本發明實施例中，自對準阻擋牆與晶片的配置方式的上視示意圖。圖3A-3B顯示本發明一實施例中的晶片封裝體中，形成絕緣層的工藝剖面圖。圖4顯示本發明一實施例的晶片封裝體的剖面圖。附圖標記說明100 半導體基底；100a、100b 表面；
102 -、穿孔；
102a 孔洞；
104 -、介電層；
106 -、導電層；
107 -、自對準阻擋牆；
107a、107b、107c、107d 部分；
108、116 晶片；
108a 接墊；
110a、110b、114 絕緣層
Ilia、llla，、lllb、lllb，
112 -、線路重布層；
116a 焊球；
118 -、底膠；
120、120a 接合結構；
404 -、金屬墊；
406 -、蓋板。
具體實施例方式以下將詳細說明本發明實施例的製作與使用方式。然應注意的是，本發明提供許 多可供應用的發明構思，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制 造與使用本發明的特定方式，非用以限制本發明的範圍。此外，在不同實施例中可能使用重 復的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及 /或結構之間具有任何關連性。再者，當述及第一材料層位於第二材料層上或之上時，包括 第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。圖1A-1K顯示本發明一實施例的晶片封裝體的一系列工藝剖面圖。如圖1A所示， 提供半導體基底100，其具有上表面100a及相反的下表面100b。半導體基底100可包括矽 基底、矽晶片、或其他半導體材料的基底。或者，半導體基底亦可為半導體晶片，例如包括邏 輯運算晶片、微機電系統晶片、微流體系統晶片、或利用熱、光線及壓力等物理變化量來測 量的物理傳感器晶片、射頻元件晶片、加速計晶片、陀螺儀晶片、微制動器晶片、表面聲波元 件晶片、壓力傳感器晶片、噴墨頭晶片、發光元件晶片、或太陽能電池晶片等。接著，在半導體基底中形成貫穿上表面及下表面的穿孔。在一實施例中，可例如以 光刻蝕刻的方式直接形成貫穿上表面及下表面的穿孔。或者，亦可如圖1A與圖1B所示，先 自半導體基底100的上表面100a形成朝下表面100b延伸的孔洞102a。接著，自半導體基 底100的下表面100b薄化半導體基底100而使孔洞102a自下表面100b露出，而形成穿孔 102。即採先蝕刻再薄化的兩段式工藝形成貫穿半導體基底100的上表面100a及下表面 100b的穿孔102。雖然，顯示於圖1B的穿孔102的側壁大抵與上表面100a及下表面100b 垂直，然在其他實施例中，可視需求，通過工藝條件的調整(例如，蝕刻劑及/或蝕刻方式的 選擇)而使穿孔102的側壁傾斜於上表面100a及/或下表面100b。請接著參照圖1C，由於在後續工藝中，將在穿孔102的側壁上形成導電層，為避免後續形成的導電層與半導體基底100之間發生短路或彼此汙染，可先行在穿孔102的側壁 上形成介電層104。然應注意的是，介電層104的形成並非必須，僅為選擇性工藝。介電層 104的形成方式例如採用化學氣相沉積法、熱氧化法或塗布絕緣薄膜等。在圖1C所示實施 例中，採用熱氧化法在半導體基底100所露出的表面形成介電層104，其材料可例如為氧化 矽或其他半導體氧化物。在其他實施例中，介電層104的材料可例如包括氧化物、氮化物、 氮氧化物、高分子材料、或前述的組合。接著，在穿孔102的側壁上形成導電層106。如圖1D所示，在此實施例中，導電層 106除了形成於穿孔102的側壁上，還進一步延伸至半導體基底100的上表面100a及下表 面100b上。導電層106的形成方式可包括物理氣相沉積、化學氣相沉積、電鍍、或無電鍍等。 導電層106的材料可為金屬材料，例如銅、鋁、金、或前述的組合。導電層106的材料還可包 括導電氧化物，例如氧化銦錫(IT0)、氧化銦鋅(IZ0)、或前述的組合。在一實施例中，在整 個半導體基底100上順應性形成導電層，接著將導電層圖案化為例如圖1D所示的分布。接著，在半導體基底100將設置晶片的表面上(例如，上表面100a上)形成自對 準阻擋牆107。自對準阻擋牆107將有助於後續所設置於半導體基底100上的晶片得以自 動而準確地設置於設定的位置上。如圖1D所示，在此實施例中，自對準阻擋牆107優選由 形成導電層106的同一導電層圖案化而得。因此，在此實施例中，自對準阻擋牆107與導電 層106同時形成，且與導電層106的材料皆包括導電材料。在其他實施例中，自對準阻擋牆 107可獨立形成，而不與導電層106於同一道工藝中完成，在此情形下，自對準阻擋牆107的 材料可不同於導電層106。自對準阻擋牆107的材料可包括金屬材料、陶瓷材料、高分子材 料、半導體材料、或前述的組合。接著，在半導體基底100的上表面100a上設置晶片108。如圖1E所示，通過晶片 108與半導體基底100之間的粘著層110，晶片108可固定在半導體基底100的上表面100a 上。晶片108可例如包括邏輯運算晶片、微機電系統晶片、微流體系統晶片、或利用熱、光線 及壓力等物理變化量來測量的物理傳感器晶片、射頻元件晶片、加速計晶片、陀螺儀晶片、 微制動器晶片、表面聲波元件晶片、壓力傳感器晶片、噴墨頭晶片、發光元件晶片、或太陽能 電池晶片等。晶片108可包括至少一接墊108a，用以與其他線路或元件電性連接。由於晶片封裝體的工藝期間可能經歷較高溫度而易使粘著層110具流動性，可能 會使晶片108移動而偏離原本的預設位置，嚴重時將造成晶片封裝失敗。在圖1E所示的實 施例中，由於已預先形成自對準阻擋牆107，此時自對準阻擋牆107可將晶片108的移動局 限於自對準阻擋牆107所限定的範圍的內，因而使晶片的封裝工藝得以順利進行。自對準阻擋牆107與晶片108之間的相對位置及配置型式可有各種變化，舉凡可 使晶片108不因粘著層110在較高溫時的流動性而過度偏移其預設位置的自對準阻擋牆 107設置方式，都在本發明實施例所涵蓋的範圍內。舉例而言，圖2A-2C顯示本發明實施例 中，自對準阻擋牆107與晶片108的配置方式的上視示意圖。如圖2A所示，自對準阻擋牆107鄰近於或可輕微接觸晶片108。在一實施例中， 自對準阻擋牆107為連續結構，例如環狀結構，其包圍晶片108而防止其過度偏離其預設 位置。如圖2B所示，在另一實施例中，自對準擋牆107為非連續結構，至少包括第一部分 107a及不與第一部分107a連接的第二部分107b。在此實施例中，第一部分107a與第二部 分107b相對設置於晶片108的兩側，可防止晶片108過度偏離其預設位置。此外，在另一實施例中，自對準擋牆107可包括第三部分107c和第四部分107d，其可設置於晶片108的 角落，並例如通過L型的結構抵住晶片以避免晶片過度位移。如圖2C所示，在又一實施例 中，自對準擋牆107為一非連續結構，且包括多個部分，在此實施例中，分別是第一、二、三、 及四部分107a、107b、107c、及107d，且這些部分的形狀可彼此不同，例如可有正方形、長方 形、或弧形等等。接著，請參照圖1F，在半導體基底100的上表面100a上形成第一絕緣層110a，以 及在下表面100b上形成第二絕緣層110b，其中第一絕緣層110a的材料不同於第二絕緣層 110b。在後續工藝中，將在第二絕緣層110b上形成露出導電層106的開口，並在開口中形成 接合結構(例如，形成焊球)，且申請人於研究中發現，由於第二絕緣層110b與第一絕緣層 110a相比，常需與外界環境接觸。因此，第二絕緣層110b的耐環境性優選選擇優於第一絕 緣層110a。例如，可採用第二絕緣層110b的抗酸性高於第一絕緣層110a，或者採用第二絕 緣層110b的防水性高於第一絕緣層110a。舉例而言，第一絕緣層110a的材料可包括液態絕 緣薄膜材料(liquid type material)，例如液態的環氧樹脂、聚醯亞胺樹脂(polyimide)、 苯環丁烯(BCB)等、或前述的組合，而第二絕緣層110b的材料則可選擇阻焊材料(solder mask)、氧化矽層或氮化矽層、或前述的組合。此外，在另一實施例中，由於後續工藝需在第一絕緣層110a形成多個尺寸較小的 開口，而第二絕緣層的開口尺寸較大，因此可選擇曝光解析度優選的感光絕緣材料作為第 一絕緣層110a，並選擇一般曝光解析度的感光絕緣材料作為第二絕緣層即可，上述工藝由 於不需另外形成光阻圖案，因此可以降低成本。舉例而言，第一絕緣層110a的材料可包括 解析度優選的感光絕緣材料，例如液態的環氧樹脂、聚醯亞胺樹脂(polyimid)、苯環丁烯 (BCB)等、或前述的組合，而第二絕緣層110b的材料則選擇一般解析度的感光絕緣材料即 可，如阻焊材料(solder mask)。在圖IF所示實施例中，第一絕緣層110a及第二絕緣層110b進一步延伸至穿孔 102的側壁上的導電層106之上。在一實施例中，第一絕緣層110a及第二絕緣層110b將 穿孔102填滿。在一實施例中，第一絕緣層110a延伸進入穿孔102的深度大於第二絕緣 層110b的延伸深度。在此情形中，第一絕緣層110a所選用的材料的填洞能力可優於第二 絕緣層110b的填洞能力。舉例而言，在一實施例中，第一絕緣層110a的材料包括選擇填洞 能力優選的幹膜絕緣材料(dry film)，例如幹膜型的環氧樹脂、矽膠(silicone)或前述的 組合，而第二絕緣層110b的材料可選擇一般填洞能力的絕緣材料，例如阻焊材料(solder mask)、氧化矽層或氮化矽層、或前述的組合。第一絕緣層110a與第二絕緣層110b的形成方式例如可包括旋轉塗布(spin coating)、噴塗(spray coating)、或淋幕塗布(curtain coating)，或其他適合的沉積方 式，例如，液相沉積、物理氣相沉積、化學氣相沉積、低壓化學氣相沉積、等離子體增強式化 學氣相沉積、快速熱化學氣相沉積、或常壓化學氣相沉積等工藝。在一實施例中，第一絕緣層110a與第二絕緣層110b的形成方式優選通過在半導 體基底100的上表面110a及下表面110b上分別貼附幹膜，再將幹膜軟化使填入穿孔，最後 通過熱處理使軟化的幹膜固化。上述優選實施例的形成方式顯示於圖3A-3B中。如圖3A所示，分別在半導體基底100的上表面100a及下表面100b上貼附第一絕 緣膜111a及第二絕緣膜111b。在此實施例中，第一絕緣膜111a與上表面100a上的介電層104及導電層106直接接觸，而第二絕緣膜111b與下表面100b上的介電層104及導電 層106直接接觸。接著，如圖3B所示，加熱第一絕緣膜111a及第二絕緣膜11 lb，此時可將溫度提升 至超過第一絕緣膜11 la及第二絕緣膜111b的軟化點，而使第一絕緣膜11 la及第二絕緣膜 111b軟化，軟化後的第一絕緣膜111a』及軟化後的第二絕緣膜111b』因具有一定程度的流 動性，因而延伸進入穿孔102，而位於穿孔102的側壁上的導電層106之上。在一實施例中， 第一絕緣膜111a』的軟化點可低於第二絕緣膜111b』 ；或選擇第一絕緣膜111a』的流動性 高於第二絕緣膜111b，。在圖3B所示的實施例中，軟化後的第一絕緣膜111a』所延伸進入穿孔102的深度 因此大於軟化後的第二絕緣膜111b』的延伸深度。然在其他實施例中，可通過工藝條件的 控制(例如，控制加熱溫度)，來調整個別軟化後絕緣膜的延伸深度。或者，可例如選用軟 化點差異較大的第一絕緣膜與第二絕緣膜，並僅將溫度加熱至僅高於其中一絕緣膜的軟化 點，使得穿孔102中僅大抵填入單一材料的軟化後絕緣膜，並於稍後回復為固態，接著實施 硬化步驟，以形成圖1F所示的第一絕緣層110a及第二絕緣層110b。在一實施例中，當第一 絕緣層110a及第二絕緣層110b為高分子材料時，可通過熱處理使高分子材料發生交聯反 應而硬化，例如可在150°C至300°C下持溫約0. 5小時以上。請接著參照圖1F，在形成第一絕緣層110a及第二絕緣層110b之後，分別將第一絕 緣層110a及第二絕緣層110b圖案化以分別於其中形成數個開口。第一絕緣層110a中，由 於需形成較多且尺寸較小的開口，因此第一絕緣層110a可選擇具有較高的曝光解析度的 感光絕緣材料。而第二絕緣層110b因需承受後續形成接合結構的工藝，需具優選的耐環境 性。圖案化後的第一絕緣層110a的開口可露出延伸在上表面100a上的導電層106及晶片 108的接墊108a。圖案化後的第二絕緣層110b的開口可露出延伸在下表面100a上的導電 層 106。接著，如圖1G所示，在第一絕緣層110a中的開口的底部及側壁上形成線路重布層 112。在此實施例中，線路重布層112通過開口而分別與導電層106及晶片108的接墊108a 直接接觸，因而電性連接晶片108及導電層106。線路重布層112的形成方式可包括物理氣 相沉積、化學氣相沉積、電鍍、或無電鍍等。線路重布層112的材料可為金屬材料，例如銅、 鋁、金、或前述的組合。線路重布層112的材料還可包括導電氧化物，例如氧化銦錫(IT0)、 氧化銦鋅(IZ0)、或前述的組合。如圖1H所示，接著在半導體基底100上形成第三絕緣層114。第三絕緣層114可 例如為防焊材料、或其他適合的絕緣物質。第三絕緣層114亦可採用類似於圖3A-3B所示 的貼附幹膜的方式形成。接著，如圖II所示，在第三絕緣層114上設置至少一晶片116。晶片116可例如通 過焊球116a、形成於第三絕緣層114中的線路重布層(未顯示)、及線路重布層112而電性 連接至晶片108。因此，晶片116可與晶片108彼此信號傳遞而偕同運作。晶片116的功能可與晶片108不同，可包括邏輯運算晶片、微機電系統晶片、微流 體系統晶片、或利用熱、光線及壓力等物理變化量來測量的物理傳感器晶片、射頻元件芯 片、加速計晶片、陀螺儀晶片、微制動器晶片、表面聲波元件晶片、壓力傳感器晶片、噴墨頭 晶片、發光元件晶片、或太陽能電池晶片等。此外，可進一步設置更多具其他功能性的晶片。通過如圖II所示的堆疊方式，可在有限面積中，整合各種功能性的晶片，而獲得所需的產 品。除了可因晶片面積的節省而降低成本外，通過垂直方向的電性連接，還可縮簡訊號傳遞 距離，進一步增加信號傳遞的速度而提升產品性能。如圖1J所示，接著在晶片116下形成底膠(underfill) 118，以固定並保護晶片 116。接著，如圖1K所示，在第二絕緣層110b中的開口中形成接合結構120。在此實施例 中，接合結構120為導電接合結構，例如是焊球。接合結構120可通過第二絕緣層110b中 的開口而與導電層106電性連接。因此，當接合結構120為導電接合結構時，其可通過導電 層106及線路重布層112而分別或同時與晶片108及晶片106電性連接。此外，可通過接 合結構120，進一步將本發明實施例的晶片封裝體設置於其他電子元件上，例如可以倒裝片 的方式設置於電路板上。此外，在其他實施例中，可通過接合結構而在半導體基底的下表面上設置蓋板。例 如，圖4所示一實施例的晶片封裝體中，通過接合結構120a (例如，金屬凸塊)而將蓋板406 設置於半導體基底100的下表面100b上。蓋板406上可預先形成金屬墊404，用以與接合 結構120a接合。例如，當接合結構120a的材料為金屬時，可通過加熱工藝而使接合結構與 金屬墊404之間發生共晶接合(eutectic bonding)或擴散接合(diffusion bonding)。然 當不需在蓋板406與晶片封裝體之間形成導電通路時，亦可採用其他非金屬材料來完成接
1=1 o在一實施例中，蓋板406可例如是一透明蓋板，其材料例如是玻璃、石英、蛋白石 (opal)、塑料或其它任何可供光線進出的透明基板。此時，半導體基底100可例如是(或包 括)感光晶片或發光晶片，例如是圖像擷取晶片、發光二極體晶片、或太陽能電池晶片等。以上，配合圖示敘述本發明實施例的晶片封裝體的形成過程。然應注意的是，上述 各工藝的順序僅為舉例說明用，可在不脫離本發明精神的情形下，掉換部分工藝的順序。或 者，可視情況於各工藝之間穿插其他的所需工藝。本發明實施例的晶片封裝體，通過穿孔而形成垂直方向的導電通路，可使多種芯 片於垂直方向上作整合，可節省製作成本、縮小產品尺寸、並增進產品效能。通過在半導體 基底的上、下表面上形成兩種材料彼此不同的絕緣層，可兼顧工藝需求與封裝體可靠度。通 過自對準擋牆的設置，可使晶片設置位置獲得控制，增進封裝體的良率。雖然本發明已以數個優選實施例披露如上，然其並非用以限定本發明，任何所屬 技術領域中普通技術人員，在不脫離本發明的精神和範圍內，當可作任意的更動與潤飾，因 此本發明的保護範圍當視所附的權利要求所界定者為準。
權利要求
1.一種晶片封裝體，包括半導體基底，具有上表面及相反的下表面； 穿孔，貫穿該半導體基底的該上表面及該下表面； 第一晶片，設置於該半導體基底的該上表面上； 導電層，位於該穿孔的側壁上，且電性連接至該第一晶片； 第一絕緣層，位於該半導體基底的該上表面上；第二絕緣層，位於該半導體基底的該下表面上，其中該第二絕緣層的材料不同於該第 一絕緣層；以及接合結構，設置於該半導體基底的該下表面上。
2.如權利要求1所述的晶片封裝體，其中該第二絕緣層的耐環境性優於該第一絕緣層。
3.如權利要求2所述的晶片封裝體，其中該第一絕緣層及該第二絕緣層分別延伸至該 穿孔內。
4.如權利要求2所述的晶片封裝體，其中該第一絕緣層延伸進入該穿孔的深度大於該第二絕緣層。
5.如權利要求4所述的晶片封裝體，其中該第一絕緣層的軟化點低於該第二絕緣層或 該第一絕緣層的流動性高於該第二絕緣層。
6.如權利要求1所述的晶片封裝體，其中該第一絕緣層的曝光解析度高於該第二絕緣層。
7.如權利要求1所述的晶片封裝體，其中該第二絕緣層的抗酸性或防水性高於該第一絕緣層。
8.如權利要求1所述的晶片封裝體，還包括自對準擋牆，位於該半導體基底的該上表 面上，且鄰近於或接觸該第一晶片。
9.如權利要求8所述的晶片封裝體，其中該自對準擋牆為連續環狀結構，包圍該第一晶片。
10.如權利要求8所述的晶片封裝體，其中該自對準擋牆為非連續結構，至少包括第一 部分及第二部分，該第一部分與該第二部分相對設置於該第一晶片的兩側。
11.如權利要求8所述的晶片封裝體，其中該自對準擋牆的材料包括導電材料。
12.如權利要求1所述的晶片封裝體，還包括第二晶片，設置於該第一絕緣層及該第一 晶片之上，且該第二晶片與該第一晶片電性連接。
13.如權利要求12所述的晶片封裝體，還包括第三絕緣層，形成於該第二晶片與該第 一晶片之間。
14.如權利要求1所述的晶片封裝體，還包括 開口，形成於該第一絕緣層中；以及線路重布層，形成於該開口的底部與側壁上，且該線路重布層電性連接該第一晶片與 該導電層。
15.如權利要求8所述的晶片封裝體，其中該自對準擋牆與該導電層為同時形成的金 屬材料。
16.如權利要求1所述的晶片封裝體，其中該半導體基底為晶片。
17.如權利要求16所述的晶片封裝體，還包括蓋板，通過該接合結構而設置在該半導 體基底的該下表面上。
18.—種晶片封裝體的形成方法，包括 提供半導體基底，其具有上表面及相反的下表面；在該半導體基底中形成穿孔，該穿孔貫穿該半導體基底的該上表面及該下表面； 在該穿孔的側壁上形成導電層，並延伸至該半導體基底上； 在該半導體基底的該上表面上設置第一晶片，該第一晶片與該導電層電性連接； 在該半導體基底的該上表面上形成第一絕緣層；在該半導體基底的該下表面上形成第二絕緣層，其中該第二絕緣層的材料不同於該第 一絕緣層；以及在該半導體基底的該下表面上設置接合結構。
19.如權利要求18所述的晶片封裝體的形成方法，其中該第一絕緣層及該第二絕緣層 的形成包括分別在該半導體基底的該上表面及該下表面上貼附第一絕緣膜及第二絕緣膜； 加熱該第一絕緣膜及該第二絕緣膜，使該第一絕緣膜及該第二絕緣膜軟化並延伸至該 穿孔的側壁上的該導電層之上；以及將軟化的該第一絕緣膜及該第二絕緣膜分別硬化為該第一絕緣層及該第二絕緣層。
20.如權利要求18所述的晶片封裝體的形成方法，其中該第二絕緣層的耐環境性優於 該第一絕緣層。
21.如權利要求18所述的晶片封裝體的形成方法，其中該第一絕緣層及該第二絕緣層 分別延伸至該穿孔內，且該第一絕緣層延伸進入該穿孔的深度大於該第二絕緣層。
22.如權利要求18所述的晶片封裝體的形成方法，還包括於該半導體基底的該上表面 上形成自對準擋牆，該自對準擋牆鄰近於或輕微接觸該第一晶片。
23.如權利要求22所述的晶片封裝體的形成方法，其中該自對準擋牆與該導電層同時 形成。
24.如權利要求18所述的晶片封裝體的形成方法，還包括於該第一絕緣層及該第一芯 片上設置第二晶片，且該第二晶片與該第一晶片電性連接。
25.如權利要求18所述的晶片封裝體的形成方法，其中該半導體基底為晶片。
全文摘要
本發明實施例提供一種晶片封裝體及其形成方法。該晶片封裝體包括半導體基底，具有上表面及相反的下表面；穿孔，貫穿半導體基底的上表面及下表面；第一晶片，設置於半導體基底的上表面上；導電層，位於穿孔的側壁上，且電性連接至第一晶片；第一絕緣層，位於半導體基底的上表面上；第二絕緣層，位於半導體基底的下表面上，其中第二絕緣層的材料不同於第一絕緣層；以及接合結構，設置於半導體基底的下表面上。
文檔編號H01L23/52GK101996978SQ200910166229
公開日2011年3月30日 申請日期2009年8月20日 優先權日2009年8月20日
發明者張恕銘, 彭寶慶, 溫英男, 陳偉銘 申請人:精材科技股份有限公司