上升沿檢測電路的製作方法
2023-09-19 04:46:00
上升沿檢測電路的製作方法
【專利摘要】本實用新型公開一種上升沿檢測電路，由雙穩態存儲單元、非對稱延遲單元、反相器和多個NMOS電晶體組成，只要非對稱延遲電路滿足上升沿延遲與下降沿延遲之和大於輸入信號的脈衝周期且下降沿延遲很小時，就能夠產生最大脈寬接近輸入信號脈衝周期的輸出信號，可滿足後續設備的使用要求。本實用新型不但結構簡單，還具有自啟動功能，當輸入信號的初始低電平長度大於非對稱延遲電路的上升沿延遲，就能夠實現自啟動。
【專利說明】上升沿檢測電路
【技術領域】
[0001]本實用新型涉及一種上升沿檢電路，尤其是一種輸出信號脈衝寬度大於輸入信號脈衝寬度的上升沿檢測電路。
【背景技術】
[0002]上升沿(或下降沿)檢測電路是一種常用的電路，主要用於檢測輸入信號中是否有上升沿脈衝到來，如果有，則輸出一個脈衝信號。現有的上升沿檢測電路由延遲單元、反相器及與門構成。輸入信號一路直接同與門相接，另一路通過相串聯的延遲單元、反相器後同與門相接。假設反相器和與門的延遲均為零，延遲單元的延遲即為輸出脈衝信號的脈寬，則輸出脈衝信號的脈寬一定小於輸入脈衝信號的脈寬，不能滿足後續設備對於輸出脈衝信號脈寬大於輸入脈衝信號脈寬的要求。
【發明內容】
[0003]本實用新型是為了解決現有技術所存在的上述技術問題，提供一種輸出信號脈衝寬度大於輸入信號脈衝寬度的上升沿檢測電路。
[0004]本實用新型的技術解決方案是:一種上升沿檢測電路，設有輸入端S及輸出端P，其特徵在於:所述輸入端S與NMOS電晶體Ml的柵極相接，NMOS電晶體Ml的源極與NMOS電晶體M2的漏極相接，NMOS電晶體M2的源極接地，NMOS電晶體Ml的漏極一路與雙穩態存儲單元MEMl相接，另一路通過反向器INVl與輸出端P相接；雙穩態存儲單元MEMl的另一端一路與NMOS電晶體M3的漏極相接，另一路通過非對稱延遲電路H與NMOS電晶體M3的柵極相接，NMOS電晶體M3的源極接地；與輸入端S還接有反向器INV2，反向器INV2的輸出端與NMOS電晶體M4的柵極相接，NMOS電晶體M4的漏極與雙穩態存儲單元MEM2相接，NMOS電晶體M4的源極接地；雙穩態存儲單元MEM2的另一端一路與NMOS電晶體M2的柵極相接，另一路與NMOS電晶體M5的漏極相接，NMOS電晶體M5的源極接地，匪OS電晶體M5的柵極與非對稱延遲電路H的輸入端相接。
[0005]所述非對稱延遲電路H有輸入端LI和輸出端L2，輸入端LI與輸出端L2之間接有多個相串聯的延遲電路Dl?Di，輸入端LI還通過反向器INV3與多個NMOS電晶體Nf Ni的柵極相接，每個NMOS電晶體Ni的漏極分別與相對應的延遲電路Di的輸出端相接，每個NMOS電晶體Ni的源極接地。
[0006]本實用新型由雙穩態存儲單元、非對稱延遲單元、反相器和多個NMOS電晶體組成，只要非對稱延遲電路滿足上升沿延遲與下降沿延遲之和大於輸入信號的脈衝周期且下降沿延遲很小時，就能夠產生最大脈寬接近輸入信號脈衝周期的輸出信號，可滿足後續設備的使用要求。本實用新型不但結構簡單，還具有自啟動功能，當輸入信號的初始低電平長度大於非對稱延遲電路的上升沿延遲，就能夠實現自啟動。
【專利附圖】
【附圖說明】
[0007]圖1是本實用新型實施例的具體電路圖。
[0008]圖2是本實用新型實施例非對稱延遲電路圖。
[0009]圖3是本實用新型實施例的工作過程波形示意圖。
【具體實施方式】
[0010]下面將結合【專利附圖】
【附圖說明】本實用新型的【具體實施方式】。本實用新型的基本結構如圖1所示:設有輸入端S及輸出端P，所述輸入端S與NMOS電晶體Ml的柵極相接，NMOS電晶體Ml的源極與NMOS電晶體M2的漏極相接，NMOS電晶體M2的源極接地，NMOS電晶體Ml的漏極一路與雙穩態存儲單元MEMl相接，另一路通過反向器INVl與輸出端P相接；雙穩態存儲單元MEMl的另一端(LI端)一路與NMOS電晶體M3的漏極相接，另一路通過非對稱延遲電路H (非對稱延遲電路H的輸出端為L2)與NMOS電晶體M3的柵極相接，NMOS電晶體M3的源極接地；與輸入端S還接有反向器INV2，反向器INV2的輸出端與NMOS電晶體M4的柵極相接，NMOS電晶體M4的漏極與雙穩態存儲單元MEM2相接，NMOS電晶體M4的源極接地；雙穩態存儲單元MEM2的另一端(L3端)一路與NMOS電晶體M2的柵極相接，另一路與NMOS電晶體M5的漏極相接，NMOS電晶體M5的源極接地，NMOS電晶體M5的柵極與非對稱延遲電路H的輸入端相接。
[0011]非對稱延遲電路H如圖2所示:有輸入端LI和輸出端L2，輸入端LI與輸出端L2之間接有多個相串聯的延遲電路DfDi，輸入端LI還通過反向器INV3與多個NMOS電晶體ΝΓΝ?的柵極相接，每個NMOS電晶體Ni的漏極分別與相對應的延遲電路Di的輸出端相接，每個NMOS電晶體Ni的源極接地。
[0012]具體工作過程如下:
[0013]非對稱延遲電路H分上升沿延遲W ±和下降沿延遲Wt:
[0014]1.上升沿延遲。當節點Ll=l，此時所有的下拉管(NM0S電晶體Nl-Ni)都關閉，延遲由D1、D2…Di組成,設一個延遲單元的延遲為Tdly,則上升沿延遲胃±為iXTdly。
[0015]2.下降沿延遲。當節點L1=0，所有的下拉管(NM0S電晶體Nl-Ni)都打開，NMOS電晶體Nl-Ni管將節點L2下拉到0，此時的延遲為反相器INVl延遲和Nl-Ni管下拉延遲之和。可見，Wt很小。
[0016]工作波形如圖3所示:輸入信號為signal，脈衝周期為T。
[0017]1.當輸入信號S=O時，NMOS電晶體Ml關閉，NMOS電晶體M4打開；NM0S電晶體M4的打開致使節點L3=l (圖3中(1))，從而使NMOS電晶體M2打開，即NMOS電晶體Ml關閉、NMOS電晶體M2打開；
[0018]此時，LI的狀態既可能是0，也可能是I。
[0019]如果LI的狀態如圖3所示為0，則輸出信號pulse的輸出如圖3所示為O。
[0020]如果LI的狀態是1，開始輸出信號pulse的輸出為1，只要輸入信號signal的初始低電平長度大於非對稱延遲電路的上升沿延遲(胃±)和NMOS管Ml的延遲，輸出信號P的輸出即為0，之後，就可以正常檢測輸入信號signal 了。
[0021]2.當輸入信號S變為I時，NMOS電晶體Ml打開，此時NMOS電晶體M2保持打開狀態，因此輸出信號P=I (圖3中(2));同時節點Ll=I (圖3中(3))，從而NMOS電晶體M5打開，節點L3=0 (圖3中(4))，NMOS電晶體M2關閉。
[0022]當輸入信號S又變為O時，NMOS電晶體Ml關閉，NMOS電晶體M4打開；NM0S電晶體M4的打開致使節點L3=l (圖3中(1))，從而使NMOS電晶體M2打開，即NMOS電晶體Ml關閉、NMOS電晶體M2打開；
[0023]因NMOS電晶體Ml關閉，雙穩態存儲單元MEMl仍可使輸出信號P=I，節點Ll=I。
[0024]3.LI的上升沿經過時間後傳遞到L2，則節點L2=l (圖3中(5)) ;L2=1，NMOS電晶體M3打開，LI變為O (圖3中(6))，輸出P=O (圖3中(7))，同時NMOS電晶體M5關閉。
[0025]4.LI的下降沿經過非對稱延遲電路H，即經過1〒的時間後，節點L2=0 (圖3中
(8)), NMOS電晶體M3關閉。
[0026]當輸入信號S的下一個上升沿到來時，即輸入信號S變為I時，重複2、3、4步驟。
[0027]即輸出信號P為脈寬Wtl的脈衝信號，由於^1決定了產生信號P的脈寬Wtl,為了擴大可調整的Wtl的範圍，Wt應該儘量小。
【權利要求】
1.一種上升沿檢測電路，設有輸入端S及輸出端P，其特徵在於:所述輸入端S與NMOS電晶體Ml的柵極相接，NMOS電晶體Ml的源極與NMOS電晶體M2的漏極相接，NMOS電晶體M2的源極接地，NMOS電晶體Ml的漏極一路與雙穩態存儲單元MEMl相接，另一路通過反向器INVl與輸出端P相接；雙穩態存儲單元MEMl的另一端一路與NMOS電晶體M3的漏極相接，另一路通過非對稱延遲電路H與NMOS電晶體M3的柵極相接，NMOS電晶體M3的源極接地；與輸入端S還接有反向器INV2，反向器INV2的輸出端與NMOS電晶體M4的柵極相接，NMOS電晶體M4的漏極與雙穩態存儲單元MEM2相接，NMOS電晶體M4的源極接地；雙穩態存儲單元MEM2的另一端一路與NMOS電晶體M2的柵極相接，另一路與NMOS電晶體M5的漏極相接，NMOS電晶體M5的源極接地，NMOS電晶體M5的柵極與非對稱延遲電路H的輸入端相接。
2.根據權利要求1所述的上升沿檢測電路，其特徵在於:所述非對稱延遲電路H有輸入端LI和輸出端L2，輸入端LI與輸出端L2之間接有多個相串聯的延遲電路DfDi，輸入端LI還通過反向器INV3與多個NMOS電晶體NfNi的柵極相接，每個NMOS電晶體Ni的漏極分別與相對應的延遲電路Di的輸出端相接，每個NMOS電晶體Ni的源極接地。
【文檔編號】H03K5/1534GK203933573SQ201420266581
【公開日】2014年11月5日 申請日期:2014年5月23日 優先權日:2014年5月23日
【發明者】張建偉, 張修哲, 吳國強, 陳曉明, 苗延楠, 鄭善興, 丁秋紅, 潘阿成, 滕飛, 李佳琪, 鄭鈺芷 申請人:大連理工大學