14位高速流水線型模數轉換器的製造方法

2023-09-18 17:00:30

14位高速流水線型模數轉換器的製造方法
【專利摘要】本發明提供了一種14位高速流水線型模數轉換器，包括採樣保持電路、第一級流水線、第二級流水線、第三級流水線、第四級流水線、第五級流水線、第六級流水線和數字校正單元；所述第一級流水線的輸出信號的擺幅為第一級流水線的輸入信號的擺幅的一半；所述第一級流水線、所述第二級流水線、所述第三級流水線、所述第四級流水線、所述第五級流水線和所述第六級流水線採用同一參考電壓；差分輸入信號通過所述採樣保持電路依次輸入所述第一流水線、第二級流水線、第三級流水線、第四級流水線、第五級流水線和第六級流水線。本發明所述的14位高速流水線型模數轉換器，在提高模數轉換器的轉換速率和精度的同時減小系統的功耗。
【專利說明】14位高速流水線型模數轉換器

【技術領域】
[0001] 本發明涉及模數轉換器領域，尤其涉及一種14位CMOS (Complementary Metal Oxide Semiconductor,互補金屬氧化物半導體）高速流水線型模數轉換器。 技術背景
[0002] 隨著科學技術的不斷發展，在通訊、醫療、軍事等許多應用領域中，系統對模數轉 換器（ADC)的要求越來越高。由於在系統中的重要作用，模數轉換器常常成為系統性能的 關鍵，設計高性能的模數轉換器有著重要的意義。
[0003] 在多種模數轉換器中，流水線型模數轉換器（Pipeline ADC)同時具有高速高精度 的優點，這在許多應用中非常重要。在不斷提高的指標要求下，如何進一步提高流水線結構 模數轉換器的速度和精度成為現在研究的熱點。
[0004] 在流水線模數轉換器中，系統的結構體現了速度、精度和功耗的折衷。因此，在可 行的功耗範圍和現有的工藝條件下，如何設計流水線模數轉換器的系統結構。以及在高速、 高精度性能指標下，如何設計關鍵的電路模塊是很有意義的。


【發明內容】

[0005] 本發明的目的在於，提供一種14位高速流水線型模數轉換器，在提高模數轉換器 的轉換速率和精度的同時減小系統的功耗。
[0006] 為了達到上述目的，本發明提供了一種14位高速流水線型模數轉換器，包括採樣 保持電路、第一級流水線、第二級流水線、第三級流水線、第四級流水線、第五級流水線、第 六級流水線和數字校正單元；
[0007] 所述第一級流水線的輸出信號的擺幅為第一級流水線的輸入信號的擺幅的一 半；
[0008] 所述第一級流水線、所述第二級流水線、所述第三級流水線、所述第四級流水線、 所述第五級流水線和所述第六級流水線採用同一參考電壓；
[0009] 差分輸入信號通過所述採樣保持電路依次輸入所述第一流水線、第二級流水線、 第三級流水線、第四級流水線、第五級流水線和第六級流水線；
[0010] 所述第一級流水線輸出的數位訊號、所述第二級流水線輸出的數位訊號、所述第 三級流水線輸出的數位訊號、所述第四級流水線輸出的數位訊號、所述第五級流水線輸出 的數位訊號和所述第六級流水線輸出的數位訊號輸入所述數字校正單元，所述數字校正單 元輸出14位數位訊號。
[0011] 實施時，輸入所述採樣保持電路的差分輸入信號的值的範圍在參考電壓和地電壓 之間。
[0012] 實施時，所述採樣保持電路為電容翻轉式採樣保持電路；
[0013] 該採樣保持電路包括運算放大器和採樣相位電容；
[0014] 所述運算放大器的輸入端與所述採樣相位電容的上極板連接；
[0015] 在採樣相位，該採樣保持電路包括的採樣相位電容的下極板接差分輸入信號；
[0016] 在放大相位，該採樣相位電容的下極板與運算放大器的輸出端連接。
[0017] 實施時，所述第一級流水線包括第一快閃模數轉換電路和第一乘法數模轉換電 路，所述採樣保持電路輸出的信號輸入所述第一快閃模數轉換電路，該第一快閃模數轉換 電路的輸出信號和所述採樣保持電路的輸出信號接入該第一乘法數模轉換電路，該第一乘 法數模轉換電路的輸出信號接入所述第二級流水線。
[0018] 實施時，所述第二級流水線的輸出信號的擺幅等於所述第二級流水線的輸入信號 的擺幅；
[0019] 所述第三級流水線的輸出信號的擺幅等於所述第三級流水線的輸入信號的擺 幅；
[0020] 所述第四級流水線的輸出信號的擺幅等於所述第四級流水線的輸入信號的擺 幅；
[0021] 所述第五級流水線的輸出信號的擺幅等於所述第五級流水線的輸入信號的擺幅。
[0022] 實施時，第一快閃模數轉換電路是3. 5位。
[0023] 實施時，第二級流水線包括第二快閃模數轉換電路和第二乘法數模轉換電路；第 一快閃模數轉換電路輸出的信號輸入所述第二快閃模數轉換電路，該第二快閃模數轉換電 路的輸出信號和所述第一乘法數模轉換電路的輸出信號接入該第二乘法數模轉換電路，該 第二乘法數模轉換電路的輸出信號接入所述第三級流水線；
[0024] 第三級流水線包括第三快閃模數轉換電路和第三乘法數模轉換電路；第二快閃模 數轉換電路輸出的信號輸入所述第三快閃模數轉換電路，該第三快閃模數轉換電路的輸出 信號和所述第二乘法數模轉換電路的輸出信號接入該第三乘法數模轉換電路，該第三乘法 數模轉換電路MDAC3的輸出信號接入所述第四級流水線；
[0025] 第四級流水線包括第四快閃模數轉換電路和第四乘法數模轉換電路；第三快閃模 數轉換電路輸出的信號輸入所述第四快閃模數轉換電路，該第四快閃模數轉換電路的輸出 信號和所述第三乘法數模轉換電路的輸出信號接入該第四乘法數模轉換電路，該第四乘法 數模轉換電路的輸出信號接入所述第五級流水線；
[0026] 第五級流水線包括第五快閃模數轉換電路和第五乘法數模轉換電路；第四快閃模 數轉換電路輸出的信號輸入所述第五快閃模數轉換電路，該第五快閃模數轉換電路的輸出 信號和所述第四乘法數模轉換電路的輸出信號接入該第五乘法數模轉換電路，該第五乘法 數模轉換電路的輸出信號接入所述第六級流水線。
[0027] 實施時，第二快閃模數轉換電路、第三快閃模數轉換電路、第四快閃模數轉換電路 和第五快閃模數轉換電路是2. 5位。
[0028] 實施時，第六級流水線包括快閃模數轉換電路；該快閃模數轉換電路的輸入端接 入所述第五級流水線的輸出信號。
[0029] 實施時，所述快閃模數轉換電路為3位。
[0030] 與現有技術相比，本發明所述的14位高速流水線型模數轉換器，在提高模數轉換 器的轉換速率和精度的同時減小系統的功耗。

【專利附圖】

【附圖說明】
[0031] 圖1是本發明實施例所述的14位高速模數轉換器的結構圖；
[0032] 圖2為本發明實施例包括的電容翻轉式採樣保持電路的電路圖；
[0033] 圖3A、圖3B、圖3C分別為本發明實施例中第一級流水線包括的MDAC的主體結構 圖，採樣相位的第一級流水線包括的MDAC的電路圖，放大相位的第一級流水線包括的MDAC 的電路圖；
[0034] 圖4為本發明實施例包括的第一級流水線的MDAC的傳輸曲線圖；
[0035] 圖5為本發明實實施例包括的第二級流水線?第五級流水線的MDAC的主體結構 圖；
[0036] 圖6為本發明實施例包括的第二級流水線?第五級流水線的MDAC的傳輸曲線。

【具體實施方式】
[0037] 本發明的目的在於，通過提供一種14位高速流水線型模數轉換器，在提高模數轉 換器的轉換速率和精度的同時減小系統的功耗。
[0038] 如圖1所示，本發明實施例所述的14位高速流水線型模數轉換器包括採樣保持電 路11、第一級流水線121、第二級流水線122、第三級流水線123、第四級流水線124、第五級 流水線125、第六級流水線126和數字校正單元13 ;
[0039] 其中，第一級流水線121是3. 5位，第二級流水線122、第三級流水線123、第四級 流水線124和第五級流水線125是2. 5位，第六級流水線126為3位；
[0040] 所述第一級流水線121的輸出信號的擺幅為第一級流水線121的輸入信號VIN的 擺幅的一半；
[0041] 所述第一級流水線121、所述第二級流水線122、所述第三級流水線123、所述第四 級流水線124、所述第五級流水線125和所述第六級流水線126採用同一參考電壓VREF ;
[0042] 第一級流水線121包括第一快閃模數轉換電路FLASH_ADC1和第一乘法數模轉 換電路MDAC1，所述米樣保持電路11輸出的信號輸入所述第一 ,決閃模數轉換電路FLASH_ ADC1，該第一快閃模數轉換電路FLASH_ADC1的輸出信號和所述採樣保持電路11的輸出信 號接入該第一乘法數模轉換電路MDAC1，該第一乘法數模轉換電路MDAC1的輸出信號接入 所述第二級流水線122 ;所述第一乘法數模轉換電路MDAC1是3. 5位；
[0043] 第二級流水線122包括第二快閃模數轉換電路FLASH_ADC2和第二乘法數模轉換 電路MDAC2 ;MDAC1輸出的信號輸入所述第二快閃模數轉換電路FLASH_ADC2,該第二快閃模 數轉換電路FLASH_ADC2的輸出信號和所述第一乘法數模轉換電路MDAC1的輸出信號接入 該第二乘法數模轉換電路MDAC2,該第二乘法數模轉換電路MDAC2的輸出信號接入所述第 三級流水線123 ;所述第二乘法數模轉換電路MDAC2是2. 5位；
[0044] 第三級流水線123包括第三快閃模數轉換電路FLASH_ADC3和第三乘法數模轉換 電路MDAC3 ;MDAC2輸出的信號輸入所述第三快閃模數轉換電路FLASH_ADC3,該第三快閃模 數轉換電路FLASH_ADC3的輸出信號和所述第二乘法數模轉換電路MDAC2的輸出信號接入 該第三乘法數模轉換電路MDAC3,該第三乘法數模轉換電路MDAC3的輸出信號接入所述第 四級流水線124 ;所述第三乘法數模轉換電路MDAC3是2. 5位；
[0045] 第四級流水線124包括第四快閃模數轉換電路FLASH_ADC4和第四乘法數模轉換 電路MDAC4 ;MDAC3輸出的信號輸入所述第四快閃模數轉換電路FLASH_ADC4，該第四快閃模 數轉換電路FLASH_ADC4的輸出信號和所述第三乘法數模轉換電路MDAC3的輸出信號接入 該第四乘法數模轉換電路MDAC4,該第四乘法數模轉換電路MDAC4的輸出信號接入所述第 五級流水線125 ;所述第四乘法數模轉換電路MDAC4是2. 5位；
[0046] 第五級流水線125包括第五快閃模數轉換電路FLASH_ADC5和第五乘法數模轉換 電路MDAC5 ;MDAC4輸出的信號輸入所述第五快閃模數轉換電路FLASH_ADC5,該第五快閃模 數轉換電路FLASH_ADC5的輸出信號和所述第四乘法數模轉換電路MDAC4的輸出信號接入 該第五乘法數模轉換電路MDAC5,該第五乘法數模轉換電路MDAC5的輸出信號接入所述第 六級流水線126 ;所述第五乘法數模轉換電路MDAC5是2. 5位；
[0047] 第六級流水線126包括第六快閃模數轉換電路FLASH_ADC6 ;FLASH_ADC6的輸入端 接入MDAC5的輸出信號；所述第六快閃模數轉換電路FLASH_ADC6為3位；
[0048] 所述第一級流水線121輸出的數位訊號、所述第二級流水線122輸出的數位訊號、 所述第三級流水線123輸出的數位訊號、所述第四級流水線124輸出的數位訊號、所述第五 級流水線125輸出的數位訊號和所述第六級流水線126輸出的數位訊號輸入所述數字校正 單元13,所述數字校正單元13輸出14位數位訊號。
[0049] 在如圖1所示的實施例中，所述第一級流水線121使用了擺幅縮減技術從而後面 五級流水線的輸入信號擺幅都為輸入所述第一級流水線121的輸入信號VIN的擺幅的一 半，第一級流水線121的輸入信號VIN的擺幅雖然和後續五級流水線的輸入信號的擺幅不 相等，但是都採用了同一個參考電壓VREF，因此片上只需一對參考電壓，即單參考技術，不 需要重新設計與不同擺幅相對應的參考電壓，從而減少了設計複雜度；
[0050] 所謂的擺幅縮減技術就是在傳統的流水線模數轉換器中所有級流水線的輸入信 號的擺幅都是一致的，對於3. 5位的MDAC，通常對餘差電壓放大8倍，保證輸出擺幅與輸入 擺幅一致。而在本發明實施例中，第一級流水線為3. 5位，但僅對餘差電壓放大4倍，從而 使輸出擺幅為輸入擺幅的一半；即第一級流水線的米樣相位的米樣電容為16個，放大相位 的反饋電容為4個，從而實現對餘差信號放大4倍。
[0051] 在圖1中，電源電壓為1.8V (伏)，輸入電壓VIN的峰峰值Vp-p為1.5V，一對片上 基準電壓VREF_P、VREF_N分別為1. 5V和0V ;VREF_P與輸入電壓VIN峰峰值的峰峰值一致， VREF_N為0V，與地電壓GND的電壓值一致。
[0052] 所述採樣保持電路11是一種電容翻轉式結構，這種結構的特點是採樣相位電容 的下極板接輸入信號，在放大相位原與輸入信號相連的下極板連接到運算放大器的輸出 端，所以這種結構的反饋係數大，忽略運算放大器輸入端寄生電容的影響，反饋係數近似為 1，反饋係數越大，在相同閉環帶寬的條件下對單位增益帶寬的要求越低，這樣就節省了功 耗，同時由於只用一個電容，開關噪聲低。
[0053] 傳統的流水線模數轉換器所有級的信號擺幅都是一致的，對於3. 5位的MDAC，通 常對餘差電壓放大8倍，保證輸出擺幅與輸入擺幅一致。而在如圖1所示的本發明實施例 所述的14位高速流水線型模數轉換器中，第一級流水線為3. 5位，但僅對餘差電壓放大4 倍，從而使輸出擺幅為輸入擺幅的一半。第一級流水線米樣相位的米樣電容為16個，放大 相位的反饋電容為4個，從而實現對餘差信號放大4倍。第一級流水線採用16個比較器， 輸出5位數字碼，其中最高位為溢出判斷位，其餘4位為第一級量化數字碼。
[0054] 在如圖1所示的本發明實施例所述的14位高速流水線型模數轉換器中，第二級流 水線?第五級流水線都是2. 5位結構，與傳統的2. 5位MDAC -致，對餘差電壓放大4倍，保 證第二級流水線?第五級流水線的輸出擺幅與輸入擺幅一致。第二級流水線?第五級流水 線採樣相位的採樣電容為16個，放大相位的反饋電容為4個，從而實現對餘差信號放大4 倍。第二級流水線?第五級流水線採用6個比較器，輸出3位數字碼。第六級流水線為了 保證和前級流水線用相同的參考電平，採用8個比較器，實現量化3位數字碼。
[0055] 實施時，輸入所述採樣保持電路的差分輸入信號的值的範圍在參考電壓和地電壓 之間。
[0056] 實施時，所述採樣保持電路為電容翻轉式採樣保持電路；
[0057] 該採樣保持電路包括運算放大器和採樣相位電容；
[0058] 所述運算放大器的輸入端與所述採樣相位電容的上極板連接；
[0059] 在採樣相位，該採樣保持電路包括的採樣相位電容的下極板接差分輸入信號；
[0060] 在放大相位，該採樣相位電容的下極板與運算放大器的輸出端連接。
[0061]圖2是本發明實施例所述的採樣保持電路的電路圖。所述採樣保持電路11包括 第一電容C1、第二電容C2、運算放大器110、反相輸入電晶體T1、正相輸入電晶體T2、第一時 鍾開關電晶體T3、第二時鐘開關電晶體T4、第三時鐘開關電晶體T5、第六時鐘開關電晶體 T6、第七時鐘開關電晶體T7、第八時鐘開關電晶體T8、正相輸出電晶體T9和反相輸出晶體 管T10,其中，
[0062] T3的柵極、T4的柵極和T5的柵極接入第一時鐘信號Φ 1 ;
[0063] T6的柵極、T7的柵極和T8的柵極接入第二時鐘信號Φ 2 ;
[0064] 在採樣相位，接入T2的柵極的正相自舉輸入信號B〇〇tstrap_IN_N，以及接入T1 的反相自舉輸入信號B 〇〇tstrap_IN_P為高電平，差分輸入信號VIN_N、VIN_P分別被採樣 到第一輸入電容C1、第二輸入電容C2上，此時第一時鐘信號Φ1為高電平，運算放大器110 的輸入端接入公共電極電壓VC0M，該公共電極電VC0M是由共模產生電路提供的，作為運算 放大器110的輸入共模電壓，第二時鐘信號Φ 2為高電平，反相輸出端V0UT_N與正相輸入 端V0UT_P短接在一起，恢復輸出共模值，在採樣相位，運算放大器110是不工作的。在放大 相位開始之前，第一時鐘信號Φ 1控制的T3、T4和T5提前關斷，使得採樣電容到地不再有 直流通路，完成下極板採樣，從而降低了由於溝道電荷注入引起的採樣信號的失真。在放大 相位，Bootstrap_IN_N，Bootstrap_IN_PS低電平。接入T10的柵極的反相自舉輸出信號 Bootstrap_0UT_N，以及接入T9的柵極的正相自舉輸出信號Bootstrap_0UT_P為高電平，電 容中原與輸入信號相連的下極板連接到運算放大器的輸出端，電容中的共模和差模電荷均 發生轉移，此時輸出電壓V0UT_P_V0UT_N就等於Φ1關斷時差分輸入信號的瞬時電壓值。電 容翻轉型採樣保持電路工作過程的定量分析如下：
[0065] 在採樣相位，A點（與所述運算放大器110的反相輸入端連接的節點）的電荷為：
[0066] Q1 = C (VIN_N-VC0M) (1)
[0067] 在放大相位，A點的電荷為：
[0068] Q2 = C (V0UT_N-VX) (2)
[0069] 由電荷守恆原理，Qi = Q2，可以得到式（3):
[0070] C (VIN_N-VC0M) = C (V0UT_N-VX) (3)
[0071] 同理，B點（與所述運算放大器110的正相輸入端連接的節點）的電荷在採樣和放 大相位也是相同的，可以得到式（4):
[0072] C (VIN_P-VC0M) = C (V0UT_P-VY) (4)
[0073] 其中VX，VY為保持階段運算放大器的正相輸入端A的電壓、負相輸入端B的電壓。 由於假設運算放大器增益無窮大，則VX=VY。用式（4)減去式（3)同時約去電容值C，可以 得到式（5):
[0074] V0UT_P-V0UT_N = VIN_P-VIN_N (5)
[0075] 根據式（5)可以看出輸出值跟隨輸入值變化。在以上公式中，C代表Cl、C2的電 容值。電容翻轉型採樣保持電路反饋係數大，忽略運算放大器輸入端寄生電容的影響，反饋 係數近似為1，反饋係數越大，在相同閉環帶寬的條件下對單位增益帶寬的要求越低，這樣 就節省了功耗，同時由於只用一個電容，開關噪聲低。
[0076] 圖3A、圖3B、圖3C分別為本發明實施例中第一級流水線包括的MDAC的主體結構， 採樣相位的第一級流水線包括的MDAC的電路圖，放大相位的第一級流水線包括的MDAC的 電路圖。在圖3A中，A點是與運算放大器30的反相輸入端連接的節點，B點是與運算放大 器30的正相輸入端連接的節點；在圖3A中，標示4C指的是電容的電容值為4C，標示C指 的是電容的電容值為C。在圖3B中，標示4C指的是電容的電容值為4C，標示8C指的是電 容的電容值為8C。在圖3C中，標示4C指的是電容的電容值為4C，標示C指的是電容的電 容值為C ;VREF為參考電壓，GND為地電壓。
[0077] 在採樣相位，輸入第一反相輸入電晶體T311的柵極、第二反相輸入電晶體T312的 柵極、第三反相輸入電晶體T313的柵極和第四反相輸入電晶體T314的柵極的反相自舉輸 入信號B 〇〇tstrap_IN_N，以及輸入第一正相輸入電晶體T321的柵極、第二正相輸入電晶體 T322的柵極、第三正相輸入電晶體T323的柵極和第四正相輸入電晶體T324的柵極的正相 自舉輸入信號B〇〇tstrap_IN_P為高電平，對差分輸入信號VIN_N、VIN_P進行採樣，此時輸 入Ml的柵極、M2的柵極和M3的柵極的第一時鐘信號φ?為高電平，第二電晶體M2、第三晶 體管M3、第四電晶體Μ4導通，運算放大器30的輸入端接入公共電極電壓VCOM，VC0M是由 共模產生電路提供的，作為運算放大器20的輸入共模電壓，輸入第五電晶體Μ5的柵極、第 六電晶體Μ6的柵極和第七電晶體Μ7的柵極的第三時鐘信號φ3也為高電平，第五電晶體 Μ5、第六電晶體Μ6、第七電晶體Μ7導通，反相輸出端V0UT_N與正相輸出端V0UT_P短接在 一起，恢復輸出共模值，此處500f的電容作用是為了穩定輸出端的共模值，從而使得從放 大相位進入採樣相位時運算放大器30的輸出端可以更快的恢復共模值，第二時鐘信號φ2 為高電平，第一電晶體Ml截止，輸入第八電晶體Μ8的柵極的下級反相自舉輸入信號Next_ Bootstrap_N，以及輸入第九電晶體M9的柵極的下級正相自舉輸入信號Next_Bootstrap_P 均為低電平，第八電晶體M8和第九電晶體M9截止，保證了對信號的正常採樣。其中Next_ Bootstrap_N、Next_Bootstrap_P為第二級採樣開關的柵壓，即第一級反饋開關和第二級採 樣開關共用一個自舉模塊，因為第一級反饋開關導通時，第二級這時正在採樣第一級的輸 出，所以第一級的反饋開關與第二級的採樣開關同時工作，並且輸入信號都是第一級運算 放大器的輸出，因此可以共用一個Bootstrap模塊，這樣節省了功耗和面積。綜上所述，最 後的採樣相位的MDAC的電路圖如圖3B所示，每邊有16個電容對輸入信號進行採樣，運算 放大器的輸入端和輸出端均恢復共模值，此時的運算放大器是不工作的。當採樣過程結束 時，採樣到的信號以電荷的形式存儲在採樣電容上，在進入放大相位時，時鐘φ?控制的開 關M2、M3和Μ4提前關斷，使得採樣電容到地不再有直流通路，完成下極板採樣，從而降低 了由於溝道電荷注入引起的採樣信號的失真。在放大相位，Bootstrap_IN_N、Bootstrap_ IN_P、第一時鐘信號φ?、第二時鐘信號φ2和第三時鐘信號φ3為低電平，Next_Bootstrap_ N、Next_Bootstrap_P均為高電平，由於φ2為低電平，所以第一電晶體Ml導通，圖3C中的C、 D兩點接在一起，恢復共模值VCM。φ?，φ3為低電平，M2?M7截止，輸入輸出端不再恢復 共模值，Bootstrap_IN_N，Bootstrap_IN_P 為低電平，所以由 Bootstrap_IN_N，Bootstrap- IN_P 控制的管子都截止。Next_Bootstrap_N，Next_Bootstrap_PS高電平，故 M8，M9 導 通，使得運算放大器的輸出通過反饋電容接到輸入端，形成一個負反饋的閉合環路，對輸入 信號和子DAC輸出信號的差值進行放大，此時的模數解碼信號FLASH_ADC_CODE由比較器的 輸出經過解碼電路產生，控制子DAC的輸出信號。綜上所述，放大相位的第一流水線包括的 MDAC的電路圖如圖3C所示，此時運算放大器閉環工作，對餘差進行放大。
[0078] 第一級流水線包括的MDAC的工作過程的定量分析如下：
[0079] 在採樣相位，A點的電荷為：

【權利要求】
1. 一種14位高速流水線型模數轉換器，其特徵在於，包括採樣保持電路、第一級流水 線、第二級流水線、第三級流水線、第四級流水線、第五級流水線、第六級流水線和數字校正 單元； 所述第一級流水線的輸出信號的擺幅為第一級流水線的輸入信號的擺幅的一半； 所述第一級流水線、所述第二級流水線、所述第三級流水線、所述第四級流水線、所述 第五級流水線和所述第六級流水線採用同一參考電壓； 差分輸入信號通過所述採樣保持電路依次輸入所述第一流水線、第二級流水線、第三 級流水線、第四級流水線、第五級流水線和第六級流水線； 所述第一級流水線輸出的數位訊號、所述第二級流水線輸出的數位訊號、所述第三級 流水線輸出的數位訊號、所述第四級流水線輸出的數位訊號、所述第五級流水線輸出的數 字信號和所述第六級流水線輸出的數位訊號輸入所述數字校正單元，所述數字校正單元輸 出14位數位訊號。
2. 如權利要求1所述的14位高速流水線型模數轉換器，其特徵在於，輸入所述採樣保 持電路的差分輸入信號的值的範圍在參考電壓和地電壓之間。
3. 如權利要求1所述的14位高速流水線型模數轉換器，其特徵在於，所述採樣保持電 路為電容翻轉式採樣保持電路； 該採樣保持電路包括運算放大器和採樣相位電容； 所述運算放大器的輸入端與所述採樣相位電容的上極板連接； 在採樣相位，該採樣保持電路包括的採樣相位電容的下極板接差分輸入信號； 在放大相位，該採樣相位電容的下極板與運算放大器的輸出端連接。
4. 如權利要求1所述的14位高速流水線型模數轉換器，其特徵在於，所述第一級流水 線包括第一快閃模數轉換電路和第一乘法數模轉換電路，所述採樣保持電路輸出的信號輸 入所述第一快閃模數轉換電路，該第一快閃模數轉換電路的輸出信號和所述採樣保持電路 的輸出信號接入該第一乘法數模轉換電路，該第一乘法數模轉換電路的輸出信號接入所述 第二級流水線。
5. 如權利要求4所述的14位高速流水線型模數轉換器，其特徵在於，所述第二級流水 線的輸出信號的擺幅等於所述第二級流水線的輸入信號的擺幅； 所述第三級流水線的輸出信號的擺幅等於所述第三級流水線的輸入信號的擺幅； 所述第四級流水線的輸出信號的擺幅等於所述第四級流水線的輸入信號的擺幅； 所述第五級流水線的輸出信號的擺幅等於所述第五級流水線的輸入信號的擺幅。
6. 如權利要求5所述的14位高速流水線型模數轉換器，其特徵在於，第一快閃模數轉 換電路是3. 5位。
7. 如權利要求6所述的14位高速流水線型模數轉換器，其特徵在於， 第二級流水線包括第二快閃模數轉換電路和第二乘法數模轉換電路；第一快閃模數轉 換電路輸出的信號輸入所述第二快閃模數轉換電路，該第二快閃模數轉換電路的輸出信號 和所述第一乘法數模轉換電路的輸出信號接入該第二乘法數模轉換電路，該第二乘法數模 轉換電路的輸出信號接入所述第三級流水線； 第三級流水線包括第三快閃模數轉換電路和第三乘法數模轉換電路；第二快閃模數轉 換電路輸出的信號輸入所述第三快閃模數轉換電路，該第三快閃模數轉換電路的輸出信號 和所述第二乘法數模轉換電路的輸出信號接入該第三乘法數模轉換電路，該第三乘法數模 轉換電路MDAC3的輸出信號接入所述第四級流水線； 第四級流水線包括第四快閃模數轉換電路和第四乘法數模轉換電路；第三快閃模數轉 換電路輸出的信號輸入所述第四快閃模數轉換電路，該第四快閃模數轉換電路的輸出信號 和所述第三乘法數模轉換電路的輸出信號接入該第四乘法數模轉換電路，該第四乘法數模 轉換電路的輸出信號接入所述第五級流水線； 第五級流水線包括第五快閃模數轉換電路和第五乘法數模轉換電路；第四快閃模數轉 換電路輸出的信號輸入所述第五快閃模數轉換電路，該第五快閃模數轉換電路的輸出信號 和所述第四乘法數模轉換電路的輸出信號接入該第五乘法數模轉換電路，該第五乘法數模 轉換電路的輸出信號接入所述第六級流水線。
8. 如權利要求7所述的14位高速流水線型模數轉換器，其特徵在於，第二快閃模數 轉換電路、第三快閃模數轉換電路、第四快閃模數轉換電路和第五快閃模數轉換電路是2. 5 位。
9. 如權利要求8所述的14位高速流水線型模數轉換器，其特徵在於，第六級流水線包 括快閃模數轉換電路；該快閃模數轉換電路的輸入端接入所述第五級流水線的輸出信號。
10. 如權利要求9所述的14位高速流水線型模數轉換器，其特徵在於，所述快閃模數轉 換電路為3位。
【文檔編號】H03M1/06GK104113335SQ201410029850
【公開日】2014年10月22日 申請日期:2014年1月22日 優先權日:2014年1月22日
【發明者】陳新樂, 劉馬良, 朱樟明, 楊銀堂, 甘萍 申請人:西安電子科技大學