資料回復系統及其方法

2023-09-18 20:37:25 2

專利名稱：資料回復系統及其方法
技術領域：
本發明是關於一種資料回復系統及其方法，尤指一種在序列傳輸中資料回復的系統及方法。
背景技術：
於高速序列傳輸中，在對序列資料(serial data)進行取樣時會產生時脈歪斜(clock skew)的問題，其主要原因在於用來決定取樣時間的相位(phase)的恢復時脈(recovered clock)與被取樣的序列資料不同相位，一種直接的解決方法即對被取樣的序列資料進行過取樣(Over Sampling)，由提高取樣頻率來避免可能產生的時脈歪斜。在美國專利第5,905,769號案即提出一種基於過取樣以解決對序列資料進行取樣時所產生的時脈歪斜的問題，其以運用上一資料窗的相位訊號，來對此次取樣資料窗的資料進行修正，然而此種運用上一資料窗的相位訊號來對此次取樣資料窗的資料進行修正時，會有無法及時修正的問題，尤其是當時脈歪斜造成的相位變化僅出現在此次取樣資料窗時，依據上一資料窗的相位訊號來對此次取樣資料窗的資料位進行修正，不僅無法及時修正，同時亦容易導致錯誤的結果，故公知用以解決時脈歪斜的技術實有予以改進的必要。

發明內容
本發明的主要目的在於提供一種資料回復系統及其方法，可即時解決時脈歪斜的問題。
本發明的另一目的在於序列傳輸中，可即時修正時脈歪斜的問題。
為達到上述目的，本發明的資料回復系統主要包括一過取樣電路，其以n倍頻率對一輸入訊號進行過取樣；一相位偵測電路，其接收該過取樣電路所取樣的過取樣訊號，配合上次最後一筆過取樣訊號以進行相位偵測；以及一資料選取電路，接收該相位偵測電路所測得的相位訊號，將該過取樣訊號分成n組並選取一組m位元資料作輸出。
所述的系統，還包含一資料重疊/略過偵測電路，接收該相位偵測電路所輸出的相位訊號，配合上次的相位訊號，決定是否有資料重疊或是資料略過的情形並輸出一相關的狀態訊號；以及一資料更正電路，由資料選取電路所輸出的m位元資料和上次最後一筆過取樣訊號中，依據資料重疊/略過偵測電路輸出的狀態訊號以選取m+1或m或m-1位元資料來進行資料更正，輸出一m位元正確資料。
所述的系統中，該相位偵測電路包括一變遷偵測器，用以偵測該取樣的過取樣訊號與上次最後一筆過取樣訊號的複數個變遷；以及一計數單位，將該等變遷分為n組，選擇具有最多變遷的一組，而輸出對應的相位訊號。
所述的系統中，該資料重疊/略過偵測電路輸出重疊、略過及正常狀態訊號以分別代表有資料重疊、有資料略過及無資料重疊與略過的情形。
所述的系統中，該資料更正電路內含一先進先出緩衝單位，並依據該狀態訊號以選取m+1或m或m-1位元資料輸入至該先進先出緩衝單位，而該先進先出緩衝單位輸出該m位元正確資料。
所述的系統中，當該狀態訊號為一重疊狀態訊號時，該先進先出緩衝單位接受該m-1位元資料。
所述的系統中，當該狀態訊號為一略過狀態訊號時，該先進先出緩衝單位接受該m+1位元資料。
所述的系統中，當該狀態訊號為一正常狀態訊號時，該先進先出緩衝單位接受該m位元資料。
本發明的資料回複方法，包含以下步驟(A)過取樣步驟，以n倍頻率對所接收的一資料訊號進行過取樣，並產生一連串過取樣訊號；(B)萃取步驟，將該一連串過取樣訊號，取出一nk+1位元過取樣訊號；
(C)變遷偵測步驟，用以偵測該nk+1位元過取樣訊號的nk個變遷，將該等變遷訊號分為n組並輸出該n組變遷訊號；(D)選擇步驟，選擇具有最多變遷的一組，輸出一相位訊號；以及(E)資料選取步驟，將該一連串過取樣訊號分成n組輸出資料，並依據該相位訊號，選取並輸出其中一組m位元輸出資料。
所述的方法還包含(F)重疊/略過偵測步驟，接收該相位訊號，配合上次的相位訊號，輸出一狀態訊號；以及(G)資料更正步驟，由該組m位元輸出資料和該上筆一連串過取樣訊號的最後一筆過取樣訊號中，依據該狀態訊號以選取m+1或m或m-1位元資料來進行資料更正，以輸出一m位元正確資料。


為使進一步了解本發明的結構、特徵及其目的，以附圖及較佳具體實施例作詳細說明如後圖1為本發明的方塊圖。
圖2為本發明的過取樣電路的取樣時序圖。
圖3為本發明的相位偵測電路的電路圖。
圖4為本發明的最佳資料選擇點的示意圖。
圖5為本發明的資科選取電路的電路圖。
圖6為本發明所產生資料重疊的示意圖。
圖7為本發明所產生資料略過的示意圖。
圖8為本發明資料重疊/略過偵測電路的虛擬碼。
圖9為本發明資料更正電路的虛擬碼。
圖10為本發明的資料回複方法的一流程圖。
具體實施例方式
有關本發明的資料回復系統的一較佳實施例，請參照圖1所示的方塊圖，其包含一過取樣電路(Over Sampler)10、一相位偵測電路(Phase DetectCircuit)20、一資料選取電路(Data Picking Circuit)30、一資料重疊/略過偵測電路(Dara Overlap/Skip Detect Circuit)40、以及一資料更正電路(DataCorrection Circuit)50。其中，該過取樣電路10將輸入訊號做多倍頻的取樣，並以複數個輸入訊號為一單位，輸出其過取樣訊號，於本實施例中，是以將輸入訊號做三倍頻取樣並以10位元輸入訊為一單位，為例說明，且在過取樣訊號累積到30筆後，故得到30筆的過取樣訊號，一次同時輸出至相位偵測電路20及資料選取電路30。
相位偵測電路20接收30筆過取樣訊號後，配合內部所保留的上次最後一筆過取樣訊號以進行相位偵測，並將得到的相位送到資料選取電路30和資料重疊/略過偵測電路40，資料選取電路30依相位偵測電路20所測得的相位，將該30筆過取樣訊號分成三組並選取一組最合宜的10位元資料以輸出到資料更正電路50中，資料重疊/略過偵測電路40接收相位偵測電路20所輸出的相位，配合上次的相位，決定是否有資料重疊或是資料略過的情形，並將判斷後的結果送至資料更正電路50，資料更正電路50依據有無資料重疊或是資料略過的情形，決定由資料選取電路30所輸出的10位元資料和上次最後一筆的過取樣訊號共11位元的資料中，選取11或10或9位元資料來進行資料更正，以輸出一10位元的正確資料。
在圖2所顯示的時序圖中，過取樣電路10是規律地將輸入訊號以三倍頻的取樣頻率進行取樣，以得到30筆的過取樣訊號S[29:0]，其中S29是最先被取樣而S0是最後被取樣，S0′是上筆一10位元輸入訊號的最後一筆被取樣的過取樣訊號，而S29」是下筆一10位元輸入訊號的第一筆被取樣的過取樣訊號，而過取樣電路10是在過取樣訊號累積到30筆後，一次同時將其輸出至相位偵測電路20及資料選取電路30。
圖3顯示前述相位偵測電路20的電路結構，主要是由一變遷偵測器(Transition Dectector)21及一計數單位(Tally)22所組成，變化偵測器21包含30個XOR閘，由此等XOR閘，輸入的30筆過取樣訊號S[29:0]及前次的最後一個過取樣訊號S0』的兩兩相鄰者互相作互斥或運算以偵測出變遷(Transition)，而S[29:0]及S0』共31筆資料可測出30筆變遷，分別編號為PA[9:0]、PB[9:0]、以及PC[9:0]，其中，Pan＝S3n+2，①S3n，PBn＝S3n+1，①S3n+2，PCn＝S3n，①S3n+1，當中n＝0-9，即當PCn為1時，表示S3n和S3n+1之間有變遷，當PBn為「1」時，表示S3n+1和S3n+2(或S3n-1)之間有變遷，當PAn為「1」時，表示S3n+2(或S3n-1)和S3n之間有變遷。
計數單位22的功能為選擇具有最多變遷的一組，而輸出對應的相位訊號。其一實施例為具有一最大值選擇器225及三組加法器221、222及223，其將30筆變遷分為PA[9:0]、PB[9:0]、以及PC[9:0]三組個別相加，即加法器221對PA9-PA0進行加法運算而得到SumA訊號，加法器222對PB9-PB 0進行加法運算而得到SumB訊號，加法器223對PC9-PC0進行加法運算而得到SumC訊號，用以判別資料由0變為1及由1變為0發生的時機，SumA訊號值即為S3n+2(或S3n-1)和S3n之間有變遷次數總和，SumB訊號值即為S3n+1和S3n+2(或S3n-1)之間有變遷次數總和，SumC訊號值即為S3n和S3n+1之間有變遷次數總和，最大值選擇器225從前述的三個加法器221、222及223的輸出值中選出一與最大值相關的相位訊號，例如，當SumA訊號值為最大時，輸出的相位訊號為相位A(Phase A)，當SumB訊號值為最大時，輸出的相位訊號為相位B(Phase B)，當SumC訊號值為最大時，輸出的相位訊號為相位C(Phase C)。
比較SumA、SumB、以及SumC訊號值，如果SumA訊號值最大，即該相位訊號為相位A(Phase A)時，則表示資料在S3n+2(或S3n-1)和S3n之間變遷次數最多，如圖4中A處所顯示，為了能選擇一穩定且正確的資料，選擇點應離變遷越遠越好，因此應該選擇S3n+2當作正確的資料，即圖4中B處為最佳資料選擇點；同樣地，如果SumB訊號值最大，即該相位訊號為相位B(Phase B)時，則表示資料在S3n+1和S3n+2(或S3n-1)之間變遷次數最多，因此應該選擇S3n當作正確的資料；如果SumC訊號值最大，即該相位訊號為相位C(Phase C)時，則表示資料在為S3n和S3n+1之間變遷次數最多，因此應該選擇S3n+2當作正確的資料。
該最大值選擇器225的一實施例為包含三個比較器，該等比較器分別比較SumA、SumB以及SumC三者中任兩者的大小關係，即獲得(SumA，SumB)、(SumB，SumC)以及(SumC，SumA)的大小關係，即得知SumA、SumB以及SumC之中何者最大。
圖5顯示該資料選取電路30的結構，其將該30筆過取樣訊號分成S3n+2＝{S29，S26…，S2}、S3n+1＝{S28，S25…，S1}、以及S3n＝{S27，S24…，S0}等三組訊號，依相位偵測電路20所輸出的相位訊號，將該三組訊號選取一組最合宜的訊號作為資料dat[9:0]輸出，若相位偵測電路20所輸出的相位訊號為Phase A時，資料dat[9:0]為S3n+1＝{S28，S25…，S1}，亦dat9＝S28、dat8＝S25、…dat0＝S1；若相位偵測電路20所輸出的相位訊號為Phase B時，資料dat[9:0]則為S3n＝{S27，S24…，S0}；若相位偵測電路20所輸出的相位訊號為Phase C時，資料dat[9:0]則為S3n+2＝{S29，S26…，S2}。
雖然本發明的過取樣電路10將輸入訊號永遠以三倍頻的頻率取樣規律地進行取樣，然而經由傳輸通道或纜線的輸入訊號會有遲延或超前的現象，此種現象會產生資料重疊或是資料略過的問題，為了方便說明資料重疊或是資料略過的問題，假設輸入訊號是以3位元為一單位，並將3位元資料定義為一資料窗(Data Window，DW)，圖6是用來說明資料重疊所產生的問題，在第1資料窗中，相位訊號為Phase A，故S3n+2(或S3n-1)和S3n之間變遷次數最多，如圖6中A處所顯示，因本實施例是以固定3倍頻取樣，故最佳資料選擇點應為離A處的平均距離最遠的取樣點，亦即在圖6的B處；在第2資料窗中，相位訊號為Phase B，故S3n+1和S3n+2(或S3n-1)之間變遷次數最多，如圖6中C處所顯示，而最佳資料選擇點為圖6的D處；在第3資料窗中，相位訊號為Phase C，故S3n和S3n+1之間變遷次數最多，如圖6中E處所顯示，其最佳資料選擇點如圖6中F處所示，在圖6中T1、T2的過取樣訊號，根據前述的相位偵測電路20及資料選取電路30，其均會被當成正確的資料而輸出，然而該T1、T2的過取樣訊號是相對於資料DATA-OL，故資料DATA-OL會被輸出兩次，而產生資料重疊的問題。
同樣地，在圖7是來說明資料略過所產生的問題，在第1資料窗中，相位訊號為Phase A，故S3n+2(或S3n-1)和S3n之間變遷次數最多，如圖7中A處所顯示，而最佳資料選擇點為離A處的平均距離最遠的取樣點，亦即在圖7的B處；在第2資料窗中，相位訊號為Phase C，故S3n和S3n+1之間變遷次數最多，如圖7的G處所顯示，而最佳資料選擇點為在圖7的H處；在第3資料窗中，相位訊號為Phase B，故S3n+1和S3n+2(或S3n-1)之間變遷次數最多，如圖7中I處所顯示，其最佳資料選擇點為圖7的J處，在圖7中的資料DATA-SK的過取樣訊號會在T3、T4被取樣，但根據前述的相位偵測電路20及資料選取電路30，其不會被輸出，故資料DATA-SK會被忽略掉，而產生資料略過的問題。
為了解決前述的資料重疊/略過的問題，資料重疊/略過偵測電路40接收相位偵測電路20所輸出的相位訊號，配合上一個資料窗中的相位訊號，判斷資料選取電路30選取資料時是否有資料重疊、資料略過、或是二者皆沒發生的情形，並將判斷後的狀態訊號(Status)輸出至資料更正電路50，若本次資料窗中的相位訊號為相位B(Phase B)，而上一個資料窗中的相位訊號為相位C(Phase C)，則為圖6的情況，亦即有資料重疊的問題，此時狀態訊號(Status)為Overlap，若本次資料窗中的相位訊號為相位C(Phase C)而上一個資料窗中的相位訊號為相位B(Phase B)，則為圖7的情況，亦即有資料略過的問題，此時狀態(Status)為Skip，若非為上述兩種情形，狀態(Status)則為Normal。資料重疊/略過偵測電路40可由圖8的虛擬碼(Pseudo Code)經由例如Verilog或VHDL的硬體描述語言(Hardware Description Language，HDL)所實現。
資料更正電路50依據資料重疊/略過偵測電路40輸的狀態(Status)，以決定由資料選取電路30所輸出的10位元資料和上次最後一筆過取樣訊號S0』中，選取11或10或9位元來進行資料更正，最後該資料更正電路50恆輸出10位元的正確資料，其中，當狀態為Overlap時，如圖6所示，資料更正電路50保留上一個資料窗中解出的資料，而因為dat9已經在前一筆資料出現，故此次資料窗中解出的資料只使用9個資料dat[8:0]，依先後順序輸入一先進先出單位(First In First Out，FIFO)中；當狀態為Skip時，如圖7所示，資料更正電路50保留上一個資料窗中解出的資料，而這次資料窗中解出的資料使用10個資料dat[9:0]，再加上前一資料窗中最後一筆的過取樣訊號S0』，並將兩組資料共11筆資料依先後順序輸入一先進先出單位中；當狀態為Normal時，則將資料更正電路50保留上一個資料窗中解出的資料，而此次資料窗中解出的資料使用10個資料dat[9:0]，依先後順序輸入一先進先出裝置中；最後該先進先出裝置依序輸出10位元正確資料data[9:0]。
該資料更正電路50可由圖9的虛擬碼(Pseudo Code)經由例如Verilog或VHDL的硬體描述語言所實現。
圖10為進一步顯示本發明的資料回複方法的流程圖，首先，於步驟S30 1輸入一輸入序列訊號；於步驟S302中(過取樣步驟)，規律地將輸入序列訊號以三倍頻的取樣頻率進行取樣，以得到30筆的過取樣訊號S[29:0)；於步驟S303中(萃取步驟)，將該一連串過取樣訊號，取出一30+1位元過取樣訊號，該30+1位元過取樣訊號是過取樣訊號S[29:0]及前次最後一個過取樣訊號S0』。
於步驟S304中(變遷偵測步驟)，用以偵測該30+1位元過取樣訊號的30個變遷，過取樣訊號S[29:0]及前次最後一個過取樣訊號S0』的兩兩相鄰者互相作互斥或運算以偵測出變遷，並輸出一30個變遷訊號並將該等變遷訊號分為3組PA[9:0)、PB[9:0)以及PC[9:0)變遷訊號，其中，PAn＝S3n+2，①S3n，PBn＝S3n+1，①S3n+2，PCn＝S3n，①S3n+1，當中n＝0-9，即當PCn為「1」時，表示S3n和S3n+1之間有變遷，當PBn為「1」時，表示S3n+1和S3n+2(或S3n-1)之間有變遷，當PAn為「1」時，表示S3n+2(或S3n-1)和S3n之間有變遷。
於步驟S305中(選擇步驟)，由該等3組變遷訊號PA[9:0]、PB[9:0)以及PC[9:0]中，選擇具有最多變遷的一組，輸出一相關的相位訊號，亦即對PA9-PA0進行加法運算而得到SumA訊號，對PB9-PB0進行加法運算而得到SumB訊號，對PC9-PC0進行加法運算而得到SumC訊號，從前述的三個加法運算的結果SumA、SumB以及SumC中選出一最大值以及與該最大值相關的相位訊號，例如，當SumA訊號值為最大時，輸出的相位訊號為相位A(Phase A)，當SumB訊號值為最大時，輸出的相位訊號為相位B(Phase B)，當SumC訊號值為最大時，輸出的相位訊號為相位C(Phase C)。
於步驟S306中(資料選取步驟)，將該30筆過取樣訊號分成3組輸出資料S3n+2＝{S29，S26…，S2}、S3n+2＝{S28，S25…，S1}、以及S3n＝{S27，S24…，S0}等三組訊號，並依據於步驟S305中輸出的該相位訊號，將該三組訊號選取一組最合宜的訊號作為10位元資料dat[9:0]輸出，若步驟S305中輸出的該相位訊號為Phase A時，資料dat[9:0]為S3n＝{S28，S25…，S1}，亦dat9＝S28、datS＝S25、…dat0＝S1；若相位偵測電路20所輸出的相位訊號為Phase B時，資料dat[9:0]則為S3n＝{S27，S24…，S0}；若相位偵測電路20所輸出的相位訊號為Phase C時，資料dat[9:0]則為S3n+2＝{S29，S26，…，S2}。
於步驟S307中(重疊/略過偵測步驟)，接收步驟S305中輸出的該相位訊號，配合上一個資料窗中的相位訊號，若本次資料窗中的相位訊號為相位B(Phase B)，而上一個資料窗中的相位訊號為相位C(Phase C)，即有資料重疊的問題，此時狀態訊號(Status)為Overlap，若本次資料窗中的相位訊號為相位C(Phase C)而上一個資料窗中的相位訊號為相位B(PhaseB)，即有資料略過的問題，此時狀態(Status)為Skip，若非為上述兩種情形，狀態訊號(Status)則為Normal。
於步驟S308中(資料更正步驟)，由該組10位元輸出資料和該上筆一連串過取樣訊號的最後一筆過取樣訊號中，依據步驟S307中輸出的該狀態訊號以選取10+1或10或10-1位元資料來進行資料更正，以輸出一10位元正確資料data[9:0]。
由以上說明可知，本發明可解決時脈歪斜的問題。
應注意的是，上述實施例只是為了便於說明而已，本發明所主張的權利範圍非僅限於上述實施例，而凡與本發明有關的技術構想，均屬於本發明的範疇。
權利要求
1.一種資料回復系統，主要包括一過取樣電路，其以n倍頻率對一輸入訊號進行過取樣；一相位偵測電路，其接收該過取樣電路所取樣的過取樣訊號，配合上次最後一筆過取樣訊號以進行相位偵測；以及一資料選取電路，接收該相位偵測電路所測得的相位訊號，將該過取樣訊號分成n組並選取一組m位元資料作輸出。
2.如權利要求1所述的系統，其特徵在於，還包含一資料重疊/略過偵測電路，接收該相位偵測電路所輸出的相位訊號，配合上次的相位訊號，決定是否有資料重疊或是資料略過的情形並輸出一相關的狀態訊號；以及一資料更正電路，由資料選取電路所輸出的m位元資料和上次最後一筆過取樣訊號中，依據資料重疊/略過偵測電路輸出的狀態訊號以選取m+1或m或m-1位元資料來進行資料更正，輸出一m位元正確資料。
3.如權利要求1或2所述的系統，其特徵在於，該相位偵測電路包括一變遷偵測器，用以偵測該取樣的過取樣訊號與上次最後一筆過取樣訊號的複數個變遷；以及一計數單位，將該等變遷分為n組，選擇具有最多變遷的一組，而輸出對應的相位訊號。
4.如權利要求2所述的系統，其特徵在於，該資料重疊/略過偵測電路輸出重疊、略過及正常狀態訊號以分別代表有資料重疊、有資料略過及無資料重疊與略過的情形。
5.如權利要求2所述的系統，其特徵在於，該資料更正電路內含一先進先出緩衝單位，並依據該狀態訊號以選取m+1或m或m-1位元資料輸入至該先進先出緩衝單位，而該先進先出緩衝單位輸出該m位元正確資料。
6.如權利要求5所述的系統，其特徵在於，當該狀態訊號為一重疊狀態訊號時，該先進先出緩衝單位接受該m-1位元資料。
7.如權利要求5所述的系統，其特徵在於，當該狀態訊號為一略過狀態訊號時，該先進先出緩衝單位接受該m+1位元資料。
8.如權利要求5所述的系統，其特徵在於，當該狀態訊號為一正常狀態訊號時，該先進先出緩衝單位接受該m位元資料。
9.一種資料回複方法，該方法包含以下步驟(A)過取樣步驟，以n倍頻率對所接收的一資料訊號進行過取樣，並產生一連串過取樣訊號；(B)萃取步驟，將該一連串過取樣訊號，取出一nk+1位元過取樣訊號；(C)變遷偵測步驟，用以偵測該nk+1位元過取樣訊號的nk個變遷，將該等變遷訊號分為n組並輸出該n組變遷訊號；(D)選擇步驟，選擇具有最多變遷的一組，輸出一相位訊號；以及(E)資料選取步驟，將該一連串過取樣訊號分成n組輸出資料，並依據該相位訊號，選取並輸出其中一組m位元輸出資料。
10.如權利要求9所述的方法，其特徵在於，還包含(F)重疊/略過偵測步驟，接收該相位訊號，配合上次的相位訊號，輸出一狀態訊號；以及(G)資料更正步驟，由該組m位元輸出資料和該上筆一連串過取樣訊號的最後一筆過取樣訊號中，依據該狀態訊號以選取m+1或m或m-1位元資料來進行資料更正，以輸出一m位元正確資料。
全文摘要
一種資料回復系統及其方法，其包含一過取樣電路、一相位偵測電路、一資料選取電路、一資料重疊/略過偵測電路、以及一資料更正電路，該過取樣電路以n倍頻率對輸入訊號進行過取樣；該相位偵測電路接收該過取樣電路所取樣的過取樣訊號，配合上次最後一筆過取樣訊號以進行相位偵測；該資料選取電路接收該相位偵測電路所測得的相位訊號，以將該過取樣訊號分成n組並選取一組m位元資料作輸出；該資料重疊/略過偵測電路根據該相位訊號與上次相位訊號的關係，以決定是否有資料重疊/略過的情形；該資料更正電路在有資料童疊/略過時，將資料予以更正。
文檔編號H03D3/02GK1481072SQ0214155
公開日2004年3月10日 申請日期2002年9月2日 優先權日2002年9月2日
發明者呂昭信, 張義樹, 童旭榮, 謝光熙 申請人:瑞昱半導體股份有限公司