一種高密度相變存儲器電路結構及其製備方法
2023-09-10 12:52:05
專利名稱：一種高密度相變存儲器電路結構及其製備方法
技術領域：
本發明屬於微納米電子技術領域，涉及一種信息存儲器，特別是涉及一種高密度相變存儲器電路結構及其製備方法。
背景技術：
相變存儲單元是基於20世紀60年代末70年代初提出的相變薄膜可以應用於相變存儲介質的構想建立起來的，是一種價格便宜、性能穩定的存儲器件。相變存儲單元可以做在娃晶片或SOI襯底上，其關鍵材料是可記錄的相變薄I旲、加熱電極材料、絕熱材料和引出電極材，其研究熱點也就圍繞器件工藝展開。器件的物理機制研究包括如何減小器件料等。相變存儲單元的基本原理是用電脈衝信號作用於器件單元上，使相變材料在非晶態與多晶態之間發生可逆相變，通過分辨非晶態時的高阻與多晶態時的低阻實現信息的寫入、擦除和讀出操作。相變存儲器由於具有高速讀取、高可擦寫次數、非易失性、元件尺寸小、功耗低、抗強震動和抗輻射等優點，被國際半導體工業協會認為最有可能取代目前的快閃記憶體存儲器而成為未來存儲器主流產品和最先成為商用產品的器件。相變存儲器的讀、寫、擦操作就是在器件單元上施加不同寬度和高度的電壓或電流脈衝信號擦操作(RESET)，當加一個短且強的脈衝信號使器件單元中的相變材料溫度升高到熔化溫度以上後，再經過快速冷卻從而實現相變材料多晶態到非晶態的轉換，即「I」態到「O」態的轉換；寫操作(SET)，當施加一個長且中等強度的脈衝信號使相變材料溫度升到熔化溫度之下、結晶溫度之上後，並保持一段時間促使晶核生長，從而實現非晶態到多晶態的轉換，即「O」態到「I」態的轉換；讀操作，當加一個對相變材料的狀態不會產生影響的很弱的脈衝信號後，通過測量器件單元的電阻值來讀取它的狀態。相變存儲器現在通常的存儲結構為11R(即I個電晶體和I個相變電阻(phasechangeresistor，PCR)構成I個存儲單元，如圖I)，IDlR和IBlR三種結構。ITlR結構由於工藝簡單、與CMOS工藝完全兼容以及不需要增加額外的光罩成為首選結構。但是，相變存儲器具有很多優點，其缺點就是操作電流較大，從而導致了 ITlR結構中單元選通管的面積大而影響存儲器的密度和成本。由於相變存儲電阻是個納米尺寸的器件，所以密度是受制於選通管的大小，在不改變選通管尺寸的前提下，我們改變存儲單元結構及其版圖結構，可以提高相變存儲器的密度。
發明內容
鑑於以上所述現有技術的缺點，本發明的目的在於提供一種高密度相變存儲器電路結構，在不改變選通管尺寸的前提下，通過改變相變存儲單元及其版圖結構，提高相變存儲器的密度。為實現上述目的及其他相關目的，本發明提供一種高密度相變存儲器電路結構，所述相變存儲器結構包括選通管及η個相變電阻，所述選通管的源端接地，柵端接字線WL ；所述η個相變電阻並列排布，各該相變電阻的一端共同連接在所述選通管的漏端，各該相變電阻的另一端分別連接各自的位線，其中η為整數，η > 2。
優選地，η的取值為4 6。優選地，所述選通管是MOS管、二極體或三極體。本發明還涉及一種高密度相變存儲器器件結構製備方法，該方法包括以下步驟I)提供一半導體襯底，在所述半導體襯底上形成外延層；2)在所述外延層上按照常規工藝形成STI結構、有源區以及柵區域和在該柵區域周圍的隔離結構；3)形成設有接觸孔的第一絕緣層；4)填充鎢塞到所述接觸孔；5)沉積相變薄膜材料；6)刻蝕所述相變薄膜材料形成η個相變電阻，其中η為整數，η彡2 ;7)製備金屬層並刻蝕成位線；8)製備其餘金屬層互聯。本發明還包括一種高密度相變存儲器器件結構，該相變存儲器器件結構包括η個相變電阻以及半導體襯底；位於該半導體襯底上的外延層；位於該外延層上的有源區以及用於隔離所述有源區的STI結構；位於所述有源區上的柵區域和在該柵區域周圍的隔離結構；位於有源區、柵區域以及STI結構上的絕緣層；設置於絕緣層內的接觸孔；位於絕緣層上的若干金屬層；所述接觸孔內填充有金屬用於連接所述金屬層和有源區；所述相變電阻位於第一金屬層和有源區之間，通過底電極與選通管的源區相連。本發明還涉及一種高密度相變存儲器器件結構，該相變存儲器器件結構包括η個相變電阻以及半導體襯底；位於該半導體襯底上的外延層；位於該外延層上的有源區以及用於隔離所述有源區的STI結構；位於所述有源區上的柵區域和在該柵區域周圍的隔離結構；位於有源區、柵區域以及STI結構上的絕緣層；設置於絕緣層內的接觸孔；位於絕緣層上的若干金屬層；所述接觸孔內填充有金屬用於連接所述金屬層和有源區；所述相變電阻位於任意的兩層相鄰的金屬層之間，通過低一層的金屬層與選通管的源區相連。如上所述，本發明的一種高密度相變存儲器結構，具有以下有益效果在不改變選通管尺寸的前提下，通過將多個相變存儲器與一個選通管相串聯，可以提高相變存儲器的密度，獲得高密度相變存儲器。
圖I顯示為IlR結構相變存儲單元示意圖。圖2顯示為ITnR結構相變存儲單元示意圖。圖3顯示為1T4R結構相變存儲單元示意圖。
圖4顯示為相變電阻置於金屬層a和有源區之間的1T4R結構相變存儲單元結構示意圖。圖5a_5b顯示為相變電阻置於金屬層a和金屬層b之間的1T4R結構相變存儲單元結構示意圖。圖6顯不為相變電阻置於金屬層a和金屬層b之間的1T5R結構相變存儲單兀結構示意圖。圖7a_7b顯不為相變電阻置於金屬層m_l和金屬層m之間的1T6R結構相變存儲單元結構示意圖。元件標號說明I有源區2柵3接觸孔4第一金屬層6通孔7第二金屬層8金屬層 m-19頂層通孔10頂層金屬層mBL、BLk, BLO BLn-I 位線R、Rk、RO Rn-I相變電阻WL字線T電晶體
具體實施例方式以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。如圖I所示的為ITlR結構相變存儲單元示意圖，I個電晶體T和I個相變電阻R相串聯。電晶體T的源端接地，柵端接字線WL，漏端接相變電阻R的一端，相變電阻R的另一端接位線BL。這是通常使用的基本結構。請參閱圖2至圖4。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
如圖2所示，本發明採用ITnR結構相變存儲單元，η大於I且為整數I個電晶體T和η個相變電阻R0，……，Rn-I構成相變存儲基本單元，η個相變電阻R0，……，Rn-I的一端都與電晶體T的漏端相連，η個相變電阻R0，……，Rn-I的另一端各自接位線BL0，BLl,……BLn-Ι。電晶體T的柵端接字線WL。η的個數取決於電晶體T的尺寸及版圖布局。對於ITlR結構而言，η個相變電阻R0，……，Rn-l所佔的面積為η個電晶體T所佔的面積，而對於ITnR而言，η個相變電阻R0，……，Rn-I所佔面積為I個電晶體T所佔的面積。在對相變存儲單元進行選擇時，I個電晶體T連接的η個相變電阻R0，……，Rn-I不能同時進行選取，每次只能對其中的I個相變電阻進行選擇。當要選擇其中一個相變電阻時，字線WL導通，η個相變電阻R0，……，Rn-l中有且只有一個連接的位線BL導通，此電晶體T上連接的其餘相變電阻處於懸浮狀態。不選通時，字線WL處於關斷狀態，位線BL處於懸浮狀態。表I是ITnR結構相變存儲單元狀態表。BLk是η個相變電阻R0，……，Rn_l中的任意一個的位線。當對此單元中的任意一個相變電阻Rk進行選擇時，這個單元連接的 電晶體T導通，即WL導通，Rk上連接的位線BLk導通，其餘相變電阻連接的位線都懸浮，實現了對Rk的選擇。有且只有I個相變電阻的位線導通。當對這個相變存儲單元不進行選擇時，WL關閉，η個相變電阻R0，……，Rn-I的位線處於懸浮狀態。表I
^WLBLOBLk............BLn-I
狀態^^_____
選擇導通懸浮導通懸浮懸浮
不選擇關閉懸浮懸浮懸浮懸浮圖3是取η為4構成的1T4R結構相變存儲單元示意圖。在圖3的實施例中，I個電晶體T和4個相變電阻R0，Rl, R2和R3構成相變存儲單元，4個相變電阻R0，Rl, R2和R3的一端連接在電晶體T的漏端，另一端各自連接位線BLO，BLl，BL2, BL3,電晶體T的源端接地，柵端接字線WL。圖4是相變電阻置於頂層電極金屬層a和有源區之間的存儲單元結構示意圖。圖4中，電晶體T的源端連接至地，電晶體T漏端連接了 4個相變電阻R0，R1，R2和R3，這4個相變電阻R0，Rl，R2和R3通過底電極與電晶體T漏端的有源區相連。這裡是以4個為例子來說明，並不一定是放置4個相變電阻，要根據有源區的面積大小和相變電阻所佔的面積來決定。下述版圖示意圖中的相變電阻的個數也是如此。實施例I圖5a是相變電阻單元5置於頂層電極金屬層a和低一層金屬層b之間的存儲單元版圖結構示意圖。圖5b為圖5a的剖面圖。圖5a中電晶體T的源端連接至地，電晶體T漏端連接了 4個相變電阻R0，Rl，R2和R3，這4個相變電阻R0，Rl，R2和R3通過頂層電極金屬層a與電晶體T漏端的有源區相連。該存儲單元器件的製備過程如下I)提供一半導體襯底，在所述半導體襯底上形成外延層；
2)在所述外延層上按照常規工藝形成STI結構、有源區I以及柵區域2和在該柵區域周圍的隔離結構；3)形成設有接觸孔3的絕緣層；4)填充鎢塞到所述接觸孔3 ；5)沉積相變薄膜材料；6)刻蝕所述相變薄膜材料形成η個相變電阻5，本實施例中η為4個；7)製備第一金屬層4並刻蝕成位線；8)完成其餘的互聯線。
本實施例中，所述相變電阻5位於第一金屬層4和有源區I之間，通過底電極與選通管的源區相連。實施例2 圖6是相變電阻5置於頂層電極金屬層4和金屬層6之間的存儲單元結構示意圖。圖6中電晶體T的源端連接至地，電晶體T漏端連接了 5個相變電阻R0，Rl，R2，R3和R4，這5個相變電阻R0，Rl, R2，R3和R4通過頂層電極金屬層4與電晶體T漏端的有源區I相連。相變電R0, Rl, R2, R3和R4置於頂層電極金屬層4和金屬層6之間。由於金屬層4和金屬6之間有更多的空間，而且相變電阻R0，R1，R2，R3和R4的底電極不再固定在電晶體T的有源區I正上方，可以通過金屬層4與有源區I相連，所以把相變電阻R0，Rl, R2，R3和R4置於金屬層4和金屬層6之間的個數要多於相變電阻5置於金屬層4下面的個數.其製備工藝和實施例I類似，柵區域2位於有源區I之上，接觸孔3填充金屬後連同金屬層4和有源區I。實施例3圖7a是相變電阻置於多周期上電極金屬層m-Ι和金屬層m之間的存儲單元版圖結構示意圖。對於相變存儲器而言，多周期的上電極的周期數一般是3至8層。金屬層m為頂層電極金屬層。圖7a中電晶體T的源端連接至地，電晶體T漏端連接了 6個相變電阻R0, Rl, R2，R3，R4和R5，這6個相變電阻R0, Rl, R2，R3，R4和R5通過金屬層m-Ι及其金屬層m-Ι以下的金屬與電晶體T漏端的有源區相連。相變電阻R置於金屬層m和金屬層m-1之間。由於至金屬層m-Ι時,很多布線都已完成,金屬m和金屬m-Ι之間有更多的空間，而且相變電阻R0，Rl，R2，R3，R4和R5的底電極不再固定在電晶體T的有源區正上方，可以通過金屬m-Ι及金屬m-Ι以下的金屬層與有源區相連，所以把相變電阻R置於金屬m和金屬m-Ι之間的個數要多於相變電阻R置於金屬I下面的個數。請參閱圖7b所示，一種高密度相變存儲器器件結構，該相變存儲器器件結構包括η個相變電阻5以及半導體襯底；位於該半導體襯底上的外延層；位於該外延層上的有源區I以及用於隔離所述有源區的STI結構；位於所述有源區I上的柵區域2和在該柵區域周圍的隔離結構；位於有源區、柵區域以及STI結構上的絕緣層；設置於絕緣層內的接觸孔3 ;位於絕緣層上的金屬層；所述接觸孔3內填充有金屬用於連接所述金屬層和有源區I ;本實施例中，金屬層包括第一金屬層4以及設於所述第一金屬層4上的第二金屬層7以及連接所述第一金屬層和該第二金屬層的通孔6。所述第二金屬層上還設有第m-1層金屬層8以及與所述第m-Ι層金屬層8相鄰並位於其上的m金屬層10，以及連接這兩個金屬層的頂層通孔9。所述相變電阻位於第m-Ι層金屬層8和m金屬層之間，通過m金屬層10與選通管的源區相連。m金屬層為頂層金屬層。本發明中，所述相變電阻5位於任意的兩層相鄰的金屬層之間，通過低一層的金屬層與選通管的源區相連。綜上所述，本發明涉及一種以多個相變電阻和一個選通管相串聯構成相變存儲單元的高密度相變存儲器結構及其結構，目的在於在不改變選通管尺寸的前提下，提高相變存儲器的密度。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟 悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
權利要求
1.一種高密度相變存儲器電路結構，其特徵在於所述相變存儲器結構包括選通管及η個相變電阻，所述選通管的源端接地，柵端接字線WL ;所述η個相變電阻並列排布，各該相變電阻的一端共同連接在所述選通管的漏端，各該相變電阻的另一端分別連接各自的位線，其中η為整數，n ^ 2ο
2.根據權利要求I所述的一種高密度相變存儲器結構，其特徵在於η的取值為4 6。
3.根據權利要求I所述的一種高密度相變存儲器結構，其特徵在於所述選通管是MOS管、二極體或三極體。
4.一種高密度相變存儲器器件結構製備方法，其特徵在於該方法包括以下步驟 1)提供一半導體襯底，在所述半導體襯底上形成外延層； 2)在所述外延層上按照常規工藝形成STI結構、有源區以及柵區域和在該柵區域周圍的隔離結構； 3)形成設有接觸孔的絕緣層； 4)填充鎢塞到所述接觸孔； 5)沉積相變薄膜材料； 6)刻蝕所述相變薄膜材料形成η個相變電阻，其中η為整數，n^ 2 ； 7)製備金屬層並刻蝕成位線； 8)製備其餘金屬層互聯。
5.根據權利要求4所述的高密度相變存儲器器件結構製備方法，其特徵在於所述步驟6)中η的取值為4 6。
6.一種高密度相變存儲器器件結構，其特徵在於該相變存儲器器件結構包括η個相變電阻以及半導體襯底； 位於該半導體襯底上的外延層； 位於該外延層上的有源區以及用於隔離所述有源區的STI結構； 位於所述有源區上的柵區域和在該柵區域周圍的隔離結構； 位於有源區、柵區域以及STI結構上的絕緣層； 設置於絕緣層內的接觸孔； 位於絕緣層上的若干金屬層； 所述接觸孔內填充有金屬用於連接所述金屬層和有源區； 所述相變電阻位於第一金屬層和有源區之間，通過底電極與選通管的源區相連。
7.一種高密度相變存儲器器件結構，其特徵在於該相變存儲器器件結構包括η個相變電阻以及半導體襯底； 位於該半導體襯底上的外延層； 位於該外延層上的有源區以及用於隔離所述有源區的STI結構； 位於所述有源區上的柵區域和在該柵區域周圍的隔離結構； 位於有源區、柵區域以及STI結構上的絕緣層； 設置於絕緣層內的接觸孔； 位於絕緣層上的若干金屬層； 所述接觸孔內填充有金屬用於連接所述金屬層和有源區； 所述相變電阻位於任意的兩層相鄰的金屬層之間，通過低一層的金屬層與選通管的源區 相連。
全文摘要
本發明涉及一種高密度相變存儲器電路結構及其製備方法，所述相變存儲器結構包括選通管及n個相變電阻，所述選通管的源端接地，柵端接字線WL；所述n個相變電阻並列排布，各該相變電阻的一端共同連接在所述選通管的漏端，各該相變電阻的另一端分別連接各自的位線，其中n為整數，n≧2。本發明能夠在不改變選通管尺寸的前提下，通過改變相變存儲單元及其版圖結構，提高相變存儲器的密度，獲得高密度相變存儲器。
文檔編號G11C13/00GK102931206SQ20121046171
公開日2013年2月13日 申請日期2012年11月16日 優先權日2012年11月16日
發明者蔡道林, 陳後鵬, 王倩, 王兆敏, 宋志棠 申請人:中國科學院上海微系統與信息技術研究所