陣列基板的走線結構的製作方法
2023-09-10 23:11:30
陣列基板的走線結構的製作方法
【專利摘要】本發明涉及液晶顯示【技術領域】。根據本發明的陣列基板的走線結構包括在固化過程中作為數據線的紅綠藍線、在固化過程中作為掃描線的奇偶數線、陣列基板公共線和彩膜基板公共線，以及分別連接到所述紅綠藍線、奇偶數線、陣列基板公共線和彩膜基板公共線的用於接收電壓的相應的紅綠藍固化墊、奇偶數固化墊、陣列基板固化墊和彩膜基板固化墊。本發明通過改進現有技術，減少了固化總線數目，從而減少了陣列基板的外圍走線，增加了設計排版的緩衝空間，也減小了發生製程不良的風險。相對於現有技術帶來了顯著進步。
【專利說明】陣列基板的走線結構
【技術領域】
[0001]本發明涉及液晶顯示【技術領域】，尤其涉及一種陣列基板的走線結構。
【背景技術】
[0002]隨著信息社會的發展，人們對顯示設備的需求得到了增長，因而也推動了液晶面板行業的快速發展，面板需求量也是急速增長，對產品品質的要求也越來越高，從而對設計及製程能力也提出更高要求。
[0003]一般在高分子聚合物穩定型垂直配向(PSVA)工藝的薄膜電晶體液晶顯示器(TFTLCD)陣列基板的設計中，都有用於固化線的走線結構，使得陣列測試墊(Array test pad)與固化墊(curing pad)連接起來,陣列測試墊(Array test pad)用於陣列基板製程完成後進行面板電性檢查扎針使用，固化墊(curing pad)用於液晶面板固化扎針使用。一般情況下，陣列測試總線(Array test bus line)與固化總線(curing bus line)都是相同數目且一一對應。這樣在產品設計中，因為固化走線需求，外圍走線會增加許多，對設計排版及製程良率造成風險。
[0004]因此，在現有技術中，在高分子聚合物穩定型垂直配向(PSVA)工藝的薄膜電晶體液晶顯示器(TFT LCD)陣列基板的設計中，都有用於固化線的走線結構，以供垂直配向型液晶面板製程中的固化扎針使用。
[0005]圖1顯示了現有技術中的陣列基板的走線結構。
[0006]參照圖1，現有技術中垂直配向型液晶面板的陣列基板的走線結構包括紅線14、綠線15、藍線16、奇數線17、偶數線18、陣列基板公共線13和彩膜基板公共線19，共七根固化線。其中紅線14、綠線15、藍線16屬於固化過程的數據線，奇數線17和偶數線18屬於固化過程的掃描線。現有技術中垂直配向型液晶面板的走線結構還包括七個相應的固化墊以及陣列基板測試墊。對於固化過程而言，對固化墊施加電壓，電壓通過與相應固化墊相連的走線(即上述七條線之一)施加到相應的電容。
[0007]因此，現有技術中的垂直配向型液晶面板的走線結構包括至少七條走線和固化的需求。
[0008]一般而言，為了通過陣列基板薄膜電晶體的公共線13施加固化電壓(CuringVoltage),需要額外設計固化墊(Curing Pad) 13-1,並以走線將固化墊(Curing Pad) 13-1電連通到陣列基板的像素顯示區域內各像素的公共線13。藉此，固化電壓可從固化墊13-1灌入，通過走線連接陣列基板公共線13，以傳送至像素顯示區域內各像素的對應的儲存電容。
[0009]然而，在固化墊13-1的走線連接陣列基板公共線13之前，多半會跨過或橋接或以貫孔方式連接其它走線。如圖1所示的固化墊13-1的走線即與其它走線銜接形成了接線區，具有靜電放電(ESD, Electronic Static Discharge)的風險。
[0010]如此可見，七根走線將增加陣列基板設計的排版空間，在固定的玻璃基板大小條件下，走線需求越多，設計空間越小；而走線過多，交叉處也越多，也增加外圍交叉處靜電放電(ESD, Electronic Static Discharge)的風險，增加產品良率流失的風險。
[0011]針對上述現有技術中的不足和缺陷，本發明對陣列基板的走線結構進行了改進。
【發明內容】
[0012]如上所述，在現有技術中的陣列基板的走線結構中，至少七根走線將增加陣列基板設計的排版空間，在固定的玻璃基板大小條件下，走線需求越多，設計空間越小；而走線過多，交叉處也越多，也增加外圍交叉處靜電放電(ESD, Electronic Static Discharge)的風險，增加廣品良率流失的風險。
[0013]本發明根據垂直配向型液晶面板的固化扎針的實際通入訊號情況，改進了垂直配向型液晶面板的陣列基板的固化走線設計，減少了固化走線的數目，從而增加了設計空間，降低了良率流失風險，減少了固化墊的數量，同時也減少了液晶面板固化探針的需求數目，降低了大規模生產的成本。
[0014]因此，本發明提出了一種陣列基板的走線結構。
[0015]在實施方案I中，根據本發明的陣列基板的走線結構包括在固化過程中作為數據線的紅綠藍線、在固化過程中作為掃描線的奇偶數線、陣列基板公共線和彩膜基板公共線，以及分別連接到所述紅綠藍線、奇偶數線、陣列基板公共線和彩膜基板公共線的用於接收電壓的相應的紅綠藍固化墊、奇偶數固化墊、陣列基板固化墊和彩膜基板固化墊。
[0016]以此方式，根據本發明的走線結構相比現有技術減少了走線和固化墊的數量，從而減少了陣列基板的外圍走線，增加了設計排版的緩衝空間，也減小了發生製程不良的風險。減少了固化走線的數目，從而增加了設計空間，降低了良率流失風險，減少了固化墊的數量，同時也減少了液晶面板固化探針的需求數目，降低了大規模生產的成本。
[0017]在根據實施方案I所改進的實施方案2中，所述紅綠藍線包括紅線、藍線和綠線，所述紅線、藍線和綠線中相鄰的兩根線通過第一薄膜電晶體相連，通過所述第一薄膜電晶體的柵極來控制其通斷，從而控制所述相鄰的兩根線短路或分開。通過薄膜電晶體來連接相鄰的線，可以方便、快捷、統一地控制紅線、藍線和綠線，減小了能源消耗，提高了固化工藝的效率。
[0018]在根據實施方案2所改進的實施方案3中,還包括能夠施加信號電壓的第一信號線，所述第一薄膜電晶體的柵極連接到所述第一信號線。第一信號線可用來控制第一薄膜電晶體。
[0019]在根據實施方案2或3所改進的實施方案4中，所述紅線和所述藍線通過第一薄膜電晶體相連，且所述綠線和所述藍線通過第一薄膜電晶體相連。
[0020]在根據實施方案2或3所改進的實施方案5中，所述藍線和所述紅線通過第一薄膜電晶體相連，且所述綠線和所述紅線通過第一薄膜電晶體相連。
[0021]在根據實施方案2或3所改進的實施方案6中，所述藍線和所述綠線通過第一薄膜電晶體相連，且所述紅線和所述綠線通過第一薄膜電晶體相連。
[0022]在根據實施方案2到6中任一項所改進的實施方案7中，所述奇偶數線包括通過第二薄膜電晶體相連的奇數線和偶數線，通過所述第二薄膜電晶體的柵極來控制其通斷，從而控制所述奇數線和偶數線短路或分開。通過薄膜電晶體來連接奇數線和偶數線，可以方便、快捷、統一地控制奇數線和偶數線，減小了能源消耗，提高了固化工藝的效率。[0023]在根據實施方案7所改進的實施方案8中，還包括能夠施加信號電壓的第二信號線，所述第二薄膜電晶體的柵極連接到所述第二信號線。第二信號線可用來控制第二薄膜電晶體。
[0024]在根據實施方案I到8中任一項所改進的實施方案9中，所述走線結構還包括至少一條輔助固化線和連接到所述輔助固化線的輔助固化墊。
[0025]在根據實施方案9所改進的實施方案10中，所述輔助固化線連接到所述第一薄膜電晶體和所述第二薄膜電晶體的柵極，所述輔助固化墊用於接收所述第一薄膜電晶體和所述第二薄膜電晶體的柵極電壓。僅通過一條輔助固化線，可以方便、快捷、統一地控制紅線、綠線、藍線、奇數線和偶數線的通斷，減小了能源消耗，提高了固化工藝的效率。
[0026]同時，本發明通過改進現有設計，減少了固化總線數目，從而減少了陣列基板的外圍走線，增加了設計排版的緩衝空間，也減小了發生製程不良的風險。另一方面，減少了電路的交叉處，有效避免了交叉處靜電放電(ESD, Electronic Static Discharge)的風險
[0027]上述技術特徵可以各種適合的方式組合或由等效的技術特徵來替代，只要能夠達到本發明的目的。
【專利附圖】
【附圖說明】
[0028]在下文中將基於僅為非限定性的實施例並參考附圖來對本發明進行更詳細的描述。其中:
[0029]圖1顯示了現有技術中的陣列基板的走線結構；
[0030]圖2顯示了現有技術中的陣列基板的走線結構的紅線、綠線、藍線、奇數線和偶數線的布置；
[0031]圖3顯示了根據本發明的陣列基板的走線結構；
[0032]圖4顯示了根據本發明的陣列基板的走線結構的紅綠藍線和奇偶數線的布置。
[0033]在圖中，相同的構件由相同的附圖標記標示。附圖並未按照實際的比例繪製。
【具體實施方式】
[0034]下面將參照附圖來詳細地介紹本發明。
[0035]圖2顯示了現有技術中的垂直配向型液晶面板的走線結構的紅線14、綠線15、藍線16、奇數線17和偶數線18的布置。可見在現有技術中，紅線14、綠線15、藍線16、奇數線17和偶數線18作為五條彼此獨立的線路，單獨地接受電壓。
[0036]參照圖2， 申請人:經過研究認為，在固化工藝過程中，紅線14、綠線15和藍線16隻需在同一時刻承受相同額度的電壓。同理，奇數線17和偶數線18也只需在同一時刻承受相同額度的電壓。因此，在固化工藝過程中，紅線14、綠線15和藍線16不需要作為三根相互獨立的走線相應地接受電壓，同理，奇數線17和偶數線18也不需要作為兩根相互獨立的走線相應地接受電壓。
[0037]據此，本發明提出了一種陣列基板的走線結構。圖3顯示了根據本發明的垂直配向型液晶面板的陣列基板的走線結構。
[0038]參照圖3，根據本發明的陣列基板的走線結構包括在固化過程中作為數據線的紅綠藍線21、在固化過程中作為掃描線的奇偶數線22、陣列基板公共線20和彩膜基板公共線23，以及分別連接到所述紅綠藍線21、奇偶數線22、陣列基板公共線20和彩膜基板公共線23的用於接收電壓的相應的紅綠藍固化墊21-1、奇偶數固化墊22-1、陣列基板固化墊20-1和彩膜基板固化墊23-1。
[0039]圖4顯示了根據本發明的陣列基板的走線結構的紅綠藍線和奇偶數線的布置。
[0040]參照圖4，所述紅綠藍線21包括紅線6、藍線8和綠線7，所述紅線6、藍線8和綠線7中相鄰的兩根線通過第一薄膜電晶體11相連，可以通過第一薄膜電晶體11的柵極來控制第一薄膜電晶體11的通斷，從而控制通過該第一薄膜電晶體11相連的兩根線短路或分開。其中根據具體的結構設計需求，第一薄膜電晶體11的數量可以為一個或多個。
[0041]在圖4所示的實施例中，藍線8和綠線7通過第一薄膜電晶體11相連，且綠線7和紅線6通過第一薄膜電晶體相連。
[0042]備選地，也可以是如下情況:紅線6和藍線8通過第一薄膜電晶體11相連，且綠線7和藍線8通過第一薄膜電晶體11相連。
[0043]備選地，也可以是如下情況:藍線8和紅線6通過第一薄膜電晶體11相連，且綠線7和紅線6通過第一薄膜電晶體11相連。
[0044]在一個實施例中，根據本發明的陣列基板的走線結構還包括能夠施加信號電壓的第一信號線，第一薄膜電晶體11的柵極12連接到第一信號線。
[0045]參照圖4，在一個優選的實施例中，奇偶數線22包括通過第二薄膜電晶體15相連的奇數線9和偶數線10，通過第二薄膜電晶體15的柵極來控制其通斷，從而控制奇數線9和偶數線10短路或分開。其中根據具體的結構設計需求，第二薄膜電晶體15的數量可以為一個或多個。
[0046]在一個實施例中，還包括能夠施加信號電壓的第二信號線，第二薄膜電晶體15的柵極12連接到第二信號線。
[0047]再次參照圖3，根據本發明的陣列基板的走線結構還包括至少一條輔助固化線24和連接到輔助固化線24的輔助固化墊24-1。
[0048]優選地，輔助固化線24連接到第一薄膜電晶體11和第二薄膜電晶體15的柵極，輔助固化墊24-1用於接收第一薄膜電晶體11和第二薄膜電晶體15的柵極電壓。
[0049]本發明通過改進現有技術，減少了固化總線數目，從而減少了陣列基板的外圍走線，增加了設計排版的緩衝空間，也減小了發生製程不良的風險。相對於現有技術帶來了顯
著進步。
[0050]雖然已經參考優選實施例對本發明進行了描述，但在不脫離本發明的範圍的情況下，可以對其進行各種改進並且可以用等效物替換其中的部件。本發明並不局限於文中公開的特定實施例，而是包括落入權利要求的範圍內的所有技術方案。
【權利要求】
1.陣列基板的走線結構，其特徵在於，包括在固化過程中作為數據線的紅綠藍線(21)、在固化過程中作為掃描線的奇偶數線(22)、陣列基板公共線(20)和彩膜基板公共線(23)，以及分別連接到所述紅綠藍線(21)、奇偶數線(22)、陣列基板公共線(20)和彩膜基板公共線(23)的用於接收電壓的相應的紅綠藍固化墊(21-1)、奇偶數固化墊(22-1)、陣列基板固化墊(20-1)和彩膜基板固化墊(23-1)。
2.根據權利要求1所述的走線結構，其特徵在於，所述紅綠藍線(21)包括紅線、藍線和綠線，所述紅線、藍線和綠線中相鄰的兩根線通過第一薄膜電晶體相連，通過所述第一薄膜電晶體的柵極來控制其通斷，從而控制所述相鄰的兩根線短路或分開。
3.根據權利要求2所述的走線結構，其特徵在於，還包括能夠施加信號電壓的第一信號線，所述第一薄膜電晶體的柵極連接到所述第一信號線。
4.根據權利要求2所述的走線結構，其特徵在於，所述紅線和所述藍線通過第一薄膜電晶體相連，且所述綠線和所述藍線通過第一薄膜電晶體相連。
5.根據權利要求2所述的走線結構，其特徵在於，所述藍線和所述紅線通過第一薄膜電晶體相連，且所述綠線和所述紅線通過第一薄膜電晶體相連。
6.根據權利要求2所述的走線結構，其特徵在於，所述藍線和所述綠線通過第一薄膜電晶體相連，且所述紅線和所述綠線通過第一薄膜電晶體相連。
7.根據權利要求2所述的走線結構，其特徵在於，所述奇偶數線(22)包括通過第二薄膜電晶體相連的奇數線和偶數線，通過所述第二薄膜電晶體的柵極來控制其通斷，從而控制所述奇數線和偶數線短路或分開。
8.根據權利要求7所述的走線結構，其特徵在於，還包括能夠施加信號電壓的第二信號線，所述第二薄膜電晶體的柵極連接到所述第二信號線。
9.根據權利要求7所述的走線結構，其特徵在於，所述走線結構還包括至少一條輔助固化線(24)和連接到所述輔助固化線(24)的輔助固化墊(24-1)。
10.根據權利要求9所述的走線結構，其特徵在於，所述輔助固化線(24)連接到所述第一薄膜電晶體和所述第二薄膜電晶體的柵極，所述輔助固化墊(24-1)用於接收所述第一薄膜電晶體和所述第二薄膜電晶體的柵極電壓。
【文檔編號】G02F1/13GK103760693SQ201310726450
【公開日】2014年4月30日 申請日期:2013年12月25日 優先權日:2013年12月25日
【發明者】柴立 申請人:深圳市華星光電技術有限公司