一種功率電晶體及其製作方法
2023-09-16 08:20:30 1
一種功率電晶體及其製作方法
【專利摘要】本發明提供一種功率電晶體及其製作方法，先在漏區與漂移區上製作柵區結構、溝道區及源區，然後對所述外延層進行刻蝕形成深溝槽並對所述深溝槽進行P型離子斜注入形成P型摻雜層，然後對所述深溝槽填充P型外延或絕緣材料形成P型柱體，最後製作隔離層及電極結構以完成製作。本發明先對深溝槽進行離子斜注入，然後對其填充P型外延或者絕緣材料，可以精確的控制離子注入的濃度和劑量，可獲得寬度較小的P型柱體，有利於器件可靠性和集成度的提高；本發明也可以對所述深溝槽填充絕緣材料，配合離子斜注入也可以有效增加器件的擊穿電壓，增加N型體區的摻雜濃度，降低導通電阻，而且有利於節約成本。本發明工藝簡單，適用於工業生產。
【專利說明】一種功率電晶體及其製作方法【技術領域】
[0001]本發明屬於半導體領域，特別是涉及一種功率電晶體及其製作方法。
【背景技術】
[0002]功率電晶體一般用於控制功率電子器件合理工作，通過功率電子器件為負載提供大功率的輸出。功率電晶體已廣泛用於控制功率輸出，高頻大功率電晶體的應用電子設備的掃描電路中，如彩電，顯示器，示波器，大型遊戲機的水平掃描電路，視放電路，發射機的功率放大器等,亦廣泛地應用到例如對講機,手機的射頻輸出電路，高頻振蕩電路和高速電子開關電路等電路中。
[0003]一般說來，功率器件通常工作於高電壓、大電流的條件下，普遍具備耐壓高、工作電流大、自身耗散功率大等特點，因此在使用時與一般小功率器件存在一定差別。為了讓開關器件的功能得到良好的發揮，功率半導體場效應電晶體需要滿足兩個基本要求:1、當器件處於導通狀態時，能擁有非常低的導通電阻，最小化器件本身的功率損耗；2、當器件處於關斷狀態時，能擁有足夠聞的反向擊穿電壓。
[0004]所謂超結功率電晶體，是一種改進型電晶體，在傳統電晶體的低摻雜N型體區中製備具有特定間隔的P型柱。由於P型柱和N型體區之間的電荷補償，超結功率電晶體可以獲得很高的擊穿電壓。P型柱的製備可以提高N型體區的摻雜濃度，而高摻雜的N型體區則可以獲得很低的導通電阻，因此超結器件可以在擊穿電壓和導通電阻之間取得一個很好的平衡。
[0005]在現有的超結功率電晶體中，P型柱的製作方法一般是在襯底上製作一個深溝槽，然後直接在深溝槽內填充P型外延。這`種做法的缺點是:1、為了讓器件獲得一個較低的導通電阻，需提高N型體區的摻雜濃度，這時，為了提高擊穿電壓，需要把P型柱做得較寬，增大了器件的體積，不利於器件集成度的提高；2、外延的P型柱摻雜濃度和劑量不好控制，降低了器件的可靠性；3、外延P型柱的成本較高，不利於生產。
[0006]鑑於現有的功率電晶體的以上缺點，提供一種高集成度、高可靠性、低成本的新型功率電晶體實屬必要。
【發明內容】
[0007]鑑於以上所述現有技術的缺點，本發明的目的在於提供一種功率電晶體，用於解決現有技術中功率電晶體的集成度和可靠性難以提高、製作成本難以降低的問題。
[0008]為實現上述目的及其他相關目的，本發明提供一種功率電晶體的製作方法，至少包括以下步驟:
[0009]I)提供第一導電類型的半導體襯底，在所述半導體襯底上形成第一導電類型的外延層，於所述外延層內製作柵區結構並在所述外延層中形成第二導電類型層；
[0010]2)於所述第二導電類型層中形成第一導電類型層；
[0011]3)刻蝕所述外延層以分別在所述柵區結構的兩側形成深溝槽，然後採用斜注入工藝對所述深溝槽側壁進行第二導電類型離子注入，形成第二導電類型摻雜層；
[0012]4)於所述深溝槽內填充第二導電類型材料或絕緣材料，形成第二導電類型的柱體結構；
[0013]5)於所述第一導電類型層及所述柱體結構表面形成隔離層；
[0014]6)刻蝕與所述柵區結構兩側具有預設間隔的隔離層、第一導電類型層以露出所述第二導電類型層，然後製備出覆蓋於所述第二導電類型層及隔離層的上電極，使所述上電極同時與所述柵區結構每一側的第二導電類型層及第一導電類型層接觸。
[0015]在本發明的功率電晶體的製作方法所述步驟I)中，先製作掩膜版並刻蝕所述外延層以形成柵區溝槽，然後在所述柵區溝槽內形成柵氧層，接著在所述柵區溝槽內沉積柵極材料，於所述柵極材料表面形成氧化層，並使所述氧化層表面與所述外延層表面處於同一平面，以完成所述柵區結構的製作。
[0016]作為本發明的功率電晶體的製作方法的一個優選方案，所述步驟I)中，通過第二導電類型離子注入以在所述外延層上形成第二導電類型層，且所述第二導電類型層的厚度小於所述柵區結構的深度；所述步驟2)中，通過第一導電類型離子注入以在所述第二導電類型層表面形成第一導電類型層。
[0017]在本發明的功率電晶體的製作方法所述步驟3)中，所述斜注入工藝採用的注入角度為疒30°。
[0018]在本發明的功率電晶體的製作方法中，所述深溝槽的深度大於所述柵區結構的深度。
[0019]在本發明的功率電晶體的製作方法所述步驟4)中，於所述深溝槽內及第一導電類型層表面沉積第二導電類型材料或絕緣材料，然後採用回蝕刻工藝去除所述第一導電類型層表面的第二導電類型材料或絕緣材料，使所述深溝槽內的第二導電類型材料或絕緣材料與所述第一導電類型層處於同一平面，以形成所述第二導電類型的柱體結構。
[0020]在本發明的功率電晶體的製作方法中，所述第一導電類型與第二導電類型互為反型導電類型。
[0021]在本發明的功率電晶體的製作方法中，所述半導體襯底為重摻雜的第一導電類型半導體材料，所述外延層為輕摻雜的第一導電類型半導體材料。
[0022]本發明還提供一種功率電晶體，至少包括:第一導電類型的漏區；第一導電類型的漂移區，結合於所述漏區；第二導電類型的溝道區，結合於所述漂移區；第一導電類型的源區；
[0023]結合於部分的所述溝道區；柵區結構，包括位於所述源區中部且具有延伸至所述漂移區第一深度的柵區溝槽，環繞於所述柵區溝槽的柵氧層、以及填充於所述柵氧層內的柵極材料；隔離層，覆蓋於所述源區及柵區結構表面；第二導電類型的柱體結構，包括分別位於所述柵區結構兩側且具有縱向延伸至所述漂移區的大於所述第一深度的第二深度的兩個深溝槽、從各深溝槽兩側向所述的漂移區及溝道區延伸且具有預設寬度的第二導電類型摻雜層、以及填充於兩深溝槽內的第二導電類型材料或絕緣材料；上電極，覆蓋於所述隔離層及溝道區表面，且同時與所述源區及溝道區形成電性接觸。
[0024]在本發明的功率電晶體中，所述第一導電類型與第二導電類型互為反型導電類型，且所述漏區為重摻雜的第一導電類型半導體材料，所述漂移區為輕摻雜的第一導電類型半導體材料。
[0025]如上所述，本發明的功率電晶體及其製作方法，具有以下有益效果:在漏區與漂移區上製作柵區結構、溝道區及源區，然後對所述外延層進行刻蝕形成深溝槽並對所述深溝槽進行P型離子斜注入形成P型摻雜層，然後對所述深溝槽填充P型外延或絕緣材料形成P型柱體，最後製作隔離層及電極結構以完成製作。本發明先對深溝槽進行離子斜注入，然後對其填充P型外延或者絕緣材料，可以精確的控制離子注入的濃度和劑量，獲得寬度較小的P型柱體，有利於器件可靠性和集成度的提高；本發明也可以對所述深溝槽填充絕緣材料，配合離子斜注入也可以有效增加器件的擊穿電壓，增加N型體區的摻雜濃度，降低導通電阻，而且有利於節約成本。本發明工藝簡單，與現有的半導體工藝兼容，適用於工業生產。
【專利附圖】
【附圖說明】
[0026]圖廣圖5顯示為本發明的功率電晶體的製作方法步驟I)所呈現的結構示意圖。
[0027]圖6顯示為本發明的功率電晶體的製作方法步驟2)所呈現的結構示意圖。
[0028]圖疒圖9顯示為本發明的功率電晶體的製作方法步驟3)所呈現的結構示意圖。
[0029]圖10-圖11顯示為本發明的功率電晶體的製作方法步驟4)所呈現的結構示意圖。
[0030]圖12顯示為本發明的功率電晶體的製作方法步驟5)所呈現的結構示意圖。
[0031]圖13~圖14顯示為本發明的功率電晶體的製作方法步驟6)所呈現的結構示意圖。
[0032]元件標號說明
[0033]101半導體襯底
[0034]102外延層
[0035]103柵區溝槽
[0036]104柵氧層
[0037]105柵極材料
[0038]106第二導電類型層
[0039]107第一導電類型層
[0040]108深溝槽
[0041]109第二導電類型摻雜層
[0042]110第二導電類型材料或絕緣材料
[0043]111隔離層
[0044]112電極
【具體實施方式】
[0045]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0046]請參閱圖1至圖14。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
[0047]實施例1
[0048]如圖f圖14所示，本發明提供一種功率電晶體的製作方法，至少包括以下步驟:
[0049]如圖f圖5所示，首先進行步驟1)，提供第一導電類型的半導體襯底101，在所述半導體襯底101形成第一導電類型的外延層102，於所述外延層102內製作柵區結構並在所述外延層102中形成第二導電類型層106。
[0050]所述第一導電類型與第二導電類型互為反型導電類型。在本實施例中，所述第一導電類型為N型導電類型，所述第二導電類型為P型導電類型，當然，在另一實施例中，所述第一導電類型亦可為P型導電類型，相應地，所述第二導電類型可為N型導電類型。
[0051]所述第一導電類型的半導體襯底101作為電晶體的漏極，並且為重摻雜的N型半導體材料，然後在所述半導體襯底101上形成第一導電類型的外延層102，所述外延層102為輕摻雜的N型半導體材料，所述外延層102作為電晶體的N型漂移區。然後製作掩膜版並刻蝕所述外延層102以形成柵區溝槽103，接著採用熱氧化方法或沉積法在在所述柵區溝槽103內形成柵氧層104，所述柵氧層104為SiO2層，接著在所述柵區溝槽103內沉積柵極材料105，並於所述柵極材料105表面形成氧化層，並使所述氧化層表面與所述外延層102表面處於同一平面，形成柵氧環繞結構，以完成所述柵區結構的製作，所述柵極材料105採用多晶矽材料。接著通過第二導電類型離子注入以在所述外延層102上形成第二導電類型層106，即對所述輕摻雜的N型漂移區進行P型離子注入以形成P型層，所述P型層的厚度小於所述柵區結構的深度，此處採用硼離子進行注入以形成P型層，並作為電晶體的P型溝道區。
[0052]如圖6所示，然後進行步驟2)，於所述第二導電類型層106中形成第一導電類型層107。
[0053]在本實施例中，通過第一導電類型離子注入以在所述第二導電類型層106表面形成第一導電類型層107，在具體的實施過程中，對所述P型層採用砷或磷離子進行重摻雜，以在所述P型層中形成重摻雜的N型層，所述N型層作為電晶體的N型源區。
[0054]如圖圖9所示，接著進行步驟3)刻蝕所述外延層102以分別在所述柵區結構的兩側形成深溝槽108，然後採用斜注入工藝對所述深溝槽108側壁進行第二導電類型離子注入，形成第二導電類型摻雜層109。
[0055]在本實施例中，先以SiO2或Si3N4作為掩膜層刻蝕所述外延層102以分別在所述柵區結構的兩側形成深溝槽108，所述深溝槽108與所述柵區結構具有間隔，並且所述深溝槽108的深度大於所述柵區結構的深度。然後採用斜注入工藝對所述深溝槽108側壁進行P型離子注入，形成P型摻雜層，所述斜注入工藝採用的注入角度為7?30°，在本實施例中，注入角度採用10°，當然，可以根據電晶體的需求採用不同的注入角度，並通過控制注入離子的濃度和劑量控制所述P型摻雜層的厚度及摻雜濃度，以達到所需的效果。此方法不僅可以降低P型柱體的寬度，而且在後續的工藝中，採用填充絕緣材料代替P型外延工藝，大大降低電晶體的製作成本。
[0056]如圖10?圖11所示，接著進行步驟4)，於所述深溝槽108內填充第二導電類型材料或絕緣材料110，形成第二導電類型的柱體結構。[0057]具體地，於所述深溝槽108內及第一導電類型層107表面沉積第二導電類型材料或絕緣材料110，然後採用回蝕刻工藝去除所述第一導電類型層107表面的第二導電類型材料或絕緣材料110，使所述深溝槽108內的第二導電類型材料或絕緣材料110與所述第一導電類型層107處於同一平面，以形成所述第二導電類型的柱體結構。
[0058]在本實施中，通過外延工藝於所述深溝槽108內及第一導電類型層107表面內形成P型材料，然後採用回蝕刻工藝去除所述第一導電類型層107表面的P型材料，使所述深溝槽108內的P型材料所述第一導電類型層107處於同一平面，以形成P型柱體結構。
[0059]如圖12所示，接著進行步驟5)，於所述第一導電類型層107及所述柱體結構表面形成隔尚層111。
[0060]在本實施例中，先在所述第一導電類型層107 (在本實施例中為N型層)表面製作低溫SiO2層化?)，然後在所述低溫SiO2層上製備硼磷矽玻璃(BPSG)，以完成所述隔離層111的製備。
[0061]如圖13?圖14所示，最後進行步驟6)，刻蝕與所述柵區結構兩側具有預設間隔的隔離層111、第一導電類型層107以露出所述第二導電類型層106，然後製備出覆蓋於所述第二導電類型層106及隔離層111的上電極112，使所述上電極112同時與所述柵區結構每一側的第二導電類型層106及第一導電類型層107接觸。
[0062]在本實施例中，刻蝕與所述柵區結構兩側具有預設間隔的隔離層111、N型層以露出所述P型層，當然，為了增加上電極112的接觸面積，可以刻蝕掉部分的第二導電類型層106 (在本實施例中為P型層)，其中，所述預設間隔為最終電晶體N型源區的寬度，可根據實際器件的需求而確定。然後通過沉積工藝在上述所得結構表面沉積金屬材料，製備出覆蓋於所述第二導電類型層106 (在本實施例中為P型層)及隔離層111的上電極112，使所述上電極112同時與所述柵區結構每一側的第二導電類型層106 (在本實施例中為P型層)及第一導電類型層107 (在本實施例中為N型層)接觸，以完成所述功率電晶體的製作。
[0063]實施例2
[0064]請參閱圖f圖14，如圖所示，本實施例提供一種功率電晶體的製作方法，其基本步驟如實施例1，其中，所述步驟4)，於所述深溝槽108內填充絕緣材料110，形成第二導電類型的柱體結構，在本實施例中，所述絕緣材料110為Si02。由於之前的離子斜注入也可以有效增加器件的擊穿電壓，增加N型體區的摻雜濃度，降低導通電阻，故本實施例可於所述深溝槽108內填充絕緣材料110，有利於節約成本。
[0065]實施例3
[0066]請參閱圖14，如圖所示，本實施例提供一種功率電晶體，至少包括:第一導電類型的漏區101 ;第一導電類型的漂移區102，結合於所述漏區101 ;第二導電類型的溝道區106，結合於所述漂移區102 ;第一導電類型的源區107 ;結合於部分的所述溝道區106 ;柵區結構，包括位於所述源區中部且具有延伸至所述漂移區第一深度的柵區溝槽103，環繞於所述柵區溝槽103的柵氧層104、以及填充於所述柵氧層104內的柵極材料105 ;隔離層111，覆蓋於所述源區及柵區結構表面；第二導電類型的柱體結構，包括分別位於所述柵區結構兩側且具有縱向延伸至所述漂移區的大於所述第一深度的第二深度的兩個深溝槽108、從各深溝槽108兩側向所述的漂移區及溝道區延伸且具有預設寬度的第二導電類型摻雜層109、以及填充於兩深溝槽108內的第二導電類型材料或絕緣材料110 ;上電極112，覆蓋於所述隔離層111及溝道區106表面，且同時與所述源區107及溝道區106形成電性接觸。
[0067]在本實施例中，所述第二導電類型的柱體結構，包括分別位於所述柵區結構兩側且具有縱向延伸至所述漂移區的大於所述第一深度的第二深度的兩個深溝槽108、從各深溝槽108兩側向所述的漂移區102及溝道區106延伸且具有預設寬度的第二導電類型摻雜層109、以及填充於兩深溝槽108內的第二導電類型材料110。
[0068]所述第一導電類型與第二導電類型互為反型導電類型，在本實施例中，所述第一導電類型為N型導電類型，所述第二導電類型為P型導電類型。當然，在另一實施例中，所述第一導電類型可為P型導電類型，所述第二導電類型可為N型導電類型。
[0069]在本實施例中，所述柵極材料105為多晶矽材料。當然，在其它的實施例中，所述導電材料可為期望的其它所有導電材料。
[0070]在本實施例中，所述漏區101為重摻雜的第一導電類型半導體材料，所述漂移區102為輕摻雜的第一導電類型半導體材料。具體地，所述漏區101為重摻雜的N型半導體材料，所述漂移區102為輕摻雜的N型半導體材料。
[0071]實施例4
[0072]請參閱圖14，如圖所示，本實施例提供一種功率電晶體，其基本結構如實施例3，其中，所述第二導電類型的柱體結構，包括分別位於所述柵區結構兩側且具有縱向延伸至所述漂移區102的大於所述第一深度的第二深度的兩個深溝槽108、從各深溝槽108兩側向所述的漂移區102及溝道區106延伸且具有預設寬度的第二導電類型摻雜層109、以及填充於兩深溝槽108內的絕緣材料110，在本實施例中，所述絕緣材料110為Si02。
[0073]綜上所述，本發明的功率電晶體及其製作方法，先在漏區與漂移區上製作柵區結構、溝道區及源區，然後對所述外延層進行刻蝕形成深溝槽並對所述深溝槽進行P型離子斜注入形成P型摻雜層，然後對所述深溝槽填充P型外延或絕緣材料形成P型柱體，最後製作隔離層及電極結構以完成製作。本發明先對深溝槽進行離子斜注入，然後對其填充P型外延或者絕緣材料，可以精確的控制離子注入的濃度和劑量，獲得寬度較小的P型柱體，有利於器件可靠性和集成度的提高；本發明也可以對所述深溝槽填充絕緣材料，配合離子斜注入也可以有效增加器件的擊穿電壓，增加N型體區的摻雜濃度，降低導通電阻，而且有利於節約成本。本發明工藝簡單，與現有的半導體工藝兼容，適用於工業生產。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0074]上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種功率電晶體的製作方法，其特徵在於，至少包括以下步驟: 1)提供第一導電類型的半導體襯底，在所述半導體襯底上形成第一導電類型的外延層，於所述外延層內製作柵區結構並在所述外延層中形成第二導電類型層； 2)於所述第二導電類型層中形成第一導電類型層； 3)刻蝕所述外延層以分別在所述柵區結構的兩側形成深溝槽，然後採用斜注入工藝對所述深溝槽側壁進行第二導電類型離子注入，形成第二導電類型摻雜層； 4)於所述深溝槽內填充第二導電類型材料或絕緣材料，形成第二導電類型的柱體結構； 5)於所述第一導電類型層及所述柱體結構表面形成隔離層； 6)刻蝕與所述柵區結構兩側具有預設間隔的隔離層、第一導電類型層以露出所述第二導電類型層，然後製備出覆蓋於所述第二導電類型層及隔離層的上電極，使所述上電極同時與所述柵區結構每一側的第二導電類型層及第一導電類型層接觸。
2.根據權利要求1所述的功率電晶體的製作方法，其特徵在於:所述步驟I)先製作掩膜版並刻蝕所述外延層以形成柵區溝槽，然後在所述柵區溝槽內形成柵氧層，接著在所述柵區溝槽內沉積柵極材料，於所述柵極材料表面形成氧化層，並使所述氧化層表面與所述外延層表面處於同一平面，以完成所述柵區結構的製作。
3.根據權利要求1所述的功率電晶體的製作方法，其特徵在於:所述步驟I)中，通過第二導電類型離子注入以在所述外延層上形成第二導電類型層，且所述第二導電類型層的厚度小於所述柵區結構的深`度；所述步驟2)中，通過第一導電類型離子注入以在所述第二導電類型層表面形成第一導電類型層。
4.根據權利要求1所述的功率電晶體的製作方法，其特徵在於:所述步驟3)中，所述斜注入工藝採用的注入角度為疒30°。
5.根據權利要求1所述的功率電晶體的製作方法，其特徵在於:所述深溝槽的深度大於所述柵區結構的深度。
6.根據權利要求1所述的功率電晶體的製作方法，其特徵在於:所述步驟4)中，於所述深溝槽內及第一導電類型層表面沉積第二導電類型材料或絕緣材料，然後採用回蝕刻工藝去除所述第一導電類型層表面的第二導電類型材料或絕緣材料，使所述深溝槽內的第二導電類型材料或絕緣材料與所述第一導電類型層處於同一平面，以形成所述第二導電類型的柱體結構。
7.根據權利要求1所述的功率電晶體的製作方法，其特徵在於:所述第一導電類型與第二導電類型互為反型導電類型。
8.根據權利要求1所述的功率電晶體的製作方法，其特徵在於:所述半導體襯底為重摻雜的第一導電類型半導體材料，所述外延層為輕摻雜的第一導電類型半導體材料。
9.一種功率電晶體，其特徵在於，至少包括: 第一導電類型的漏區； 第一導電類型的漂移區，結合於所述漏區； 第二導電類型的溝道區，結合於所述漂移區； 第一導電類型的源區；結合於部分的所述溝道區； 柵區結構，包括位於所述源區中部且具有延伸至所述漂移區第一深度的柵區溝槽，環繞於所述柵區溝槽的柵氧層、以及填充於所述柵氧層內的柵極材料； 隔離層，覆蓋於所述源區及柵區結構表面； 第二導電類型的柱體結構，包括分別位於所述柵區結構兩側且具有縱向延伸至所述漂移區的大於所述第一深度的第二深度的兩個深溝槽、從各深溝槽兩側向所述的漂移區及溝道區延伸且具有預設寬度的第二導電類型摻雜層、以及填充於兩深溝槽內的第二導電類型材料或絕緣材料； 上電極，覆蓋於所述隔離層及溝道區表面，且同時與所述源區及溝道區形成電性接觸。
10.根據權利要求9所述的功率電晶體，其特徵在於:所述第一導電類型與第二導電類型互為反型導電類型，且所述漏區為重摻雜的第一導電類型半導體材料，所述漂移區為輕摻雜的第一導電類型半導`體材料。
【文檔編號】H01L29/78GK103515242SQ201210225359
【公開日】2014年1月15日 申請日期:2012年6月29日 優先權日:2012年6月29日
【發明者】白玉明 申請人:無錫維賽半導體有限公司