超薄氮化矽/氧化矽柵極介電層的製造方法

2023-09-17 08:29:25

專利名稱：超薄氮化矽/氧化矽柵極介電層的製造方法
技術領域：
本發明涉及一種集成電路柵極介電層的製造方法，特別是涉及超薄氮化矽/氧化矽柵極介電層的製造方法。
現有超薄氮化矽/氧化矽柵極介電層的製造流程，是在矽基材上以O2或N2O進行熱氧化工藝，以形成氧化矽(Silicon Nitride)或氮氧化矽(Silicon Oxynitride)的界面氧化層，接下來以快速熱化學氣相沉積(RapidThermal Chemical Vapor Deposition；RTCVD)或遠程等離子體增強化學氣相沉積(Remote Plasma-enhanced Chemical Vapor Deposition；RPECVD)等方法，形成化學氣相沉積氮化層。接著再利用700℃～900℃的NH3的環境下進行NH3的退火處理(Anneal)。最後進行800℃～1000℃的N2O高溫再氧化工藝，進行N2O退火處理。NH3及N2O的退火在降低漏電流上扮演非常重要的角色，未經退火的氮化矽樣品有典型的缺陷伴生電流傳導機制。為了得到具有低缺陷密度的氮化矽介電層薄膜，必須採用密集的退火處理以將氮化矽沉積工藝最適化。這樣的操作可以降低薄膜的缺陷密度，但是密集的退火處理，不僅增加工藝的複雜性與不穩定性，同時也造成高的工藝熱預算(Thermal Budget)，並使得基板內的雜質擴散而造成元件特性的退化。且進行多重升降溫的退火工藝，也增加整個工藝的複雜性與不穩定性。再者，氨氣氮化工藝將使得大量的氫氣進入柵極介電層中，使得元件的可靠性退化。所以如何能克服上述的問題，以製造高品質的超薄氮化矽/氧化矽柵極介電層，為半導體生產工藝的重大進步。
本發明的目的之一，是提供一種超薄氮化矽/氧化矽柵極介電層的製造方法。
本發明的另一目的，本發明的超薄氮化矽/氧化矽柵極介電層的製造方法，簡化工藝步驟並提高產品的品質及產量。
本發明的再一目的，利用本發明的超薄氮化矽/氧化矽的製造方法降低柵極漏電流。
根據以上所述的目的，本發明是一種超薄氮化矽/氧化矽柵極介電層的製造方法。此製造方法包含，提供矽基材，熱氧化矽基材，以形成界面氧化層，沉積氮化矽層在界面氧化層之上，等離子體氮化上述的氮化矽層，及等離子體氧化上述的氮化矽層。
其中上述的熱氧化矽基材是利用600℃～700℃的氧氣氧化矽基材，以形成氧化矽層，或利用600℃～700℃的N2O或NO氧化矽基材，以形成氮氧化矽層。而沉積氮化矽層，則是利用500℃～700℃的快速熱化學氣相沉積氮化矽層在界面氧化層之上，或利用500℃～700℃的遠程等離子體增強化學氣相沉積該氮化矽層在界面氧化層之上。另等離子體氮化上述的氮化矽層，則是利用300℃～500℃的N2或NH3等離子體。最後的等離子體氧化氮化矽層，則是利用300℃～500℃氧等離子體再氧化上述的氮化矽層或利用300℃～500℃N2O等離子體再氧化該氮化矽層。
所以，本發明提供一種超薄氮化矽/氧化矽柵極介電層的製造方法，使用約300～500℃的N2等離子體氮化工藝及O2或N2O等離子體再氧化工藝，以形成低漏電流及高品質的超薄氮化矽/氧化矽柵極介電層。不僅大幅降低工藝熱預算，改善元件特性，也簡化工藝複雜度，提高工藝可控制性及產量。同時更因為使用N2等離子體氮化工藝以取代NH3的退火處理，可有效降低介電層中的氫含量，提高了元件的可靠度，而氧等離子體的再氧化工藝也較傳統的熱氧化退火工藝更為有效。
圖中符號說明110 熱氧化工藝120 化學氣相沉積130 等離子體氮化工藝 140 等離子體氧化工藝210 矽基材220 界面氧化層230 氮化矽層 240 柵極介電層310～350 漏電流量測值本發明提供一種超薄氮化矽/氧化矽柵極介電層的製造方法，利用較低溫度(約300～500℃)的N2等離子體氮化工藝及O2或N2O等離子體再氧化工藝，以形成超薄氮化矽/氧化矽柵極介電層，提供高品質的超薄氮化矽/氧化矽柵極介電層的製造。以下將以圖標，清楚說明本發明的方法及精神。
如

圖1所示，為本發明的超薄氮化矽/氧化矽柵極介電層的製造流程示意圖。參見步驟110熱氧化工藝，是在矽基材上以600℃～700℃的O2、N2O或NO進行熱氧化工藝，以形成氧化矽或氮氧化矽的界面氧化層，接下來的步驟120化學氣相沉積，以500℃～700℃的快速熱化學氣相沉積或遠程等離子體增強化學氣相沉積等方法，形成化學氣相沉積氮化層。在接下來的工藝中，現有的製造方法利用高溫退火，不僅增加工藝複雜度及不可控制性，更大幅增加工藝熱預算。本發明的超薄氮化矽/氧化矽柵極介電層的製造方法，利用步驟130的等離子體氮化工藝，以300℃～500℃N2或NH3等離子體氮化工藝增加氮化層的含氮量，再以步驟140等離子體氧化工藝的300℃～500℃的O2或N2O等離子體再氧化(Plasma Reoxidation)工藝去除氮化層中間的缺陷，以形成本發明的薄氮化矽/氧化矽柵極介電層。其中步驟130及步驟140的等離子體氮化及等離子體氧化工藝更使用相同的工藝設備，在相同的溫度下進行氮化及氧化的處理，而不似現有的退火熱工藝，晶片須被加熱至高溫來進行，所以本發明的方法可以大幅降低工藝熱預算，改善元件特性，也簡化工藝複雜度，提高工藝可控制性及產量。本發明還利用等離子體工藝更有效率的達成退火工藝的要求，以形成超薄氮化矽/氧化矽柵極介電層。同時因為使用N2等離子體氮化工藝以取代NH3的退火處理，更可有效降低介電層中的氫含量，使得本發明的超薄氮化矽/氧化矽柵極介電層有著較現有的工藝所生產的超薄氮化矽/氧化矽柵極介電層，具有更高的介電層可靠度。
如圖2所示為本發明的超薄氮化矽/氧化矽柵極介電層的示意圖，由下而上依序為矽基材210，界面氧化層220及氮化矽層230，而柵極介電層240則是由界面氧化層220及氮化矽層230組合而成。
參見圖3，如圖中所示為本發明的一較佳實施例的超薄氮化矽/氧化矽柵極漏電流量測值與其它工藝的柵極漏電流量測值的比較示意圖。漏電流量測值310為使用本發明的方法所生產的NMOS的超薄氮化矽/氧化矽柵極漏電流量測值，漏電流量測值320為現有使用圖1中的工藝方法所生產的NMOS的超薄氮化矽/氧化矽柵極漏電流量測值，漏電流量測值330為僅使用等離子體氮化法所生產的NMOS的超薄氮化氧化層柵極漏電流量測值，漏電流量測值340為僅使用熱氮化法所生產的NMOS的超薄氮化氧化層柵極漏電流量測值及漏電流量測值350為使用傳統的二氧化矽柵極漏電流量測值。由圖中可知，本發明的超薄氮化矽/氧化矽柵極介電層的製造方法，明顯降低了NMOS柵極的漏電流值。
本發明提供一低成本、高品質及高生產效率的超薄氮化矽/氧化矽柵極的製造方法。如本領域技術人員所了解的，以上所述僅為本發明的較佳實施例而已，並非用以限定本發明的申請專利範圍；凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含在權利要求書的範圍內。
權利要求
1.一種超薄氮化矽/氧化矽柵極介電層的製造方法，至少包含提供一基材；使用熱氧化工藝處理該基材，在該基材上形成一界面氧化層；使用化學氣相沉積工藝，形成一化學氣相沉積氮化矽層在該界面氧化層之上；使用等離子體氮化工藝，增加該化學氣相沉積氮化矽層的含氮量；及使用等離子體氧化工藝，再氧化該化學氣相沉積氮化矽層。
2.如權利要求1所述的製造方法，其特徵在於上述的熱氧化工藝包含利用以600℃～700℃的O2氧化該基材，以形成氧化矽層的該界面氧化層。
3.如權利要求1所述的製造方法，其特徵在於上述的熱氧化工藝包含利用以600℃～700℃的N2O氧化該基材，以形成氮氧化矽的該界面氧化層。
4.如權利要求1所述的製造方法，其特徵在於上述的熱氧化工藝包含利用以600℃～700℃的NO氧化該基材，以形成氮氧化矽的該界面氧化層。
5.如權利要求1所述的製造方法，其特徵在於上述的化學氣相沉積工藝包含利用500℃～700℃的快速熱化學氣相沉積。
6.如權利要求1所述的製造方法，其特徵在於上述的化學氣相沉積工藝包含利用500℃～700℃的遠程等離子體增強化學氣相沉積。
7.如權利要求1所述的製造方法，其特徵在於上述的等離子體氮化工藝是使用約為300℃～500℃的N2等離子體。
8.如權利要求1所述的製造方法，其特徵在於上述的等離子體氮化工藝是使用約為300℃～500℃的NH3等離子體。
9.如權利要求1所述的製造方法，其特徵在於上述的等離子體氧化工藝包含利用300℃～500℃氧等離子體再氧化該化學氣相沉積氮化矽層。
10.如權利要求1所述的製造方法，其特徵在於上述的等離子體氧化工藝包含利用300℃～500℃N2O等離子體再氧化該化學氣相沉積氮化矽層。
全文摘要
一種超薄氮化矽/氧化矽柵極介電層的製造方法，是利用在一矽基材上，先氧化矽基材形成界面氧化層，再沉積氮化矽層在界面氧化層之上，再以等離子體氮化及等離子體氧化上述的氮化矽層。而熱氧化矽基材是利用氧氣或N
文檔編號H01L21/314GK1464530SQ0212234
公開日2003年12月31日 申請日期2002年6月14日 優先權日2002年6月14日
發明者陳啟群, 李資良, 陳世昌 申請人:臺灣積體電路製造股份有限公司