一種半導體元器件結構及其製作方法與流程
2023-09-16 22:53:50 3
本發明屬於半導體技術領域，涉及到一種半導體元器件結構及其製作方法。
背景技術：
隨著半導體技術的發展，集成電路的集成度越來越高，半導體的應用範圍也越來越廣，目前射頻通信領域中，為了優化半導體器件的射頻特性，開始廣泛採用絕緣體上矽(silicononinsulator,soi)技術，具體的soi技術是通過形成一層埋氧層，將矽襯底矽與用於形成半導體器件的頂層矽隔離開來。
但是，由於現今對於組成的元器件的體積要求越來越高，進而對半導體的體積要求也逐漸增加，體積大的半導體在安裝的過程中佔有很大的安裝空間，不利於晶片向輕、小等特點發展，同時晶片對信號的抗幹擾能力也有待提高，由於soi矽片的矽襯底與頂層矽之間有埋氧層隔離，矽襯底與頂層矽之間會存在固有的結電容，在一些情況下，經過的射頻信號可能會干擾到半導體器件中矽襯底的載流子，使得矽襯底與矽襯底上方形成器件的區域之間的結電容會隨著射頻信號產生不規律的、非線性的變化，進而導致經過半導體器件的信號波形失真。
為了解決半導體的體積大、成本高以及失真率大等問題，現設計一種半導體元器件結構及其製作方法。
技術實現要素：
本發明的目的在於提供一種半導體元器件結構及其製作方法，解決了半導體元器件的體積大、成本高以及在信號傳輸的過程中傳輸效率低和失真率大的問題。
本發明的目的可以通過以下技術方案實現：
一種半導體元器件結構，包括絕緣體上矽結構，所述絕緣體上矽結構包括矽襯底；
第一氧化層，位於所述矽襯底的第一表面上；
第二氧化層，位於所述第二氧化層上；
頂層矽，位於所述第二層氧化物上；
半導體器件，位於所述頂層矽內或表面；
所述矽襯底的第二表面依次設置有所述第三氧化層、介電層和阻擋層；
開口區貫穿所述阻擋層、介電層、第三氧化層和矽襯底；
陷阱區，位於所述開口區內。
進一步地，所述開口區的截面為矩形、圓形或三角形結構。
進一步地，所述開口區的數量為3-6個。
進一步地，所述陷阱區包括單層結構或多層結構。
一種半導體元器件的製作方法，包括以下步驟：
步驟s1：提供一絕緣體上矽結構，所述絕緣體上矽結構包括矽襯底，在矽襯底的第一表面依次形成第一氧化層、第二氧化層，以及在第二氧化層上形成有頂層矽；
步驟s2：在頂層矽表面及內部形成半導體器件；
步驟s3：在矽襯底的第二表面形成有第三氧化層；
步驟s4：在第三氧化層上形成有介電層；
步驟s5：在介電層上形成有阻擋層；
步驟s6：依次蝕刻阻擋層、介電層、第三氧化層和矽襯底，直至露出第一氧化層或第二氧化層，形成開口區；
步驟s7：在開口區中形成單層或多層陷阱層。
進一步地，所述第一氧化層、第二氧化層和第三氧化層採用的材料為二氧化矽、氧化錳或氧化鉻中至少一種。
進一步地，所述開口區與陷阱區間的間隙填充有材料，所述填充的材料為二氧化矽、氮化矽或二氧化矽與氮化矽的混合物。
本發明的有益效果：
本發明通過將埋氧區和開口區分別設置在矽襯底的兩個相對面，且形成埋氧層和半導體器件後再對開口進行設置，並在開口區內設置有陷阱區，因而由於製造工藝的先後，使得陷阱區不受埋氧層和半導體器件的形成過程的影響，保證陷阱區具有很好的使用效果，避免矽襯底與頂層矽間形成的固有結電容對矽襯底中載流子的影響，進而提高信號通過半導體器件的效率，且降低信號的失真率；通過將開口區依次貫穿阻擋層、介電層、第三氧化層和矽襯底，且在開口區設置有陷阱區，降低該半導體元器件的厚度，同時降低半導體的體積；通過對陷阱層進行至少一層的結構設計，提高信號傳輸的速度以及信號傳輸的準確性，該發明不僅具有結構簡單、製作方便和成本低的特點，而且大大提高信號傳輸的效率，在未來半導體的信號傳輸過程中具有深遠的意義。
附圖說明
為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1至圖3為本發明一種半導體元器件結構示意圖；
圖4為本發明一種半導體元器件結構中一開口區位置示意圖；
圖5為本發明一種半導體元器件結構中另一開口區位置示意圖；
圖6為本發明一種半導體元器件結構中一陷阱層示意圖；
圖7為本發明一種半導體元器件結構中另一陷阱層示意圖；
圖8為本發明一種半導體元器件的製作方法示意圖。
具體實施方式
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其它實施例，都屬於本發明保護的範圍。
請參閱圖1、2所示，本發明為一種半導體元器件結構，包括絕緣體上矽結構，絕緣體上矽結構包括矽襯底100，以及位於矽襯底100第一表面的第一氧化層200，以及位於第一氧化層200上的第二氧化層300，以及位於第二氧化層300上方的頂層矽400和嵌入頂層矽400內及表面的半導體器件410；
矽襯底第二表面與矽襯底100的第一表面相對設計，如圖3所示，矽襯底100的第二表面上設置有第三氧化層110，以及在第三氧化層110上設置有介電層120，以及在介電層120上設置有阻擋層130，以及貫穿阻擋層130、介電層120、第三氧化層110和矽襯底100的開口區140；
如圖4至7所示，開口區140的截面為矩形、圓形或三角形結構，開口區140的內側設置有陷阱區150，陷阱區150與開口區140間存在間隙區160，間隙區160用於填充材料，使得陷阱區150與開口區140之間的間隙填充充分，增加矽襯底結構的輕度，其中填充的材料為二氧化矽、氮化矽或二氧化矽與氮化矽的混合物。
其中陷阱區150包括單層結構或多層結構，陷阱區150的層數與捕捉矽襯底100中受到射頻信號的而移動的載流子的速度成正比，進而使得矽襯底100與半導體頂層矽410間的結電容相對減小，提高信號傳輸的速度以及信號傳輸的準確性。
如圖8所示，本發明提供的一種半導體元器件的製作方法，包括以下步驟：
步驟s1：提供一絕緣體上矽結構，所述絕緣體上矽結構包括矽襯底100，在矽襯底的第一表面依次形成第一氧化層200、第二氧化層300，以及在第二氧化層300上形成有頂層矽400；
步驟s2：在頂層矽400表面及內部形成半導體器件410；
步驟s3：在矽襯底100的第二表面形成有第三氧化層110；
步驟s4：在第三氧化層110上形成有介電層120；
步驟s5：在介電層上形成有阻擋層130；
步驟s6：依次蝕刻阻擋層130、介電層120、第三氧化層110和矽襯底100，直至露出第一氧化層200或第二氧化層300,形成開口區140；
步驟s7：在開口區140中形成單層或多層陷阱層150。
該實施例中第一氧化層200為埋氧層；也可將第二氧化層300設置為埋氧層，若第二氧化層300為埋氧層，則開口區140依次貫穿阻擋層130、介電層120、第三氧化層110、矽襯底100和第一氧化層200。
陷阱區150與開口區140間的間隙通過添加填充材料進行填充，用於增加矽襯底架構的強度，填充的材料為二氧化矽、氮化矽或二氧化矽與氮化矽的混合物。
本實施例中形成的陷阱區150通過機械結構對其進行研磨，使得表面光滑、平整。
本實施例中第一氧化層200、第二氧化層300和第三氧化層110所採用的材料為二氧化矽、氧化錳或氧化鉻中至少一種。
本實施例中絕緣體上矽結構上的開口區140的數量在3-6個，避免開口區140的數量過多造成矽襯底的硬度降低。
本發明通過將埋氧區和開口區分別設置在矽襯底的兩個相對面，且形成埋氧層和半導體器件後再對開口進行設置，並在開口區內設置有陷阱區，因而由於製造工藝的先後，使得陷阱區不受埋氧層和半導體器件的形成過程的影響，保證陷阱區具有很好的使用效果，避免矽襯底與頂層矽間形成的固有結電容對矽襯底中載流子的影響，進而提高信號通過半導體器件的效率，且降低信號的失真率；通過將開口區依次貫穿阻擋層、介電層、第三氧化層和矽襯底，且在開口區設置有陷阱區，降低該半導體元器件的厚度，同時降低半導體的體積；通過對陷阱層進行至少一層的結構設計，提高信號傳輸的速度以及信號傳輸的準確性，該發明不僅具有結構簡單、製作方便和成本低的特點，而且大大提高信號傳輸的效率，在未來半導體的信號傳輸過程中具有深遠的意義。
以上內容僅僅是對本發明的構思所作的舉例和說明，所屬本技術領域的技術人員對所描述的具體實施例做各種各樣的修改或補充或採用類似的方式替代，只要不偏離發明的構思或者超越本權利要求書所定義的範圍，均應屬於本發明的保護範圍。