具有超順電性柵極絕緣體的半導體器件的製作方法
2023-09-17 03:10:35 2
專利名稱：具有超順電性柵極絕緣體的半導體器件的製作方法
技術領域：
本發明涉及一種包括具有高介電常數的柵極絕緣體的半導體器件以及製造半導體器件的方法。
背景技術：
眾所周知，場效應電晶體(FET)使用通過薄柵極絕緣體與半導體溝道區隔開的柵極導體。施加到柵極的電壓控制經過溝道區的傳導。
傳統上，已經使用二氧化矽作為柵極電介質，因為它可以簡單地通過對矽進行氧化來生長在矽上。也已經廣泛地使用其它材料，如氮化矽以及氧化矽和氮化矽的多層。
通常需要在單個襯底上集成越來越多這樣的FET，並進一步提高速度。然而，當將氧化矽和其它傳統柵極材料變薄到未來電路所要求的厚度時，這可能要求使柵極電介質變薄，並且出現問題。
這已經因而導致了對可以改善性能並減小尺寸的高介電常數柵極電介質的要求。
過去已經提出過很多材料。
很多候選電介質材料是二元金屬氧化物，例如HfO2、ZrO2、Al2O3、Y2O3、La2O3、Pr2O2、Gd2O3，矽酸鹽及其混合物。這樣的材料具有在10到30範圍內的介電常數。這樣的材料允許使用較厚的柵極電介質，減小了隧道洩漏電流。然而，仍然存在對30以上介電常數的柵極電介質的需要。
US 6,005,274講授了多種材料，如鋯鈦酸鋇(Ba(Zr，Ti)O3)、鈦酸鍶(SrTiO3)、或者五氧化鉭(TaO5)。這些材料是具有非常高介電常數的鐵電材料。
不幸地是，鐵電材料通常不具有對溫度和頻率穩定的電學特性。高極化、以及因此的高介電常數意味著存在高的偶極矩，以及所述偶極子可以翻轉。隨溫度和頻率在電學特性上的這種改變對於使用中的半導體器件的熱穩定性和頻率穩定性都是非常不希望的，並且對於在製造器件的工藝期間半導體器件承受熱處理的能力也是非常不希望的。
發明內容
根據本發明，提出了一種半導體器件，包括半導體的溝道區；與所述溝道區相鄰的導電柵電極；以及導電柵電極和溝道區之間的柵極電介質；其中，柵極電介質是由在體材料中(in bulk)是鐵電性的材料形成的超順電性(superparaelectric)柵極電介質。
通過使用超順電性狀態的材料，即使同樣的材料在體材料中可能是鐵電性，也可以實現高介電常數柵極電介質，而沒有鐵電電介質的缺點，即沒有電學特性對溫度和頻率的相同敏感度。
柵極電介質可以是化學式為AXO3的、在體材料中是鈣鈦礦的材料，其中A是I或II族元素或稀土元素，而X是鈦、鈮、鋯和/或鉿。
柵極電介質可以包括用於阻礙疇生長的摻雜劑，所述摻雜劑在柵極電介質材料中沒有完全地形成固溶體。
摻雜劑可以是Si、Ca、Al、Nb、La、Zr、Pb、Sr、Mn、W或稀土的氧化物。
柵極電介質的厚度可以小於100nm。
柵極電介質的材料可以是化學計量的BaTiO3。
優選地，柵極電介質的介電常數在30到200範圍之內，進一步優選地在50到100之內。
本發明還涉及一種製造半導體器件的方法，包括形成溝道區；沉積柵極電介質；以及沉積柵極導體，將柵極電介質夾在溝道區和柵極導體之間；其中在沉積柵極電介質的步驟中，柵極電介質是由在體材料中是鐵電性的材料形成的超順電性柵極電介質。
柵極電介質的材料可以是鈣鈦礦材料AXO3，其中A是I族或II族元素或稀土元素，而X是鈦、鈮、鋯和/或鉿，將柵極電介質形成為沒有足夠的鐵電疇以便成為鐵電性的柵極電介質，並且所具有的柵極電介質厚度使得柵極電介質作為超順電性柵極電介質。優選地，A是I族或II族元素。
通常，鐵電材料的沉積導致自身為鐵電性的薄膜。因此，本發明需要在沉積時避免柵極電介質具有鐵電特性的技術。存在多於一種的方式，其中可以按照這樣的方式沉積鐵電材料，使得其不作為鐵電材料而是作為超順電性材料。
首先，可以使用低溫沉積工藝。在這個情況下，可以使用分子束外延(MBE)、脈衝雷射沉積(PLD)或原子層沉積(ALD)在不高於300℃的襯底溫度沉積柵極電介質。優選地，在生長期間將襯底保持在正常室溫下並且在生長期間不超過100℃。
其次，本方法可以包括在柵極電介質中形成摻雜劑來阻礙疇生長。
摻雜劑可以是不與柵極電介質形成固溶體的氧化物，如Nb、La、Zr、Pb、Sr、Mn、W或稀土的氧化物。
柵極電介質的材料可以是BaTiO3。
使用摻雜劑，其它較高溫度沉積工藝可以是可使用的，例如，包括MOCVD和溶膠/凝膠工藝。
第三，可以使用這些技術的組合，即將使用MBE、ALD或PLD的低溫沉積與添加摻雜劑以避免疇生長相結合。
為了更好地理解本發明，現在將參考附圖僅通過示例的方式描述實施例，其中圖1示出了根據本發明第一實施例的半導體器件；圖2示出了根據本發明第二實施例的半導體器件；以及圖3示出了根據本發明第三實施例的半導體器件。
具體實施例方式
參考圖1，半導體襯底2具有p型摻雜外延層4，以及在外延層中形成的n+摻雜源極6和漏極8擴散。
柵極電介質10形成於源極和柵極擴散6、8之間的襯底上，而柵電極12形成於柵極電介質10上。
源極14和漏極16接觸形成為分別與源極和柵極擴散6、8接觸。
在柵電極下的襯底區域限定了溝道18。
普通技術人員應該了解如何製造這種類型的電晶體，因此這裡就不必要考慮這些工藝的進一步細節。
本發明依靠柵極電介質10的選擇來與這種電晶體相區別。
在實施例中，柵極電介質由鈣鈦礦結構材料形成，即化學式為AXO3，其中A是I族或II族元素或稀土元素，而X是鈦、鈮、鉿和/或鋯。這樣的材料通常是鐵電的。
然而，按照以下方式形成柵極電介質柵極電介質不表現出鐵電特性，而是代替地作為超順電性材料。
在實施例中，通過確保柵極電介質的厚度足夠薄並且還通過確保不形成鐵電疇來實現此方式。
本發明第一實施例通過以下步驟來實現此方式在室溫下保持襯底，通過分子束外延(MBE)生成在該實施例中形成的化學計量的(stochiometric)BaTiO3柵極電介質，並進一步生長該柵極電介質達到小於100nm的厚度。薄膜的尺寸效應和缺少大的鐵電疇，以及化學計量鈦酸鋇的使用導致缺少鐵電疇。
優選地，生長與襯底晶格匹配的鈦酸鋇。這可以使用摻雜或控制沉積來實現。
另外，在形成柵極電介質之後，隨後的處理不使溫度增加到300℃以上。
按照這種方式，鐵電疇無法生長而柵極電介質表現出具有介電常數30到200範圍內的超順電性特性。
這與體鈦酸鋇約1000的介電常數相比，所述值依賴於精確的微結構，並且因此依賴於處理。
通過形成超順電性薄膜代替體鐵電材料，薄膜在隨後的熱處理或器件操作期間的加熱中是穩定的。這比使用鐵電材料確保了更好的可重複性，並仍然到實現了高數值的介電常數。
在圖2中表示了本發明第二實施例。
在該配置中，幾個分子層的偽鈣鈦礦，即類鈣鈦礦結構，或者鈣鈦礦本身或者襯底上的超晶格提供了邊界層20。選擇該邊界層20以提供用於生長無應變的柵極電介質層12的良好基礎。
在該配置中，在生長期間將氧化鈮(Nb2O5)摻雜劑添加到柵極電介質。該摻雜劑完全不會與柵極電介質的鈦酸鋇形成固溶體。如果鐵電疇開始形成，摻雜劑在疇邊界處開始離析(segregated)，並且阻止進一步的疇生長。因此，疇保持為對於鈦酸鋇太小而不能顯示鐵電特性。Nb2O5或其它摻雜劑可能和鈣鈦礦形成部分固溶體。換句話說，在鈣鈦礦中將包含少量的摻雜劑，但是它們的大部分將存在於疇邊界中。
第二實施例中的生長再次使用低溫分子束外延。
存在替代的生長可能性。代替使用分子束外延，脈衝雷射沉積或原子層沉積也是合適的。
還可以使用化學氣相沉積(CVD)，如MOCVD或者溶膠-凝膠工藝。該工藝通常操作於會引起鐵電疇生長的溫度下。然而，通過包括如第二實施例中那樣的摻雜劑，也可以使用這些工藝來實現超順電性薄膜。
摻雜劑可以是不與柵極電介質形成固溶體、並且阻止疇形成和生長的任意氧化物。因此，摻雜劑可以是Si、Ca、Al、Nb、La、Zr、Pb、Sr、Mn、W或稀土的氧化物或者是這些氧化物的組合。當通過MBE生長電介質時，可以向分子束的源添加摻雜劑的金屬，從而實現摻雜劑和所摻雜材料的混合物的生長。
在第三實施例中，電晶體不是橫向場效應電晶體，而是縱向場效應電晶體，如圖3所示。賦予類似元件以同樣的參考數字。應該看出的是，在該器件中柵電極12和柵極電介質10形成於溝槽22中。p型外延層24形成本體，外延層中的源極擴散6形成源極，而外延層4是n型摻雜的並且作為漏極。在該示例中漏極接觸16是背面接觸。
在該實施例中，柵極電介質10通過MOCVD形成於溝槽22中，具有摻雜劑以防止疇形成。
本發明不局限於這些實施例，而是可以應用於要求高介電常數薄膜材料的任何結構中。
柵極電介質不需要是鈦酸鋇，而是不必要為鈣鈦礦的任何薄膜，所述薄膜在體材料中正常地是鐵電性，並且利用尺寸效應成為超順電性，沒有大的疇。
在任意實施例中，如果需要，n型及p型區的摻雜和類型可以變化，例如，以便按需要形成n型、p型電晶體或者形成增強型或耗盡型電晶體。
在實際器件中，普通技術人員應該認識到，可以在單個電路上形成許多電晶體以提供集成電路。
權利要求
1.一種半導體器件，包括半導體的溝道區(18)；與溝道區(18)相鄰的導電柵電極(12)；以及在導電柵電極(12)和溝道區(18)之間的柵極電介質(10)；其中，柵極電介質(10)是由在體材料中是鐵電性的材料形成的超順電性柵極電介質。
2.根據權利要求1所述的半導體器件，其中，柵極電介質材料是分子式為AXO3的、在體材料中是鈣鈦礦的材料，其中A是I族元素、II族元素、或者稀土元素，而X是鈦、鈮、鋯和/或鉿。
3.根據權利要求1或2所述的半導體器件，其中，柵極電介質(10)包括用於阻止疇生長的摻雜劑，所述摻雜劑在柵極電介質材料中不形成固溶體。
4.根據權利要求3所述的半導體器件，其中，摻雜劑是Nb、La、Zr、Pb、Sr、Mn、W或稀土元素的氧化物。
5.根據任一前述權利要求所述的半導體器件，其中，柵極電介質(10)的厚度小於100nm。
6.根據任一前述權利要求所述的半導體器件，其中，柵極電介質(10)的材料基本上是化學計量的BaTiO3。
7.根據任一前述權利要求所述的半導體器件，其中，柵極電介質(10)的介電常數在30到200的範圍內。
8.一種製作半導體器件的方法，包括形成半導體的溝道區(18)；沉積柵極電介質(10)；以及沉積柵極導體(12)，將柵極電介質夾在溝道區和柵極導體之間；其中，在沉積柵極電介質(10)的步驟中，柵極電介質(10)形成為在體材料中是鐵電性的材料的超順電性柵極電介質。
9.根據權利要求8所述的方法，其中，柵極電介質材料是分子式為AXO3的鈣鈦礦材料，其中A是I族元素、II族元素、或者稀土元素，而X是鈦、鈮、鋯和/或鉿。
10.根據權利要求8或9所述的方法，其中，使用分子束外延、脈衝雷射沉積或原子層沉積在襯底溫度不高於300℃下沉積柵極電介質(10)。
11.根據權利要求8至10任一項所述的方法，包括在柵極電介質(10)中形成摻雜劑以阻止疇生長。
12.根據權利要求11所述的方法，其中，摻雜劑是不與柵極電介質(10)材料形成固溶體的氧化物。
13.根據權利要求12所述的方法，其中，摻雜劑是Si、Ca、Al、Nb、La、Zr、Pb、Sr、Mn、W或稀土的氧化物，或者這些氧化物的組合。
14.根據權利要求9至13任一項的方法，其中柵極電介質(10)的材料是BaTiO3。
全文摘要
一種半導體器件，包括半導體的溝道區18、與溝道區18相鄰的導電柵電極12、以及導電柵電極12和溝道區18之間的柵極電介質10。柵極電介質10由處於超順電性狀態的材料形成，該材料在體材料中是鐵電性。例如，柵極電介質可以是化學式為AXO
文檔編號H01L21/316GK101084581SQ200580043631
公開日2007年12月5日 申請日期2005年12月13日 優先權日2004年12月21日
發明者古川裕希子, 科內利斯·A·H·A·穆特塞爾斯 申請人:皇家飛利浦電子股份有限公司