具有夾層結構的厚氮化物半導體結構及其製作方法

2023-09-21 15:52:45

專利名稱：具有夾層結構的厚氮化物半導體結構及其製作方法
技術領域：
本發明涉及半導體結構，並且尤其涉及氮化物半導體結構和相關方法。
背景技術：
在製作半導體器件的過程中，可以使用與襯底或底層晶格失配的半導體材料。例如，按照常規GaN被製作在藍寶石襯底、矽襯底或碳化矽襯底上。GaN的未應變的晶格常數是3. 19，而藍寶石的未應變的晶格常數是4. 76並且碳化矽的是3. 07。因此，生長在襯底上的GaN層可能會產生應變。如果情形是這樣並且如果應變的等級超過某一閾值，則GaN層可能破裂，其可能使所述材料在半導體器件的使用中不能被接受。另外的困難可能產生於以下事實不同的材料可能具有不同的熱膨脹係數，其會使材料之間的晶格常數差隨著溫度變化。因此，在一個溫度下基本上晶格匹配的兩種材料可能在不同的溫度下失配。此外，由於與底層晶格失配而在生長溫度下壓縮應變的外延層可能在室溫下拉伸應變，或反之亦然，取決於材料的室溫晶格常數和熱膨脹係數。製作半導體材料和器件過程中使用的工藝溫度可能很極端。例如，一些外延生長過程可能在超過 IOOO0C的溫度下執行，而且器件退火溫度可能甚至更高。因此，工藝溫度和室溫之間的差可能多達1000°C或以上。除了可能引起破裂外，半導體結構中的應變由於許多其它原因而可能有害。例如， 應變可能使晶片彎曲。外延生長期間的晶片彎曲可能導致外延層在襯底上生長不均勻，其可能減少有用器件產率。此外，晶片彎曲可能使半導體製造過程例如平面化和/或切割變複雜。

發明內容
根據本發明的一些實施例的半導體結構包括襯底、襯底上的成核層、成核層上的組分漸變層、以及組分漸變層上的氮化物半導體材料層。所述氮化物半導體材料層包括在所述氮化物半導體材料層內被隔開的多個基本弛豫的氮化物夾層。所述基本弛豫的氮化物夾層包括鋁和鎵並且利用η型摻雜劑進行導電摻雜，並且包括所述多個氮化物夾層的氮化物半導體材料層具有至少大約2. 0 Mm的總厚度。所述氮化物夾層可以具有第一晶格常數並且所述氮化物半導體材料可以具有第二晶格常數，使得所述氮化物半導體材料層在所述多個氮化物夾層中的一個的一側比在所述多個氮化物夾層中的所述一個的相反側更多地拉伸應變。所述氮化物半導體材料層可以具有大約2. OMffl到大約8. OMffl的總厚度，並且在一
些實施例中可以基本上無裂縫。所述組分漸變層可以在與所述氮化物半導體材料層的界面處具有與所述氮化物半導體材料層的材料組分基本相同的材料組分。此外，所述組分漸變層可以在與所述成核層的界面處具有與所述成核層的材料組分基本相同的材料組分。在一些實施例中，所述組分漸變層可以在與所述成核層的界面處具有與所述成核層的材料組分不同的材料組分。例如，所述成核層可以包括A1N，並且所述組分漸變層可以在與所述成核層的界面處具有Alx^vxN (0 < χ < 1)的材料組分。在一些實施例中，χ大於大約0. 25並且小於或等於1。在另外的實施例中，χ是大約0. 7或以上並且小於或等於 1。在一些實施例中，χ是大約0.75。所述半導體結構可以進一步包括直接在所述基本弛豫的氮化物夾層中的一個上的不連續掩模層。所述不連續掩模層可以包括SiN、BN和/或MgN。所述氮化物半導體材料層在所述夾層下可以具有第一位錯密度並且在所述夾層上可以具有比所述第一位錯密度低的第二位錯密度。所述半導體結構可以進一步包括在所述第一氮化物夾層之下的第二不連續掩模層。所述氮化物夾層可以利用η型摻雜劑例如矽以大約IX IO19 cm_3到大約 IXlO21 cm_3的濃度進行摻雜。所述氮化物夾層中的至少一個可以在其中包括多個分立部分。所述分立部分可以具有與所述至少一個氮化物夾層的材料組分不同的材料組分。所述至少一個氮化物夾層可以具有第一帶隙並且所述分立部分可以具有第二帶隙，所述第二帶隙小於所述第一帶隙。所述多個氮化物夾層中的一個可以具有與所述多個氮化物夾層中的另一個的材料組分和/或摻雜濃度不同的材料組分和/或摻雜濃度。在一些實施例中，所述多個氮化物夾層的摻雜隨著離襯底距離的增加而增加。在一些實施例中，所述多個氮化物夾層的鎵濃度可以隨著離襯底距離的增加而增加。所述氮化物半導體材料可以具有第一熱膨脹係數並且襯底可以具有小於所述第一熱膨脹係數的第二熱膨脹係數使得所述第二層氮化物半導體材料在室溫下比在升高的生長溫度下趨向於更拉伸應變。所述氮化物半導體材料層在室溫下可以比在所述氮化物半導體材料層的生長溫度下更弛豫。所述氮化物半導體材料層在室溫下可以基本未應變。晶片在大約700到800°C的溫度下比在所述氮化物層的生長溫度下具有更小的彎曲。根據本發明的另外的實施例的半導體結構包括氮化物半導體層，所述氮化物半導體層包括在所述氮化物半導體材料層內被隔開的多個基本弛豫的氮化物夾層。所述基本弛豫的氮化物夾層包括鋁和鎵並且利用η型摻雜劑進行導電摻雜，並且包括所述多個氮化物夾層的氮化物半導體材料層具有至少大約2. Ομπι的總厚度。所述氮化物半導體材料層可以具有大約2. OMffl到大約8. OMffl的總厚度，和/或在
一些實施例中可以基本上無裂縫。根據本發明的一些實施例的形成半導體結構的方法包括在襯底上形成成核層、在所述成核層上形成組分漸變層、以及在所述組分漸變層上形成第一層氮化物半導體材料。 所述組分漸變層在與所述第一層氮化物半導體材料的界面處具有與所述第一層氮化物半導體材料的材料組分基本相同的材料組分。所述方法進一步包括在所述第一層氮化物半導體材料上形成基本未應變的氮化物夾層。所述基本未應變的氮化物夾層具有第一晶格常數，並且所述氮化物夾層可以包括鋁和硼並且可以利用η型摻雜劑進行導電摻雜。所述方法進一步包括形成第二層氮化物半導體材料。所述第一層氮化物半導體材料、所述氮化物夾層、以及所述第二層氮化物半導體材料可以具有至少大約0. 5 Mffl的組合厚度。所述氮化物半導體材料可以具有第二晶格常數使得所述第一層氮化物半導體材料在所述基本未應變的氮化物夾層的一側比所述第二層氮化物半導體材料在所述基本未應變的氮化物夾層的另一側較少地拉伸應變。所述第二層氮化物半導體材料在所述基本未應變的氮化物夾層的一側可以被形成為壓縮應變並且所述第一層氮化物半導體材料在所述基本未應變的氮化物夾層的另一側可以被形成為拉伸應變。所述方法可以進一步包括在形成所述第二層氮化物半導體材料之前直接在所述基本未應變的氮化物夾層上形成不連續掩模層。根據另外的實施例的形成半導體結構的方法包括在包含H2的反應器室中加熱矽襯底、在所述反應器室中提供含矽氣體、以及其後在所述襯底上形成成核層。所述成核層可以包括Α1Ν。所述方法可以進一步包括在使含矽氣體流過襯底前利用氫氟酸和/或緩衝氧化物刻蝕溶液清潔所述襯底。形成所述成核層可以包括在大約1000°C到大約1100°C的溫度下形成所述成核層。所述含矽氣體可以包括SiH4、Si2H6, SiCl4, SiBr4^P /或Si3N4。提供所述含矽氣體可以包括在大約1000°c的溫度下並且在大約0. 2個大氣壓下使所述含矽氣體流過襯底。 所述含矽氣體可以由包括反應器的一個或多個部件的塗層的矽源、或放置在反應器中襯底上遊的固體矽產生。在一些實施例中，含矽氣體與H2的比率是大約10_7:1。


圖1是根據本發明的實施例的半導體結構的側截面圖。圖IA是根據本發明的實施例的鋁濃度與漸變層厚度的關係曲線圖。圖2是根據本發明的另外的實施例的半導體結構的側截面圖。圖3是根據本發明的另外的實施例的半導體結構的側截面圖。圖4是根據本發明的另外的實施例的半導體結構的側截面圖。圖5是根據本發明的實施例的結構的曲率和反射係數的圖。圖6A和6B是根據本發明的實施例的結構的曲率和反射係數的圖。圖7A和7B是示出根據本發明的實施例的氮化物層的表面形態的照片。圖8A和8B是根據本發明的實施例的結構的曲率和反射係數的圖。圖9A和9B是根據本發明的實施例的結構的曲率和反射係數的圖。圖10AU0B和IOC是示出根據本發明的實施例的氮化物層的表面形態的照片。
具體實施例方式現在將參考附圖在下文中更充分地描述本發明，在所述附圖中示出本發明的優選實施例。然而本發明可以被具體實施為許多不同的形式並且不應當被理解為局限於這裡所述的實施例；更確切地說，提供這些實施例使得本公開將是全面和完整的，並且這些實施例將會向本領域技術人員完全傳達本發明的範圍。貫穿全文類似的數字指的是類似的元件。 此外，附圖中示出的多個層和區域是被示意性示出的。因此，本發明並不限於附圖中所示的相對大小和間隔。正如本領域技術人員也將理解的，這裡提及的形成在襯底或其它層「上面」的層可以指的是直接形成在該襯底或其它層上面的層或者指形成在形成於該襯底或其它層上的插入層上的層。本發明的實施例可以提供相對厚的、具有減小的平均應變的高質量氮化物半導體結構。氮化物半導體材料的厚外延層可能尤其適合和襯底去除技術一起使用以形成無襯底半導體器件。另外，本發明的實施例可以提供氮化物半導體結構，所述氮化物半導體結構可以在提供襯底和/或用來形成半導體襯底的晶種中被利用。所述氮化物半導體結構包括用於減小結構中的內建(build-up)應變的半導體夾層或層，使得所述結構的平均應變在期望的溫度下被減小。例如，夾層結構可以被設計成在室溫下或在另外的重要溫度例如有源層生長溫度下使結構中的平均應變最小化。以下參考III族氮化物基半導體結構描述本發明的實施例。然而，正如本領域技術人員根據本公開將理解的，本發明的實施例可以有利地與其它半導體材料一起被使用。 正如這裡所使用的，術語「III族氮化物」指的是在氮和元素周期表的III族中的元素(通常是鋁(Al)、鎵(Ga)、硼(B)和/或銦(In))之間形成的那些半導體化合物。該術語還指的是三元和四元化合物，例如AlGaN和AlInGaN。正如本領域技術人員清楚理解的，III族元素可以與氮結合以形成二元化合物(例如GaN)、三元化合物(例如AlGaN、AlInN)、以及四元化合物(例如AlhGaN)。這些化合物都具有實驗式，其中一摩爾氮與總計一摩爾III族元素結合。因此，例如Alx^vxN (其中0 ( χ ( 1)的化學式經常被用來描述它們。本發明的一些實施例在圖1的截面圖中被示意性地示出。在本發明的特定實施例中的半導體結構IOA包括襯底12，所述襯底12可以包括例如矽、碳化矽和/或藍寶石。成核層14例如氮化鋁層在襯底12上並且在襯底和該結構的其餘部分之間提供晶體結構的過渡。碳化矽比藍寶石(Al2O3)或矽具有更接近III族氮化物的晶格匹配，所述藍寶石(Al2O3)是用於III族氮化物器件的非常普遍的襯底材料。所述更接近的晶格匹配可以比通常可在藍寶石或矽上得到的晶格匹配產生更高質量的III族氮化物膜。碳化矽也具有很高的導熱性使得碳化矽上的III族氮化物器件的總輸出功率通常不像相同器件形成在藍寶石上的情況中那樣受襯底的熱耗散限制。而且，半絕緣碳化矽襯底的可用性可以提供器件隔離和減小的寄生電容。在其中襯底12將被除去的實施例中，矽襯底可能是合適的， 因為大直徑的矽晶片通常是可用的並且矽可能比碳化矽或藍寶石更容易除去。儘管在此參考矽或碳化矽襯底描述了本發明的一些實施例，但是本發明的實施例可以利用任何合適的襯底，例如藍寶石、氮化鋁、氮化鋁鎵、氮化鎵、6仏8、1^0、&10、1^0、& 等。在一些實施例中，合適的成核層也可以形成在襯底上。適合在本發明的實施例中使用的SiC襯底是由例如本發明的受讓人Durham，N. C.的Cree，he.製造的，並且用於製造SiC襯底的方法在例如美國專利No. Re. 34，861 ；No. 4, 946, 547; No. 5, 200,022;和No. 6，218，680中被描述，在此併入其全部內容作為參考。類似地，III族氮化物的外延生長技術已經在例如美國專利No. 5,210,051 ； No. 5, 393,993; No. 5，523，589; No. 5，292，501中被描述，在此併入其全部內容作為參考。
6
在本發明的另外的實施例中，所述襯底可以是例如利用外延橫向過生長(ELOG) 或懸空外延(pendeo-印itaxial)生長技術製造的GaN基襯底。這種技術的實例在題為"GALLIUM NITRIDE SEMICONDUCTOR STRUCTURES INCLUDING A LATERAL GALLIUM NITRIDE LAYER THAT EXTENDS FROM AN UNDERLYING GALLIUM NITRIDE LAYER」 的美國專利 No. 6，051，849、1988 年 2 月 27 日提交的題為 「GALLIUM NITRIDE SEMICONDUCTOR STRUCTURES INCLUDING LATERALLY OFFSET PATTERNED LAYERS」的美國專利申請序列號No. 09/525，721、題為"METHODS OF FABRICATING GALLIUM NITRIDE SEMICONDUCTOR LAYERS BY LATERAL GROWTH FROM SIDEffALLS INTO TRENCHES, AND GALLIUM NITRIDE SEMICONDUCTOR STRUCTURES FABRICATED THEREBY」的美國專利No. 6，265，289 以及題為「PENDEOEPITAXIAL GALLIUM NITRIDE SEMICONDUCTOR LAYERS ON SILICON CARBIDE SUBSTRATES」 的美國專利 No. 6，177，688中被描述，在此併入其公開的全部內容。另外，在這樣的生長技術之前可以利用本發明的實施例以便提供氮化鎵基層，後來的氮化鎵基層被提供在該氮化鎵基層上。此外，在題為「STRAINCOMPENSATED SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATING STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES」 的美國專利 No. 6,841 ，001中描述的應變補償技術(在此併入其公開的全部內容)可以與本發明的一些實施例一起使用。如上所述，本發明的一些實施例可以採用矽襯底。當使用矽襯底時，最初可以在氫和矽烷(SiH4)或另一種活性矽源的氣氛中加熱該襯底，其既可以防止/阻止在襯底上形成 SiN並且也可以從襯底除去任何Si02。由於襯底上存在SiN和/或SiO2會消極地影響襯底上生長的層的形態，因此通常期望除去或防止/阻止在襯底上形成SiN和/或Si02。由矽烷提供的活性矽會消耗任何氧或氮，否則所述氧或氮會在加熱和脫附期間與矽襯底反應並且形成非晶/多晶SiA和/或SiN。添加少量矽烷流也可以防止或減緩矽襯底的腐蝕/分解。由此可以保持基本純淨的矽襯底表面，允許在其上生長具有比別的方式更小的拉伸應變(更大的壓縮應變)的更高質量的III族氮化物材料。上述的矽烷預處理可以通過允許一些殘餘的III族氮化物從先前的運行或欠純淨環境沉積來提高生產過程的成品率和/或產量。此外，上述的矽烷預處理可以允許在反應室內使用一些石英部件而沒有不利影響。使矽烷在矽襯底上流動可以與常規矽預處理工藝形成對比，在常規矽預處理工藝中，在純淨的H2環境中加熱矽襯底以從襯底除去殘餘的Si02。除了殘餘的SiA外，熱H2氣也會腐蝕其它包含化合物的氧或氮，例如SW2部分或從先前運行殘餘的氮化物沉積物。通過吐氣體被釋放的氧和/或氮可以被運輸到襯底，在那裡它可以形成新的沉積物。此外， 可以通過H2氣從襯底除去矽原子，其會使矽表面變粗糙。此外，HF腐蝕和/或緩衝氧化物刻蝕(BOE)可以被用來從襯底除去殘餘的Si02。在一些實施例中，少量矽烷流過矽襯底以在脫附溫度下在Si上獲得大約等於平衡蒸氣壓的蒸氣壓。例如，在0.2個大氣壓和大約1000°C的溫度下，可以使用SiH4與氫的比率為大約10_7: 1的運載氣體。流過太多矽烷可能導致矽沉積並且從而使沉積的III族氮化物外延層表面更粗糙。代替矽烷或除了矽烷外還可以使用其它矽源例如Si2H6、SiCl4、 SiBr4、Si3N4、反應器部件的塗層、或放置在上遊的固體矽。再次參考圖1，為了在矽襯底上生長AlN成核層，期望最初僅流過鋁源氣體，例如三甲基鋁(TMA)，並且然後流過氮源氣體以形成A1N。通過最初流過鋁源氣體而沒有任何氮源氣體，可以阻礙、減少或防止在矽襯底上形成SiN。可以在例如處於大約1000°C到大約 IlOO0C的範圍內的相對高的生長溫度下生長AlN層。如果成核層被生長得太熱，它可能會具有差的形態。矽襯底上所得到的AlN層可以包封矽襯底以減少或防止在隨後步驟中襯底中的矽與氮反應形成SiN。雖然在隨後的處理步驟中可能會沉積SiN，但是它可能是通過源氣體的反應形成的，而不是通過與矽襯底反應形成的。所述AlN層也可以充當成核層14，其為隨後氮化物半導體材料的生長提供模板。 成核層可以具有大約0.1 Mffl到大約0.6 Mffl的厚度。在一些實施例中，成核層14可以包括多個子層。仍舊參考圖1，半導體結構10包括成核層14上的漸變層20。漸變層20可以提供從成核層14的晶體結構到不同晶體結構的過渡。例如，雖然成核層可以包括氮化鋁，但是期望最後在所述結構上生長GaN層。因此，漸變層20可以提供從AlN到GaN的相對平滑的過渡。例如，漸變層20可以在成核層14與GaN的界面處從包括AlxGai_xN的組分逐漸變化。 在一些實施例中，該漸變可以從x=l (即從AlN)開始。在其它實施例中，該漸變可以從包括大約30%的GaN (x=0. 7)的合金(alloy)開始變化。在圖IA中示出一些可能的鋁輪廓。正如其中所示的，在層14中鋁濃度是100% Cx=Do在一些實施例中，在漸變層20中的鋁濃度可以從100%到0%逐漸變化，如曲線501 所示。在其它實施例中，鋁濃度可以從較低的百分比例如70% (x=0. 7)向下逐漸變化到0%， 如曲線502所示。漸變層20的起始鋁組分可能影響結構中的應變。例如，如果漸變層20的漸變從 x=l開始(即從AlN開始)，則在給定溫度下在所得到的結構中可能會存在太大的壓縮應變， 其會使晶片破裂和/或斷裂。在較低的鋁組分(例如x=0. 7)開始漸變可以使結構具有更平衡的應變。通常，期望在將會使整個結構中的應變平衡的水平下選擇漸變層20中的起始鋁百分比使得晶片在給定溫度例如InGaN生長溫度(在大約700°C到大約800°C的範圍內)下將具有較小彎曲，而在室溫下不引起太多張應力。參考圖1，在本發明的一些實施例中，在高溫(例如> IOO(TC)下在矽襯底上沉積半絕緣AlN成核層14。接著，在高溫(例如> 1000°C)下在AlN成核層上沉積半絕緣AlxGiVxN 層以提供漸變層20。可以調整生長條件(例如溫度、壓強、V/III比率、生長速度、厚度等) 以使漸變層20不與AlN層14 一致地應變。優選地，漸變層20最初將利用相對低的核密度 (例如<109cm_2)以三維模式開始生長。正如本領域技術人員根據本公開將理解的是，詳細的生長條件可以根據反應器幾何形狀而不同，並且因此可以被相應調整以獲得具有期望特性的AlGaN。在漸變層20上可以提供GaN和/或AlxGi^xN (χ 0. 1)的氮化物層Μ。X射線衍射結晶學可以被用來確定所得到的氮化物層M的應變晶格常數。如果所得到的氮化物層M不具有期望的應變面內晶格常數，則可以調整氮化物層M的組分和/或生長條件以提供期望的應變面內晶格常數。通常，當成核層14包括AlN時，氮化物層M可以從壓縮應變開始，因為GaN的a 面晶格常數大於AlN的a面晶格常數。(通常，a面晶格常數指的是對於沿(0001)方向生長的材料的材料中原子之間的橫向距離)。然而，由於氮化物層M生長得較厚，因此它可能易於變得更拉伸應變。
為了減小結構IOA中的總應變，可以在氮化物層M內提供一個或多個基本弛豫的夾層30。夾層30具有未應變晶格常數，所述未應變晶格常數與氮化物層M的未應變晶格常數不匹配。特別是，在生長溫度下夾層30可以具有比氮化物層M的未應變晶格常數小的未應變晶格常數。弛豫的夾層30本質上可以充當用於隨後外延生長的準理想襯底層，所述準理想襯底層可以將生長在其上的氮化物材料的初始應變重新設置(reset)為更壓縮的 (較少拉伸)。由於氮化物層M被生長為大的厚度(例如大約0.5 Mffl或更大)，所以所述層的材料組分在生長溫度下易於變得更拉伸應變。當材料被冷卻到較冷的溫度(例如室溫或較冷的材料生長溫度)時，氮化物層M和襯底12之間的熱膨脹係數(CTE)的差可能易於使氮化物層M變得更拉伸應變，其最後可能導致不合需要的晶片彎曲和/或破裂等級。然而，由於夾層30被生長為氮化物層M內的弛豫層，生長在夾層30上的該部分氮化物層M至少最初可以比直接在夾層30下面的該部分氮化物層M更壓縮應變。因此， 整個結構的平均應變會比沒有夾層30的情況更壓縮。因此，當結構IOA被冷卻到更低的溫度時，結構10可以具有減小的拉伸應變水平，其會減少晶片彎曲和/或破裂。可以通過選擇合適的材料組分、厚度和生長溫度將夾層30生長為弛豫層以使夾層30不會假應變到氮化物層M的下面部分，所述夾層30生長在其上。例如，夾層30的未應變晶格常數可能十分不匹配氮化物層M的晶格常數(夾層30形成在所述氮化物層M之上)使得當夾層30達到某個厚度例如大約150 nm的厚度時易於破裂。夾層30的破裂會釋放層中的應變，使它變得弛豫。為了具有充分不匹配的未應變晶格常數以便引起弛豫，夾層 30可以包括大約50%或以上的鋁濃度。此外，大約700°C到大約800 °C的生長溫度可以有助於夾層30的弛豫。然而，應當理解的是，夾層30並不需要破裂來被弛豫，取決於用來形成夾層30的生長條件。例如，夾層30可以被形成為具有高位錯缺陷密度的弛豫層。在一些實施例中， 夾層30或其一部分可以是晶體、多晶、非晶、高度無序和/或這些的組合以提供弛豫層。將被理解的是，在一些實施例中，夾層30可以包括多個子層和/或可以包括一個或多個漸變層。夾層30可以包括一個或多個InAIGaBN層。此外，SiN和/或MgN層可以被併入夾層30內。在一些情形下可以用少量P或As取代N。在氮化物層M中提供至少一個夾層30可以改善結構IOA的表面形態。然而，當包括更多的夾層30時結構IOA的表面形態可能會變得更差。在一些實施例中，夾層30可以包括多個InAIN:Si/GaN:Si對或InAIGaN=Si/ GaNiSi對。在形成夾層30的過程中，銦(或其它具有低結合比的材料例如Sn)可以被用作表面活性劑、位錯運動改良劑和/或點缺陷改良劑。此外，夾層30可以和與AWaN具有大的晶格失配的材料例如InN融合(alloy)。這種融合可以使所述層更順從(compliant)和 /或可以減小所述層中的應力。夾層30的半導體材料具有與隨後生長的外延層的半導體材料類似的結構特性 (例如類似的晶體結構和取向)，但是具有與氮化物層M的晶格常數十分不匹配的未應變晶格常數使得形成在夾層30上的該部分氮化物層M將至少最初是處在壓縮應變下。為了使氮化物層M處於壓縮應變，夾層30可以具有生長溫度下的未應變晶格常數，所述未應變晶格常數小於氮化物層M在生長溫度下的未應變晶格常數。在本發明的特定實施例中，夾層 30可以在大約800 °C的生長溫度下被生長為基本未應變層，並且當所述結構從生長溫度冷卻時可以在層30中引起應變。在本發明的一些實施例中，夾層30可以包括III族氮化物，例如AKkiN或 AlInGaN0然而，在本發明的其它實施例中，夾層30也可以包括其它半導體材料，例如SiGe、 GaAs等。在本發明的特定實施例中，夾層30可以利用摻雜劑例如Si、Ge和/或Mg進行導電摻雜。夾層30的厚度可以根據具體半導體結構而變化。例如，對於AKiaN基夾層，夾層 30的厚度可以從大約1 nm到大約1 Mm。夾層30不應當如此厚以致在夾層30周圍的更厚的層中引起破裂和/或形成實質缺陷(substantial defect)。夾層30可以具有這樣的厚度，所述厚度大到足夠被弛豫但是沒有大到使通過所述結構的垂直導電性不期望地減小很多。因此，在一些實施例中，夾層30可以具有在大約10 nm到大約20 nm的範圍內的厚度。 在特定實施例中，夾層30可以包括具有大約15 nm的厚度的A1N。在一些實施例中，夾層30可以包括具有基本均勻的鋁濃度的AWaN。在另外的實施例中，夾層30可以是AlxGi^xN層，所述AlxGi^xN層在生長期間隨著組分X的減少而漸變使得鋁濃度隨著離襯底距離的增加而減小。組分的變化可以是線性、非線性和/或階梯式的。此外，夾層30可以是短周期超晶格的AIN和GaN或AIGaN和AIGaN。在一些實施例中，夾層30可以包括硼(B)。在夾層30中存在硼可以減小夾層30 的晶格常數。然而，夾層30中硼的濃度可以被保持在將會使夾層變成多晶的濃度以下。此外，例如可以通過調整組分諸如Al組分、或夾層30的生長條件來生長夾層30， 使得如果氮化物層M的熱膨脹係數(「CTE」)大於襯底(例如GaN/SiC或GaN/Si)的熱膨脹係數則直接在夾層30上的該部分氮化物層M在生長溫度下處於壓縮應變，或者如果氮化物層M的CTE小於襯底(例如GaNAI2O3)的熱膨脹係數則直接在夾層30上的該部分氮化物層M在生長溫度下處於拉伸應變，以便氮化物層M在低於生長溫度的溫度下可以變得更接近弛豫。氮化物層M基本未應變的溫度可以被選擇為襯底除去溫度，以便於從襯底以單片形式除去氮化物層24。可替換地，氮化物層M基本未應變的溫度可以被選擇為體再生長溫度，其可以便於將氮化物層M用作仍舊附著於原始襯底的晶種。此外，可以根據器件工作溫度選擇使氮化物層M基本未應變的溫度。也可以根據中間溫度選擇使氮化物層M基本未應變的溫度使得應變絕不會超過所述結構在它的整個壽命內將經歷的所有溫度範圍內的臨界值。也可以根據工藝溫度選擇使氮化物層M基本未應變的溫度，在所述工藝溫度下重要工藝步驟出現，例如可以用作利用氮化物層M製造的最後器件的有源層的InGaN量子阱的外延生長。例如，通常使用氮化物半導體材料來形成包括薄(例如< 50A) InGaN量子阱層的發光器件，所述InGaN量子阱層通常在大約700°C到大約800°C的範圍內的生長溫度下形成，所述溫度範圍可能小於GaN的典型生長溫度。InGaN量子阱層可以是發光器件的關鍵特徵，因為所述InGaN量子阱層的質量和組分可以強烈影響LED發出的光的亮度和/或波長。 晶片彎曲和/或翹曲可能使該薄InGaN層不平坦地形成在晶片上，其會降低由晶片製造的器件的可用產率。因此，期望定製半導體結構IOA中的應變水平使得總的應變水平在^iGaN 生長溫度下被減小到可實施的程度、和/或使得晶片在hGaN生長溫度下具有較小的彎曲。在其它實施例中，期望在室溫下儘可能地減小半導體結構中的總應變水平以便例如便於晶片切割。通常，可能難以將已經基本彎曲/翹曲的晶片切割成小片(即鋸成晶片)。例如可以利用Si和/或Ge摻雜劑對夾層30進行導電摻雜。通常，期望夾層是導
10電的以便便於垂直電流在氮化物層M內傳導。特定類型的電子器件例如垂直發光二極體可能期望垂直傳導。在一些情況下，期望夾層向所得到的器件的總正向工作電壓貢獻小於大約0.1 V。即，期望夾層具有小於大約5歐姆的電阻。夾層30的電壓降由該層的電阻(R) 確定，根據以下等式所述電阻是該層的電阻率(P )的函數
其中A是夾層30的面積並且L是夾層30的厚度。因此，對於具有大約250 MmX 250 Mffl的尺寸且工作在大約20 mA的器件而言，如果夾層30具有大約0.015 Mm的厚度，則夾層 30的電阻率可能小於大約2000 ohm-cm。除了提供垂直傳導外，利用η型摻雜劑例如矽和/或鍺對夾層30摻雜可以減小夾層的晶格常數，其可以有助於使形成在夾層30上的該部分氮化物層M最初更多地壓縮應變。因此，期望利用矽以在大約IXlOw cm_3到大約IXlO21 cm_3的範圍內的濃度對夾層30 進行摻雜。為了在器件工作溫度下獲得更高的電子密度水平，期望夾層30包括在大約10% 到大約90%的範圍內的鎵。在一些實施例中，夾層30在其中可以包括分立部分30A，所述分立部分30A可以增加夾層30的電導率。分立部分30A可以包括例如具有比形成夾層30的材料的帶隙低的帶隙和/或可以具有比夾層30的材料更高的電子密度的材料(例如GaN和/或InGaN)的不連續的島(「點，，)。在題為 「Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure"白勺 Edmond 等人的美國專利No. 6，187, 606中更詳細地描述了利用分立晶體部分用於垂直電導率，在此併入其全部內容作為參考。在一些實施例中，分立部分30A可以是晶體、多晶、非晶、高度無序和/或這些的組合。在一些實施例中，分立部分30A可以以這樣的量存在所述量足以增加夾層30的垂直電導率但是所述量小於將會不利地影響夾層30的應變減小效應和/或氮化物層M的晶體質量的量。在一些實施例中，分立部分30A可以以大約0. I/Mm2和大約100/Mffl2之間的量存在，並且在一些情況下可以在大約40/μπι2和大約60/Mffl2之間。另外，分立部分30A的尺寸可以大到足以增加夾層30的垂直電導率但是小於將會不利地影響夾層30的應變減小效應和/或氮化物層M的晶體質量的尺寸。在一些實施例中，分立部分30A的直徑可以在0. 01和0. 1 μπι之間。在一些實施例中，夾層30可以被用作例如用來刻蝕除去襯底的刻蝕停層。因此， 期望夾層30相對於它形成在其中的氮化物層24具有刻蝕選擇性。例如，包含Al的夾層30， 諸如AIN、AIGaN、或AnnGaN，可以被用作GaN或InGaN氮化物層M內的刻蝕停層。例如， 當利用氟基化學物質在合適的條件下幹法刻蝕包含鋁的層時，AlF3可以形成並且阻擋進一步的刻蝕。在圖2中示出本發明的另外的實施例，其中示出半導體結構10B。半導體結構10B 包括如上參考圖1所述的襯底12、成核層14和漸變層20。半導體結構10B進一步包括漸變層20上的第一氮化物層34。所述第一氮化物層34可以包括GaN。通常，當生長所述第一氮化物層34時，它可能開始壓縮應變，因為GaN的a面晶格常數大於AlN的a面晶格常數。然而，由於所述第一氮化物層34被生長得較厚，它可能易於變得更加拉伸應變。為了重置所述結構中的應變以減小總的拉伸應變水平，可以在所述第一氮化物層34上形成基本未應變的夾層40。夾層40可以類似於以上關於圖1所述的夾層30。在形成夾層40之前，可以在所述第一氮化物層34上生長第一可選不連續掩模層 41。所述第一不連續掩模層41可以包括SiN、MgN、和/或BN並且在大約900°C的溫度下生長。所述第一不連續掩模層41可以被原位或異位沉積並且在大約20°C到大約1100°C的溫度範圍內沉積。所述溫度應當低到足以有助於控制(並且尤其是慢的)生長速率並且因而控制所述不連續層41的質量和厚度。可以使用大約700°C的溫度。類似地，可以在夾層40上形成第二可選不連續掩模層42。所述第二不連續掩模層 42可以包括SiN、MgN、和/或BN並且在大約900°C的溫度下生長。所述第二不連續掩模層 42可以被原位或異位沉積並且在大約20°C到大約1100°C的溫度範圍內被沉積。在生長夾層40以及所述可選的第一和第二不連續掩模層41、42之後，生長第二氮化物層44。在包括所述第一和/或第二不連續掩模層42的實施例中，所述第二氮化物層 44的材料可以首先生長在夾層40的表面上，而不是在掩模層42上。由於從夾層40向上生長可以靠近所述不連續掩模層部分進行，其後氮化物材料可以跨越所述掩模層部分橫向生長。因為缺陷傾向於垂直傳播比水平傳播更容易，所以在生長氮化物材料過程中的一些缺陷可以被掩模層42阻擋，其可以減少所述第二氮化物層44的缺陷密度。最初可以在使橫向生長更快並且因此便於減少缺陷的溫度下生長所述第二氮化物層44。例如，可以在大約1090°C的溫度下開始生長所述第二氮化物層44。在所述第二氮化物層44已經在所述不連續掩模層部分上方結合後，可以調整生長溫度以促進垂直生長。參考圖3，示出包括厚氮化物層70的結構10C。特別地，厚氮化物層70可以生長在1 mm厚、直徑為3英寸的(111)矽襯底12上。通常，對於更大的直徑，襯底12可以更厚。 襯底12可以包括通過浮區工藝(FZ)或丘克拉爾斯基(Czochralski) (CZ)工藝形成的襯底。在襯底12上提供0. 1 Mm厚的AlN成核層14，並且在成核層14上形成1. 7 Mm厚的漸變層20。在一些實施例中，成核層14和漸變層20的總厚度可以保持大於大約1 Mm以減小「火山(volcanoes)」的出現，所述「火山」指的是其中III族氮化物層中的穿孔允許下面的矽襯底被暴露並且被腐蝕，可能導致在Si襯底中形成腔(即Si通過所述III族氮化物層 「噴出(erupt)」)的區域。晶片的曲率可能受生長反應器內的溫度分布的影響。例如，期望在更熱的頂棚情形下開始生長成核層14，其可以在生長成核層期間導致產生更平坦的晶片。在一些實施例中，漸變層20可以從AlN到GaN連續地逐漸變化。在其它實施例中， 漸變層20可以從AlGaN到GaN逐漸變化。例如，漸變層20可以從與成核層14的界面處的 Ala7Giia3N到GaN逐漸變化。漸變層20的組分可以影響整個結構中的總應變。因此，可以鑑於結構IOC的後來的層的材料組分來選擇漸變層20的組分。在漸變層20上形成氮化物層52、54A_C和夾層60A-C的交替堆疊。特別地，在漸變層20上形成具有大約0. 6 μ 的厚度的第一氮化物層52，並且然後在所述第一氮化物層 52上形成夾層60A-C和氮化物層54A-C的交替堆疊。所述第一氮化物層52和/或氮化物層54A-C可以包括GaN。夾層60A-C中的每一個都可以具有大約15 nm的厚度，而氮化物層54A-C中的每一個都可以具有大約0.5 Mffl的厚度。在一些實施例中，可以形成總計16個夾層/氮化物層對，總厚度為大約8 Mm。氮化物層54A-C可以利用矽以大約4 X IOw cm_3的摻雜劑濃度進行導電摻雜，並且夾層60A-C可以利用矽以大約IXlO19 cm_3到大約IXlO21 cm_3的摻雜劑濃度進行導電摻雜。結構IOC的每一個氮化物層M開始壓縮應變。然而，當每個氮化物層M生長時， 它可以變得更拉伸應變。為了減小所述結構的總應變和/或使結構IOC的總應變較少拉伸， 在氮化物層54A-C之間周期性地形成多個基本弛豫的夾層60A-C以重置結構IOC中的應變水平。即，在每個基本弛豫的夾層60A-C被形成之後，生長在夾層60A-C上的下一氮化物層 54A-C開始比直接在夾層60A-C之下的材料壓縮應變(或較小拉伸應變)。因此，當形成整個半導體結構IOC時，它可以比不包括夾層60A-C的相應結構具有更小的拉伸總應變。為了增加結構IOC的上部中的垂直電導率或為了其它目的，例如應變更改，夾層 60A-C的材料組分、摻雜、和/或其它特性可以從層到層地改變。例如，在一些實施例中，在結構IOC的底部附近(即在第一 GaN層52或襯底12附近)的夾層60可以具有第一鎵濃度， 而所述結構的頂部附近(即在襯底12對面)的夾層60A-C可以具有第二鎵濃度，所述第二鎵濃度大於所述第一鎵濃度。在一些實施例中，第一夾層60A可以具有大約20%的鎵濃度，而第三夾層60C可以具有大約50%的鎵濃度。夾層60A-C的鎵濃度可以影響結構中的應變以及夾層的垂直電導率。例如，具有更大鎵濃度的夾層可以使整個結構更拉伸應變，但是可以提供更好的垂直電導率。另一方面，具有較低鎵濃度的夾層60A-C可以具有較低的垂直電導率但是可以使整個結構更小地拉伸應變。通常，可以期望在所述結構的頂部附近提供更大的垂直電導率，因為其是結構中可以形成例如LED和/或雷射二極體的器件的部分。類似地，在一些實施例中，可以期望在所述結構的頂部附近的夾層60A-C中提供更高的摻雜濃度。因此，在一些實施例中，在夾層60A-C中的鎵濃度可以隨著夾層60A-C離襯底12 的距離的增加而增加。在一些實施例中，4 Mffl厚的GaN層可以被生長為具有小於10 Mffl的晶片彎曲的氮化物層70。此外，對於厚的氮化物層而言可以實現每小時大約12 Mffl的快生長速率。在本發明的另外的實施例中，可以從具有減小或較小拉伸的總應變的厚氮化物層 70除去襯底12。包括研磨和/或刻蝕的襯底除去技術在本領域中通常是已知的。這樣的實施例可以例如適合在生長附加半導體結構過程中用作種晶。這些獨立的低應變層可以被用作種晶用來生長更厚的體晶棒(crystal boule)，所述更厚的體晶棒又可以被切成晶片並且被用作用來生長器件的襯底。例如，利用ELOG和/或懸空外延製造技術，可以利用這樣的半導體結構提供GaN層以便進行製造。在形成上述結構的過程中，許多生長參數會影響器件中的應變。例如，漸變層20 的厚度會影響應變。製造更薄的漸變層20會導致所得到的氮化物層70的破裂增加。氮化物層M的生長溫度也可以影響器件中的應變。所述結構的頂部附近的應變可以是單個氮化物層M的厚度、以及夾層60和氮化物層M的生長溫度的函數。通常，較低的初始生長溫度會導致改善的形態。參考圖4，示出包括厚氮化物層70D的結構10D。特別地，厚氮化物層70D可以生長在1 mm厚、直徑為3英寸的(111)矽襯底12上。0.4 Mm厚的AlN成核層14形成在上述襯底12上，並且在成核層14上形成1到1. 5 Mm厚的漸變AlxGai_xN層20D。漸變層20D的厚度和/或漸變速率會影響結構IOD承受破裂的能力。例如，將漸變厚度減小3倍可能導致破裂。然而，增加漸變厚度超過大約1.7 Mm對減少另外可能發生的破裂沒有效。漸變的AlxGahN層20D可以具有從相對較高的鋁濃度例如大約75%逐漸變化的組分。因此，在一些實施例中，漸變層20D可以從與AlN成核層14的界面處的Ala75Giia25N開始，並且可以逐漸變化到組分Ala2G^l8N15將漸變層的起始鋁濃度減小到例如33%可能導致破裂。此外，將起始鋁濃度減小到67%會導致差的形態。在漸變層20D上形成氮化物層54D和夾層60D的交替堆疊。特別地，在漸變層120 上形成具有大約0. 4 Mm的厚度的第一 GaN層52D，並且然後在所述第一 GaN層52D上形成夾層60D和氮化物層MD。夾層60D可以具有大約15 nm的厚度並且可以在大約800°C的溫度下生長，而氮化物層54D可以具有大約0.5 Mm的厚度。所述GaN層可以以例如大約每小時12 Mm的相對高的生長速率生長。包括夾層60D和氮化物層54D的所述堆疊可以被重複例如8次以形成具有超過大約4 Mm的總厚度而不破裂的結構。夾層60D可以利用矽以大約2 X IO19 cm_3的濃度進行摻雜，且氮化物層54D可以利用矽以大約4 X IOw cm_3的濃度進行摻雜。在一些實施例中，包括夾層60D和0. 5 Mm厚的氮化物層54D的所述堆疊可以被重複例如16次以形成具有超過大約8 Mm的總厚度而不破裂的結構。在開始外延生長前通過在高壓下消除溫度超調量(temperature overshoot)也會引起破裂。夾層60的厚度也會影響所得到的結構的破裂。例如，形成20 nm的夾層60可以產生具有負(壓縮)彎曲並且中心無破裂的外延晶片，而形成10 nm的夾層可以產生具有正 (拉伸)彎曲並且中心無破裂的外延晶片。在最上的氮化物層MD的頂部上以較高的溫度(例如+40°C)形成另一 GaN層可能導致破裂。上述半導體結構的多個生長和/或結構參數會影響最上的氮化物層的合成應變 (resulting strain)。例如，氮化物層70的總厚度、夾層60/氮化物層M對的周期、氮化物層M的生長溫度和夾層60的生長溫度會對結構中的合成應變有影響。通常，所得到的外延晶片的曲率(其是所述外延晶片中應變的結果)可以是所述結構的總厚度以及氮化物層討的生長溫度的強函數(strong function).在外延晶片的頂部的應變可以是夾層之間的周期、夾層60的生長溫度、以及氮化物層M的生長溫度的強函數。特別地，增加夾層的生長溫度(例如從700°C到800°C)可以使所述結構的最上的氮化物層更加拉伸，而增加氮化物層討的生長溫度(例如從965°C到985°C)可以使所述結構的最上的氮化物層更加壓縮應變。此外，將夾層60/氮化物層M對的周期從0.5 Mm增加到1 Mffl可以使所述結構的最上的氮化物層更加拉伸應變。例如可以通過原子力顯微鏡方法(AFM)測量氮化物層M中的位錯密度。根據AFM， 增加氮化物層討的厚度會減小位錯密度，而增加夾層的生長溫度(例如從700°C到800°C) 會增加位錯密度。可以例如通過在晶片樣品上執行AFM並且計算晶片的預定面積中的缺陷
14數目來測量位錯缺陷。材料的PL強度也可以受多種生長和/或結構特性影響。例如，增加氮化物層70 的總厚度和/或增加氮化物層M的厚度可以增加材料的藍色PL強度，而增加氮化物層M 和/或夾層60的生長溫度可以減小藍色PL強度。通常，所述藍色PL強度表示材料中的結構缺陷。因此，通常期望減小藍色PL強度峰值。相比之下，通常期望氮化物材料具有強的帶間(GaN)PL發射。所述帶間PL發射可能最強烈地受夾層60的生長溫度的影響。特別地，增加夾層生長溫度可以減小材料的帶間 PL發射。圖5是類似於圖4中所示結構的結構的曲率的圖，除了成核層為0. 1 μπι厚、第一 GaN層52D為0. 6 Mm厚、以及夾層60D和氮化物層54D被重複十六次以形成具有超過大約 8 Mffl的總厚度的結構以外。特別地，圖5包括在矽上生長GaN過程中原位獲得的晶片曲率和反射係數與生長時間的關係曲線。在圖5中，曲率在最右邊的垂直軸上測量，而反射係數在最左邊的垂直軸上測量。較負的曲率表示材料處於壓應力下，而較正的曲率表示張應力。 如圖5中所示，所述結構顯示出基本為壓應力。如上所述，流動的矽烷可以促進比別的方式更壓縮的層的生長。例如，圖6Α和6Β 示出在有和沒有矽烷預處理的情況下對生長氮化物層的晶片曲率的影響。圖6Α的曲線505 表示在沒有矽烷預流動的情形下生長的晶片的曲率。如圖6Α中所示，在沒有矽烷預流動的情形下的晶片中的應力趨向於高度拉伸。另一方面，圖6Β的曲線507表示在有IX矽烷預流動的情形下(即在SiH4與氫的比率為大約10_7: 1的運載氣體情形下)生長的晶片的曲率。 由圖6Β顯而易見的是，在有矽烷預流動的情形下晶片中的應力在生長後較小拉伸應變，並且實際上在生長過程的重要部分內是壓縮應變。然而，流動太多矽烷可能導致所得到的結構形態差。例如，1倍的(IX)矽烷流動可以產生平滑的表面形態，如圖7Α中所示，而20倍的(20Χ)流動可能導致不平坦的表面，如圖7Β中所示。圖8Α和8Β示出生長溫度的變化對應變的影響。特別地，圖8Α和8Β是類似於圖 4中所示結構的結構的曲率的圖，除了夾層60D和氮化物層MD以1 Mm的周期重複四次以形成具有大約4 Mm的總厚度的結構以外。對於對應於圖8Α的結構，AlN成核層114在大約700°C的溫度下生長，而氮化物層54D在大約955°C的溫度下生長。對於對應於圖8B的結構，AlN夾層60D在大約800°C的溫度下生長，而氮化物層54D在大約985°C的溫度下生長。如圖8A和8B中所示，與圖8A對應的其中所述層在較低溫度下生長的結構稍微較小的壓縮應變。圖9A和9B示出夾層厚度的變化對應變的影響。特別地，圖9A和9B是類似於圖 4中所示結構的結構的曲率圖，除了在與圖9A對應的結構中夾層60D的厚度為20 nm，而在與圖9B對應的結構中夾層60D的厚度為10 nm。如圖9A和9B中所示，與圖9A對應的其中夾層為20 nm厚的結構表現出指示大壓縮應變的強負曲率，而與圖9B對應的其中夾層為 10 nm厚的結構中的應變較小地彎曲並且在生長期間具有較低的最大應變。圖10A-10C示出夾層的存在對結構形態的影響。圖IOA到IOC是類似於圖1中所示結構的結構的Nomarski (諾馬斯基)照片，除了在與圖IOA對應的結構中不包括夾層，而在與圖IOB對應的結構中單個夾層60被包含在2 Mm厚的6鄉層對中，並且在與圖IOC對應的結構中三個夾層60被包含在2 Mm厚的GaN層 中。正如圖IOA到IOC中所示，存在單個夾層60使所述結構的表面更光滑，但是存在三個夾層60開始使得表面更粗糙。雖然曲率圖例如圖5、6A、6B、8A、8B、9A和9B中的那些可以有助於理解根據本發明的一些實施例生長的外延晶片中的應力，但是本領域技術人員將理解的是，例如隨機晶片破裂、非鏡面表面形態、和/或不對稱晶片翹曲的原因可能在曲率圖中產生異常或意外的影響，並且在相同條件下生長的晶片可能產生不同和/或未預料到的結果。因此，在這裡介紹的曲率圖僅是為了示意性的目的而提供的。在附圖和說明書中，已經有本發明的公開的典型實施例，並且，儘管採用了特定術語，但是它們僅是在一般和描述性的意義上被使用並且不用於限制目的，本發明的範圍在後面的權利要求中被陳述。
權利要求
1.一種形成半導體結構的方法，包括 在包含吐的反應器室中加熱矽襯底； 在所述反應器室中提供含矽氣體；以及其後在所述襯底上形成成核層。
2.如權利要求1所述的方法，其中進一步包括在使含矽氣體流過襯底前利用氫氟酸和/或緩衝氧化物刻蝕溶液清潔所述襯底。
3.如權利要求1所述的方法，其中形成所述成核層包括在大約1000°C到大約1100°C 的溫度下形成所述成核層。
4.如權利要求1所述的方法，其中所述含矽氣體包括SiH4、Si2H6、SiCl4、SiBr4、和/或 Si3N40
5.如權利要求1所述的方法，其中提供所述含矽氣體包括在大約1000°C的溫度下並且在大約0. 2個大氣壓下使所述含矽氣體流過襯底。
6.如權利要求1所述的方法，其中所述成核層包括A1N。
7.如權利要求1所述的方法，其中所述含矽氣體與H2的比率是大約10_7:1。
8.如權利要求1所述的方法，其中提供所述含矽氣體包括在反應器的一個或多個部件上提供矽塗層、或在反應器中的襯底上遊放置固體矽。
全文摘要
本發明涉及具有夾層結構的厚氮化物半導體結構及其製作方法。一種半導體結構，包括襯底、襯底上的成核層、成核層上的組分漸變層以及組分漸變層上的氮化物半導體材料層。所述氮化物半導體材料層包括在所述氮化物半導體材料層內被隔開的多個基本弛豫的氮化物夾層。所述基本弛豫的氮化物夾層包括鋁和鎵並且利用n型摻雜劑進行導電摻雜，並且包括所述多個氮化物夾層的氮化物半導體材料層具有至少大約2.0μm的總厚度。
文檔編號H01L21/02GK102208332SQ20111013372
公開日2011年10月5日 申請日期2008年3月4日 優先權日2007年3月9日
發明者A. 小伯克 A., W. 薩克斯勒 A. 申請人:克裡公司