預驅動器及應用其的傳輸器的製作方法
2023-09-10 00:28:20
專利名稱：預驅動器及應用其的傳輸器的製作方法
技術領域：
本發明涉及一種預驅動器(Pre-driver)，且特別涉及一種具有穩定的輸出共模電壓及輸出擺幅的預驅動器。
背景技術：
傳統上，應用預驅動器(Pre-driver)在高速數字數據傳輸中的技術已存在，並被廣泛地應用在多種不同的場合中，譬如是串並轉換器(SerDes)等。一般來說，預驅動器用以提供較穩定的輸入共模電壓電平，使得配合預驅動器的高速傳輸器(High speedtransmitter)可具有較佳的輸出信號品質。然而，在傳統技術中，卻時常發生預驅動器因輸出信號擺幅(Swing)較大而遭遇操作速度及迴轉率(Slew Rate)無法兼顧的兩難局面(Trade Off)。此外,預驅動器的輸出信號的上升及下降迴轉率不同、共模電壓電平不夠穩定、對於電源噪聲相當敏感等亦為常 見。連帶著，高速傳輸器的信號品質也受到影響。因此，如何設計出可有效提供協調的輸出信號擺幅、操作速度及迴轉率等參數，併兼具良好共模電壓控制及迴轉率控制的預驅動器，為業界不斷致力方向之一。
發明內容
本發明有關於一種預驅動器(Pre-driver)，其可具有穩定的輸出共模電壓電平、受限制的輸出信號擺幅，以及對稱的上升及下降迴轉率、協調的操作速度及迴轉率等優點。根據本發明的第一方面，提出一種預驅動器，其可用於驅動一傳輸器。此預驅動器包括第一至第四電晶體及第一、第二阻抗元件。第一電晶體電性連接於第一差動輸出端及第一節點之間，並具有柵極電性連接至第一差動輸入端。第二電晶體電性連接於第二差動輸出端及第一節點之間，並具有柵極電性連接至第二差動輸入端。第三電晶體電性連接於第一差動輸出端及第二節點之間，並具有柵極電性連接至第一差動輸入端。第四電晶體電性連接於第二差動輸出端及第二節點之間，並具有柵極電性連接至第二差動輸入端。第一阻抗元件電性連接於第一差動輸出端及第三節點之間。第二阻抗元件電性連接於第二差動輸出端及第三節點之間，其中第三節點被偏壓至預設電壓。根據本發明的第二方面，提出一種傳輸電路，其中包括上述的預驅動器及電性連接至預驅動器的一傳輸器，其分別響應於差動輸入信號產生差動輸出信號及響應於差動輸出信號以產生輸出驅動信號。根據本發明的第三方面，提出一種預驅動器，其可用於驅動一傳輸器。此預驅動器包括第一至第四電流路徑、及第一、第二阻抗元件。第一電流路徑電性連接於第一差動輸出端及第一節點之間，響應於第一差動輸入信號而導通或切斷。第二電流路徑電性連接於第二差動輸出端及第一節點之間，響應於第二差動輸入信號而導通或切斷。第三電流路徑電性連接於第一差動輸出端及第二節點之間，響應於第一差動輸入信號而導通或切斷。第四電流路徑電性連接於第二差動輸出端及第二節點之間，響應於第二差動輸入信號而導通或切斷。第一阻抗元件電性連接於第一差動輸出端及第三節點之間。第二阻抗元件電性連接於第二差動輸出端及第三節點之間，其中第三節點被偏壓至預設電壓。根據本發明的第四方面，提出一種傳輸電路，其包括上述的預驅動器及電性連接至預驅動器的傳輸器，分別響應於差動輸入信號以產生差動輸出信號及響應於差動輸出信號以產生輸出驅動信號。為了對本發明的上述及其他方面有更佳的了解，下文特舉優選實施例，並配合附圖，作詳細說明如下
圖I繪示依照一實施例的預驅動器的電路示意圖。圖2繪示依照一實施例的應用預驅動器I的傳輸器的電路示意圖。 圖3依據一實施例，圖I中的差動輸出信號的波形圖。主要元件符號說明I :預驅動器10、20a:電流源11、12 :第一阻抗、第二阻抗15:操作電壓產生電路20:偏壓電路M1-M7 :第一至第七電晶體NO+、NO-:非反相輸出端、反相輸出端NI+、NI-:非反相輸入端、反相輸入端N1-N3 :第一至第三節點R1、R2:電阻元件Vb:輸出電壓VC:操作電壓Vr :可變電阻20b :運算放大器2 :傳輸器
具體實施例方式請參照圖1，其繪示依照本發明的一實施例的預驅動器的電路示意圖。預驅動器(Pre-driver) I可響應於一差動輸入信號來產生一差動輸出信號。此差動輸入信號包括非反相輸入信號成分DIP及反相輸入信號成分DIN,其分別由非反相輸入端NI+及反相輸入端NI-所接收。差動輸出信號則包括非反相輸出信號成分VIP及反相輸出信號成分VIN,其分別由非反相輸出端NO+及反相輸出端NO-所輸出。如圖I所示，預驅動器I可包括串接的第一電晶體Ml及第三電晶體M3，以及串接的第二電晶體M2及第四電晶體M4。第一及第二電晶體Ml及M2，為第一型(譬如為P型)電晶體，而第二及第四電晶體M2及M4，則為第二型(譬如為N型)電晶體。第一及第三電晶體Ml及M3，分別電性連接於非反相輸出端NO+及一節點NI之間，以及電性連接於非反相輸出端NO+及一節點N2之間，並且兩者的柵極均電性連接至反相輸入端NI-。類似地，第二及第四電晶體M2及M4，分別電性連接於反相輸出端NO-及節點NI之間，以及電性連接於反相輸出端NO-及節點N2之間，並且兩者的柵極皆電性連接至非反相輸入端NI+。此外，預驅動器I還可還包括第一阻抗元件11及第二阻抗元件12，其中第一阻抗元件11電性連接於非反相輸出端NO+及一節點N3之間，而第二阻抗元件12則電性連接於第二輸出端NO-及該節點N3之間。第一及第二阻抗元件11及12，兩者於較佳的情況下可實施為被動負載，譬如為圖中所示的電阻元件Rl及R2。以下將詳述，在較佳的情況下，為使差動輸出信號(即輸出信號成份DIP及DIN)達到良好的信號特性，可設計第一阻抗元件11及第二阻抗元件12具有相同的阻抗值。此外，預驅動器I還可再包括一偏壓電流源10，其電性連接於節點N2及一參考電 壓(譬如為地)之間，用以提供操作電流IS1。此外，預驅動器I也可還包括一偏壓電路20，其電性連接至節點N3，用以對節點N3進行偏壓至一預設電壓。在第一及第二阻抗具有相同的阻抗值的較佳的實施例中，該預設電壓可設計為等於所欲的差動輸出信號的共模電壓電平VC0M，即(VIP+VIN)/2。此外，預驅動器I也可包括一主動負載，譬如為第五電晶體M5，其可電性連接於一電壓源VDD及節點NI之間，用以提供一電流至至第一至第四電晶體Ml至M4，且此電流可依據偏壓電路20所輸出的一輸出電壓Vb來改變。在較佳的情況下,輸出電壓Vb可設定為使第五電晶體M5所提供的穩態電流等於操作電流ISl。須注意，在其他實施例中，偏壓電流源10及偏壓電路20分別可設置於預驅動器I的外部。圖I亦顯示偏壓電路20的細部電路的一實施例。如圖I所示，偏壓電路20可包括運算放大器20b以及一操作電壓產生電路15。運算放大器20b具有一輸入端(譬如反相輸入端)電性連接至操作電壓產生電路15以接收一操作電壓VC，以及具有另一輸入端(譬如非反相輸入端)電性連接至節點N3以對節點N3進行偏壓。由於非反相輸入端及反相輸入端間具有虛短路特性，因此運算放大器20b的非反相輸入端的電壓電平實質上可等於反相輸入端的電壓電平，即等於操作電壓產生電路15所輸出的操作電壓VC的電平。結果，節點N3可被偏壓至操作電壓VC的電平。操作電壓產生電路15被配置以產生操作電壓VC來提供至運算放大器20b。如前所述，在第一及第二阻抗11及12具有相同的阻抗值的優選實施例中，操作電壓VC的電平可設計為等於差動輸出信號的共模電壓電平VC0M。圖I亦顯示操作電壓產生電路15的細部結構的一優選實施例。如圖I所示，操作電壓產生電路15可包括可變電阻Rv、第六及第七電晶體M6及M7、電流源20a及運算放大器20b。電流源20a用以提供電流IS2，其流經可變電阻Rv、第六及第七電晶體M6及M7 (其中第七電晶體M7的柵極可電性連接至一偏壓NB)，而決定操作電壓VC的電平。可變電阻Rv為一選擇性的元件，其可根據工藝偏移或設計需求等因素來加以調整，以使操作電壓VC達到所要的電平。值得注意的是，操作電壓產生電路15的設計可考慮與預驅動器I所搭配使用的傳輸器相匹配，方以達到最佳性能。舉例而言，本實施例的電晶體M6及M7採用NMOS電晶體，其與圖2所示的傳輸器的實施例的NMOS電晶體側類似(即匹配)，因此可克服因工藝、溫度、電源所導致的變動，並且尤其適用於傳輸器的輸出驅動信號的共模電壓電平(即(V0P+V0N)/2)接近於零(即地)電平的情況。同理可類推，在傳輸器的輸出驅動信號的共模電壓電平接近於電壓源VDD的電平的情況下，操作電壓產生電路15的設計則可採用與傳輸器的PMOS電晶體側類似的PMOS電晶體組合。此外，運算放大器20b也可提供一輸出電壓Vb，其電性連接至主動負載的控制端(在此實施例中為電晶體M5的柵極)，以形成一反饋路徑來穩定節點N3的電壓電平。詳細地講，倘若節點N3的電平因環境幹擾等因素發生變動，輸出電壓Vb的電平亦會隨之變動，進而調整電晶體M5所提供的電流及節點N3的電壓電平。結果，節點N3可以穩定地維持在操作電壓VC的電平。當差動輸入信號的非反相及反相輸入信號成分DIP及DIN分別轉換為高信號電平及低信號電平時，第二電晶體M2及第三電晶體M3處於切斷狀態，而第一電晶體Ml及第四電晶體M4則處於導通狀態。如此一來，電晶體M5及Ml、M4及偏壓電流源10形成電流路徑，使操作電流ISl可依序地流經節點NI、非反相輸出端NO+、電阻元件R1、節點N3、被動負 載R2、反相輸出端NO-及節點N2。結果，差動輸出信號的信號成分VIP及VIN即分別轉換為高信號電平及低信號電平，並且相對於穩定偏壓的節點N3的電平，其大小分別實質上可等於(RlXISl)及(R2XIS1)。反之，當差動輸入信號的非反相及反相信號成分DIP及DIN分別轉換為低信號電平及高信號電平時，第二電晶體M2及第三電晶體M3處於導通狀態，而第一電晶體Ml及第四電晶體M4則處於切斷狀態。如此一來，電晶體M5及M2、M3及偏壓電流源10形成電流路徑，使操作電流ISl可依序地流經較高對準節點NI、反相輸出端NO-、被動負載R2、節點N3、電阻元件R1、非反相輸出端NO+及節點N2。結果，差動輸出信號的信號成分VIP及VIN分別可轉換為低信號電平及高信號電平，並且相對於穩定偏壓的節點N3的電平，其大小分別實質上可等於(RlXISl)及(R2XIS1)。請參照圖2，其繪示依據一範例的傳輸器的電路示意圖，其於一傳輸電路中可與圖
I所示的預驅動器I搭配使用。在此範例中，預驅動器I提供差動輸出信號至傳輸器2，以驅動傳輸器2產生一輸出驅動信號,其中該輸出驅動信號可具有非反相信號成分VOP及反相信號成分V0N。值得注意的是,傳輸器2可與操作電壓產生電路15接收相同的偏壓NB以決定其操作電流。須注意，圖2所示的傳輸器僅作範例之用，有種種不同的傳輸器可與圖I的預驅動器搭配使用。以下將詳述圖I的預驅動器I所輸出的差動輸出信號於各方面皆具有良好的信號特性，因此可同時滿足驅動傳輸器所需的種種不同的要求。擺幅穩定圖3依據一實施例，顯不圖I中的差動輸出信號的非反相及反相信號成分VIP及VIN的波形圖。依據前述的操作過程，圖I的實施例的預驅動器I可提供擺幅實質上穩定為ISlX (R1+R2)的差動輸出信號。共模電壓電平穩定另外，在對稱及匹配的電路結構下，差動輸出信號更可具有穩定的共模電壓電平VCOM。具體來說，在較佳的情況下，可設計第一阻抗元件11的阻抗與第二阻抗元件12的阻抗為實質上相等(在此實施例中，即Rl = R2)。在更佳的情況下，可設計第一及第二電晶體Ml及M2為相匹配，以及設計第三及第四電晶體M3及M4為相匹配。依據前述的操作過程，由於節點N被穩定偏壓於電壓電平VC，因此不論是非反相或反相輸出信號成分VIP或VIN，其高及低信號電平，相對於節點N3的穩定偏壓VC，其大小皆可實質上等於Rl X ISl =R2XIS1。簡單地說，差動輸出信號的共模電壓電平VCOM即可穩定於所欲的電壓電平VC。上升及下降迴轉率相同另外，在對稱及匹配的電路結構下，差動輸出信號的電平上升切換(Rising)及電平下降切換的迴轉率可達到實質上相同。在一優選實施例中，可設計非反相輸出端NO+及反相輸入端NO-每一個的充電路徑及放電路徑為互相對稱。換句話說，對於非反相輸出端NO+而言，可設計其電平提升驅動電路(於圖I所示的實施例即是電晶體Ml)及電平拉低驅動電路(即是電晶體M3)具有對稱的電路結構及電路阻抗。類似地，對於反相輸出端NO-而言，可設計其電平提升驅動電路(即是電晶體M2)及電平拉低驅動電路(即是電晶體M4)具有對稱的電路結構及電路阻抗。據此，非反相輸出信號成分VIP及反相輸出信號成分VIN每一個的電平上升(Rising)時間可實質上等於電平下降(Falling)時間。簡單地說，差動輸出信號的電平上 升切換及電平下降切換的迴轉率可達到實質上相同。連帶著，差動輸出信號的共模電壓電平也較能在上升及下降期間維持穩定。高速操作、低電磁幹擾及低耦合量由於預驅動器I的差動輸出信號的擺幅受限於ISlX (R1+R2)，亦即充電或放電電平只有ISlX (R1+R2)，因此相較於迴轉率與操作速度常常無法兼顧的傳統預驅動器，預驅動器I可同時達到低迴轉率及高操作速度的優點。此外，由於具有低的迴轉率，電磁幹擾(Electromagnetic Interference ；EMI)效應也可降低。再者，由於差動輸出信號的擺幅受限於ISlX (R1+R2)，因此可降低差動輸入信號(DIP與DIN)與輸出驅動信號(V0P與V0N)之間的耦合量，進而改善輸出驅動信號的抖動，譬如是具有較穩定的共模電壓電平。值得注意的是，圖I的實施例的主要精神在於第一及反相差動輸出節點NO+及NO-之間設置有一由第一阻抗11及第二阻抗12構成的分壓電路，因此可穩定差動輸出信號的擺幅為ISl (R1+R2)。此外，通過使用一偏壓電路以將節點N3穩定偏壓於一預設電壓，因此可穩定差動輸出信號的共模電壓電平。因此，可有種種不同變化型式來實現此精神。舉例而言,在圖I所示的實施例中，第一及第四電晶體Ml及M2作為第一及第二充電電流路徑，而第三及第四電晶體M3及M4則作為第一及第二放電電流路徑。當DIN為低電平且DIP為高電平時，第一充電電流路徑及第二放電電流路徑同時導通，而第二充電電流路徑及第一放電電流路徑同時切斷，電流ISl可從節點NI流經第一充電電流路徑、第一阻抗11、節點N3、第二阻抗12、第二放電電流路徑而至節點N2，從而提高非反相差動輸出NO+的電平而降低反相差動輸出NO-的電平。反之，當DIN為高電平且DIP為低電平時，第一充電電流路徑及第二放電電流路徑同時切斷，而第二充電電流路徑及第一放電電流路徑則同時導通，電流ISl即可從節點NI流經第二充電電流路徑、第二阻抗12、節點N3、第一阻抗11、第一放電電流路徑而至節點N2，從而降低非反相差動輸出NO+的電平而提高反相差動輸出NO-的電平。因此，本發明並不限制第一及第二充電電流路徑及第一及第二放電電流路徑的細部結構。在其他實施例中，可根據需求而輕易採用種種不同連接及個數的電晶體及其他電路元件的搭配及連接的組合來分別實施第一及第二充電電流路徑及第一及第二放電電流路徑。此外，值得注意的是，在此實施例中，使用電阻元件11及12來作範例說明之用，然而有種種不同的電路元件可用來實施第一及第二組抗元件11及12。舉例而言，在其他實施例中，電阻元件可替換為電容、固定偏壓的電晶體...等等。此外，亦須注意，在此實施例中，主動負載使用第五電晶體M5來作範例說明之用，然而在其他實施例中，可採用種種不同的電路元件及組合來實施該主動負載，只要能形成一反饋路徑以穩定節點N3的電平即可。此外，亦須注意，圖I中所 示的偏壓電路20及操作電壓產生電路15僅作範例之用，有種種不同的已知電路可採用以對節點N3進行偏壓及產生操作電壓VC。此外，亦須注意，在圖I及圖2所示電路架構中，使用MOS電晶體來作說明之用。舉例而言，在其他實施例中，可將MOS電晶體替換為雙極性電晶體。綜合以上，上述實施例的預驅動器包括第一及第二阻抗，每一個分別耦接於非反相輸出端及反相輸出端當中的一個及一節點之間，其中此節點經由偏壓電路來穩定偏壓至一共模電壓電平。上述實施例的預驅動器還包括第一至第四電晶體，其用作為選擇性導通或切斷的電流路徑，提供固定的操作電流依序地流經非反相及反相輸出端，或依序地流經反相及非反相輸出端，藉此分別地提供不同狀態的差動輸出信號。相較於傳統的預驅動器常面臨設計上的兩難局面而無法滿足驅動傳輸器的所有要求，上述實施例的預驅動器可同時具有穩定輸出的共模電壓電平及擺幅，及良好操作速度及迴轉率等優點，故而在驅動傳輸器上具有較佳的性能表現。雖然本發明已以優選實施例公開如上，然其並非用以限定本發明。本領域技術人員在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾。因此，本發明的保護範圍當視所附權利要求書所界定者為準。
權利要求
1.一種預驅動器，用於驅動一傳輸器，包括第一電晶體，其電性連接於一第一差動輸出端及一第一節點之間，並具有一柵極電性連接至一第一差動輸入端；第二電晶體，其電性連接於一第二差動輸出端及該第一節點之間，並具有一柵極電性連接至一第二差動輸入端；第三電晶體，其電性連接於該第一差動輸出端及一第二節點之間，並具有一柵極電性連接至該第一差動輸入端；第四電晶體，其電性連接於該第二差動輸出端及該第二節點之間，並具有一柵極電性連接至該第二差動輸入端；一第一阻抗兀件，電性連接於該第一差動輸出端及一第三節點之間；以及一第二阻抗元件，電性連接於該第二差動輸出端及該第三節點之間，其中該第三節點被偏壓至一預設電壓。
2.如權利要求I所述的預驅動器，還包括一偏壓電路，電性連接至該第三節點，用以對該第三節點進行偏壓至該預設電壓。
3.如權利要求I所述的預驅動器，其中該第一阻抗元件的阻抗與該第二阻抗元件的阻抗實質上相等。
4.如權利要求I所述的預驅動器，其中該預設電壓實質上等於該第一差動輸出端的信號電平及該第二差動輸出端的信號電平之一共模電壓電平。
5.如權利要求2所述的預驅動器，還包括一主動負載，其具有一控制端，以及其中該偏壓電路還提供一輸出電壓至該主動負載的該控制端。
6.如權利要求2所述的預驅動器，其中該偏壓電路包括一操作電壓產生電路，用以產生一操作電壓；以及一運算放大器，其具有一輸入端以接收該操作電壓，以及具有另一輸入以電性連接至該第三節點。
7.如權利要求I所述的預驅動器，其中該第一及第二阻抗當中每一個是一被動負載。
8.如權利要求I所述的預驅動器，其中當該第一及二差動輸入端分別處於第一及第二電平時，該第一及第四電晶體導通而該第二及第三電晶體切斷，以及當該第一及二差動輸入端分別處於第二及第一電平時，該第一及第四電晶體切斷而該第二及第三電晶體導通。
9.一種傳輸電路,包括如權利要求I所述的預驅動器，用以響應於一差動輸入信號以產生一差動輸出信號；以及一傳輸器，電性連接至該預驅動器，用以響應於該差動輸出信號以產生一輸出驅動信號。
10.一種預驅動器，用於驅動一傳輸器，包括第一電流路徑，其電性連接於一第一差動輸出端及一第一節點之間，並響應於第一差動輸入信號而導通或切斷；第二電流路徑，其電性連接於一第二差動輸出端及該第一節點之間，並響應於第二差動輸入信號而導通或切斷；第三電流路徑，其電性連接於該第一差動輸出端及一第二節點之間，並響應於第一差動輸入信號而導通或切斷；第四電流路徑，其電性連接於該第二差動輸出端及該第二節點之間，並響應於第二差動輸入信號而導通或切斷；一第一阻抗元件，電性連接於該第一差動輸出端及一第三節點之間；一第二阻抗元件，電性連接於該第二差動輸出端及該第三節點之間，其中該第三節點被偏壓至一預設電壓。
11.如權利要求10所述的預驅動器，還包括一偏壓電路，電性連接至該第三節點，用以對該第三節點進行偏壓至該預設電壓。
12.如權利要求10所述的預驅動器，其中當該第一及二差動輸入端分別處於第一及第二電平時，該第一及第四電流路徑導通而該第二及第三電流路徑切斷，以及當該第一及二差動輸入端分別處於第二及第一電平時，該第一及第四電流路徑切斷而該第二及第三電晶體電流路徑導通。
13.如權利要求10所述的預驅動器，其中該第一阻抗元件的阻抗與該第二阻抗元件的阻抗實質上相等。
14.如權利要求10所述的預驅動器，其中該預設電壓實質上等於該第一差動輸出端的信號電平及該第二差動輸出端的信號電平之一共模電壓電平。
15.如權利要求11所述的預驅動器，還包括一主動負載，其具有一控制端，以及其中該偏壓電路還提供一輸出電壓至該主動負載的該控制端。
16.—種傳輸電路,包括如權利要求10所述的預驅動器,用以響應於一差動輸入信號而產生一差動輸出信號；以及一傳輸器，電性連接至該預驅動器，用以響應於該差動輸出信號以產生一輸出驅動信號。
全文摘要
一種預驅動器及應用其的傳輸器，包括第一至第四電晶體及第一、第二阻抗元件。第一電晶體耦接於第一輸出端及第一節點之間，且其柵極耦接至第一差動輸入端。第二電晶體耦接於第二差動輸出端及第一節點之間，且其柵極耦接至第二差動輸入端。第三電晶體耦接於第一差動輸出端及第二節點之間，且其柵極耦接至第一差動輸入端。第四電晶體耦接於第二差動輸出端及第二節點之間，且其柵極耦接至第二差動輸入端。第一及第二阻抗元件分別耦接於第一差動輸出端及第三節點之間，以及耦接於第二差動輸出端及第三節點之間，其中第三節點被偏壓至預設電壓。
文檔編號H03K19/08GK102931973SQ201110228948
公開日2013年2月13日 申請日期2011年8月10日 優先權日2011年8月10日
發明者許哲豪 申請人:聯詠科技股份有限公司