一種應用於dds的相位幅度轉換方法及系統的製作方法

2023-09-14 12:26:25 1

專利名稱：一種應用於dds的相位幅度轉換方法及系統的製作方法
技術領域：
本發明屬於信號處理領域，尤其涉及一種應用於DDS的相位幅度轉換方法及系統。

背景技術：
直接數字合成(Direct Digital Synthesizer，DDS)是一種從相位出發，直接採用數位技術產生波形的新型的頻率合成技術，它具有頻率解析度高、頻率切換快、頻率切換時相位連續等優點，因而廣泛地應用於雷達、通信、電子對抗等電子系統中。
傳統的DDS是以參考時鐘信號對相位進行可控間隔的採樣，然後通過查表實現相位到幅度間的映射，從而合成所需的頻率信號。其實現電路如圖1所示 頻率控制字K11，即相位累加時的相位增量，在採樣頻率fc的控制下，定期輸出至相位累加器12，相位累加器12在原來的相位上累加K後輸出至相位寄存器13，由相位寄存器13將N位的相位截斷為P位，再根據該P位相位值在波形存儲器14中通過查表直接獲得波形上對應點的幅度值並輸出。所述波形存儲器14預先存儲了各種相位值和波形上每一點的幅度值的對應關係。fo為輸出頻率，其與fc的關係為fo＝fc*K/2N。
在傳統的實現方式中，在查表前如果不對相位進行截斷，則所述波形存儲器14佔用的面積相當巨大，也不能滿足如今高速設計的要求。當然相位的截斷會導致輸出中存在雜散。根據理論推算和實際測試，最大雜散分量的衰減與用於查表的相位寬度之間的關係為6倍關係。圖1中查找表地址輸入為P位寬度，則最大的雜散分量衰減程度為-6PdB。
目前，為了能在相同的雜散抑制下壓縮存儲器面積，出現了許多壓縮方法，比如π/4相位壓縮，粗細rom表等方式，但都無法有效地解決DDS中相位幅度轉換部分佔用面積過大的問題。


發明內容
本發明的目的在於提供一種應用於DDS的相位幅度轉換方法及系統，旨在解決現有的DDS中用於實現相位幅度轉換的部分佔用面積過大的問題。
本發明的目的是這樣實現的 一種應用於DDS的相位幅度轉換方法，所述方法包括根據累加後的相位值θ，計算其在X-Y平面中單位圓上所對應點的坐標值(Xθ，Yθ)，該坐標值(Xθ，Yθ)即為該相位的幅度值，所述坐標值(Xθ，Yθ)通過下述公式獲得 其中，X0、Y0為所述單位圓上一固定點的坐標。
所述相位值θ通過用一組可控制的角度的加權累加來近似計算獲得，具體採用下述分解公式θk＝2-k，bk∈{0，1}，其中，N為所述累加後的二進位相位值的位數，bk為所述累加後的二進位相位值的第k位的數值，且b1對應相位值的最高位，bN對應相位值的最低位；所述(X0，Y0)為(1，0)。
所述相位值θ通過用一組可控制的角度的加權累加來近似計算獲得，具體採用下述分解公式θk＝2-k-1，φ0＝1/4+1/8+1/16+...+1/2N+1，bk∈{0，1}，其中，N為所述累加後的二進位相位值的位數，bk為所述累加後的二進位相位值的第k位的數值，且b1對應相位值的最高位，bN對應相位值的最低位；所述(X0，Y0)為(cosφ0，sinφ0)。
其特徵在於，所述(Xθ，Yθ)的計算採用流水線的方式實現，其中每一級流水線的計算公式為 Xk+1＝Xk-(rktanθk)Yk Yk+1＝Yk+(rktanθk)Xk 其中rk的取值為所述bk為0時，rk為-1，否則，rk等於bk。
對於5≤k≤N範圍內的每一級流水線的計算公式為 Xk+1＝Xk-(rkθk)Yk Yk+1＝Yk+(rkθk)Xk 而(X5，Y5)的值則通過下述步驟獲得 預先計算並存儲相位值的最高4位在各種取值組合下分別對應的(X5，Y5)的值；根據當前輸入的相位值的最高4位的取值組合通過查表獲得相應的(X5，Y5)的值。
所述方法還包括下述步驟 對所述累加後的二進位相位值進行壓縮； 將壓縮後的相位值乘以π； 根據所述累加後的二進位相位值的最高3位的取值組合確定累加後的相位所處的實際相位區間，根據該實際相位區間將對應於壓縮並乘π後的相位值的幅度值利用正/餘弦波形的對稱性計算出所述累加後的相位對應的實際幅度值； 所述對所述累加後的二進位相位值進行壓縮的步驟具體包括 當所述累加後的二進位相位值從最高位算起的第三位為0時，則只截取所述相位值除高三位以外的剩餘位進行後期的計算；當該第三位為1時，則將除高三位以外的剩餘位取反加1後再進行後期的計算，若加1後會發生數據溢出，則只對剩餘位取反，再繼續進行後期的計算。
本發明的另一目的在於提供一種應用於DDS的相位幅度轉換系統，所述系統包括 相位壓縮單元，用於對累加後的二進位相位值進行壓縮並輸出，使壓縮後的相位值映射到0～1/4的範圍內； 相位乘π單元，用於將所述相位壓縮單元輸出的相位值乘以π； 相位加權單元，用於在所述相位乘π單元輸出的相位值的控制下，計算所述相位乘π單元輸出的相位值在X-Y平面中單位圓上所對應點的坐標值並輸出；以及 結果處理單元，用於根據所述累加後的二進位相位值的最高3位的取值將所述相位加權單元輸出的坐標值通過正/餘弦的區間映射計算出累加後的相位對應的實際坐標值，並將該實際坐標值作為所述累加後的相位對應的幅度值輸出。
所述相位加權單元根據公式Xk+1＝Xk-(rktanθk)Yk，Yk+1＝Yk+(rktanθk)Xk，θk＝2-k-1，k＝1，...，w實現，其中w為所述相位乘π單元輸出的相位值的位寬，rk在所述累加後的二進位相位值從最高位算起的第k位為0時為-1，否則rk與所述累加後的二進位相位值從最高位算起的第k位的數值相同； 所述相位加權單元包括 存儲器，用於存儲預先計算的累加後的相位壓縮乘π後的相位值的最高4位在各種取值組合下分別對應的(X5，Y5)的值，及根據所述相位乘π單元當前輸出的相位值的最高4位輸出對應的(X5，Y5)的值；以及 加權累計模塊，包括(w-4)個蝶形結，所述相位乘π單元輸出的相位值的第5至w位的數據分別控制第1至(w-4)個蝶形結，所述蝶形結根據上一級蝶形結輸出的(Xk，Yk)(k＝6，...，w)或所述存儲器輸出的(X5，Y5)及根據公式Xk+1＝Xk-(rkθk)Yk，Yk+1＝Yk+(rkθk)Xk，k＝5，...，w計算(Xk+1，Yk+1)，並將(Xw+1，Yw+1)輸出至所述結果處理單元。
所述系統還包括 延遲平衡單元，用於接收所述累加後的二進位相位值的最高3位的數據，並在計時滿一定時間後，將該3位數據輸出至所述結果處理單元； 所述一定時間通過預先計算所述累加後的二進位相位值輸入至所述相位壓縮單元至所述相位加權單元輸出坐標值的整個過程所耗時間來設定。
本發明的另一目的在於提供一種包含如上所述的應用於DDS的相位幅度轉換系統的DDS集成電路。
本發明的突出優點是本發明通過直接計算累加後的相位在在X-Y平面中單位圓上所對應點的坐標值來作為其對應的幅度值，從而在相同雜散抑制的情況下能有效的實現面積和功耗的優化，很好的實現了面積、速度、功耗和輸出波形頻譜純度之間的一個折中。



圖1是現有的DDS中相位幅度轉換系統結構圖； 圖2是本發明實施例提供的應用於DDS的相位幅度轉換系統結構圖； 圖3是本發明實施例提供的實現流水線計算的每一級運算的蝶形結。

具體實施例方式 為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。
本發明實施例中，實現相位到幅度的轉換所基於的原理如下對於一個給定的相位θ，其相應的幅度值即等價於其在X-Y平面中單位圓上所對應點的坐標值(Xθ，Yθ)，而單位圓上的任何一個點都可以通過在一個固定的點(X0，Y0)上進行相應角度的逆時針旋轉而到達。
根據上述原理，可以得到如下等式 公式1 在本發明實施例中，上述θ的值可以通過用一組可控制的角度的加權累加來近似計算獲得，即將一次較大角度的旋轉分解成多次角度旋轉的組合，每次旋轉的角度由規定的公式產生，從而可得到等式 其中N為相位累加後輸出的二進位相位值的位數，-1代表順時針的角度旋轉，1代表逆時針的角度旋轉。用這樣的方式後，上述公式1即可演變為下述公式2 公式2 其中 若將相位累加器輸出的最高位作為整數位，其餘位作為小數位，則相位累加器的輸出值處於0和2之間，相位乘π後最終可以映射到0到2π這個範圍，出於對稱性考慮，可以只考慮0～π這個範圍。為了便於將相位映射到0～π範圍以內，上述每次旋轉的角度即可以用二進位位的加權來得到θk＝2-k。從而，每一個乘π後的相位值可以表示為 其中θk＝2-k，bk∈{0，1}公式3 其中bk與上述

相對應，其取值即對應於累加後輸出的二進位相位值的第k位的數值，且b1對應相位值的最高位，bN對應相位值的最低位。當bk為1時，代表逆時針旋轉θk的角度，當bk為0時，代表不進行旋轉。
上述公式3是以旋轉的初始相位為0為前提。為了在電路設計時能方便的進行邏輯復用和簡化控制邏輯，在本發明的另一個實施例中，令上述每次旋轉的角度為θk＝2-k-1。此時，當bk為1時，代表逆時針旋轉θk，當bk為0時，代表順時針旋轉θk。相應的，上述公式3演變為 其中θk＝2-k-1，φ0＝1/4+1/8+1/16+...+1/2N+1公式4 此時，φ0即為旋轉的初始相位，與其對應的所述旋轉的起始點坐標為(cosφ0，sinφ0)，在引入上述K後，該點坐標為(Kcosφ0，Ksinφ0)，其中 設w為累加後的相位乘π後的輸出數據寬度，則所述K和φ0的值分別為 φ0＝1/4+1/8+...+1/2(w+1) K＝cos(1/4)*cos(1/8)*...*cos(1/2(w+1)) 當輸出的相位值的位寬固定時，所述φ0和K即為常量。
上述公式3和公式4可以等效的原因在於當對應二進位位bk為1時，逆時鐘旋轉θk的操作可以分解為逆時針旋轉兩次θk/2，當對應二進位位bk為0時，不進行旋轉的操作可以分解為逆時針和順時針各旋轉一次θk/2，那麼無論二進位位為0或者為1，都將逆時針旋轉θk/2。
根據正/餘弦波形的對稱性，只需要計算0～π/4範圍內的正/餘弦值即可得到完整的一個周期波形。而當累加後的相位值的最高位和次高位全為0時，相位值小於1/2，當第三位也為0時，相位值小於1/4。因此，為了簡化設計，使相位映射到0～π/4的範圍內，在本發明實施例中，對累加後輸出的相位先進行壓縮再按照上述相應的公式計算幅度，相位壓縮的具體方法為當從最高位算起的第三位為0時，則直接截取相位除高三位以外的剩餘位；當該第三位為1時，則將除高三位以外的剩餘位取反加1，若加1後會發生數據溢出，則只對剩餘位取反。
為了滿足高速設計的要求，在本發明實施例中，上述計算幅度值的公式2採用流水線的方式實現，其中，每一級流水線的計算公式為 公式5 由於順時針角度旋轉時bk為0，而這將導致不同的輸入相位有不同的初始角度，為了便於工程實現，使用於控制某次旋轉方向的某位相位值為0時仍進行旋轉，本發明實施例引入一個新變量rk，設bk為0時，rk為-1，否則，rk等於bk，則每一級流水線的計算公式為 Xk+1＝Xk-(rktanθk)Yk公式6 Yk+1＝Yk+(rktanθk)Xk 由於當θk很小時，tanθk和θk在有限的數據精度下可認為等價，此時，上述公式6即等價為 Xk+1＝Xk-(rkθk)Yk公式7 Yk+1＝Yk+(rkθk)Xk 對於θk較大時tanθk和θk近似程度不夠的情況下，可以採用查表的方式獲取相位的高位對應的坐標值。在本發明實施例中，令k＝5為等價計算的分界，對於k≥5以後的每一級均採用上述公式7計算，而對於k＜5，則預先計算出相位最高4位在不同的取值組合下分別對應的(X5，Y5)的值，此後根據輸入的相位最高4位的具體取值組合通過查表的方式直接獲得對應的(X5，Y5)的值輸出。由於最高4位大於1100的數已經大於π/4，如1101、1110和1111便不會在查表輸入中出現，查找表的深度可以相應減少。例如，查找表地址輸入為4比特寬度，則查找表理論深度為16，而實際深度為13。
由於上述用於計算Xk、Yk的相位值僅限於0～π/4這個範圍，還需要利用正/餘弦波形的對稱性，並根據相位累加後輸出的最高三個比特位的數值來為每一個相位0選擇實際的幅度值(即cosπθ和sinπθ)輸出。其映射關係如下表所示 例如，當相位值的最高3位為010時，即表示當前計算得到的Xk、Yk所基於的相位值是通過將實際處於π/2～3π/4範圍的累加後的相位經壓縮後獲得的，從而，對應於該實際的累加後的相位的實際幅度值通過下述公式獲得 cos(π/2+πθ)＝-sin(πθ) sin(π/2+πθ)＝cos(πθ) 圖2示出了本發明實施例提供的應用於DDS的相位幅度轉換系統的結構，所述系統為DDS集成電路的數字內核，為了便於說明，僅示出了與本發明實施例相關的部分，這些部分可以是軟體、硬體或者軟硬體結合的單元。
相位壓縮單元21根據累加後的相位從最高位算起的第三位的數值對該相位值進行壓縮，使壓縮後的相位值映射到0～1/4的範圍內。相位乘π單元22將相位壓縮單元21輸出的相位值乘以π，將相位值最終映射到0～π/4這個範圍內。由於π/4≈2-1+2-2+2-5+2-8+2-12，本發明實施例中所述相位乘π單元22可以採用移位相加的方法來實現乘π。
在本發明實施例中，相位乘π單元22輸出的相位值的最高4位數據將作為查表的索引，在相位加權單元24中的存儲器241中直接通過查表得出對應的(X5，Y5)的值，並輸出至加權累計模塊242。
設相位乘π單元22輸出的相位值的位寬為w，則相位乘π單元22輸出的相位值的第5位數據至第w位數據作為控制信號輸入至加權累計模塊242，加權累計模塊242則按照上述公式7採用流水線的方式計算出(Xw+1，Yw+1)，並輸出至結果處理單元25。
作為另一路，上述累加後的相位的最高3位數據將直接傳輸至延遲平衡單元23，延遲平衡單元23在計數滿一定時間後，在所述加權累計模塊242將上述(Xw+1，Yw+1)輸出至結果處理單元25的同時，延遲平衡單元23將所述累加後的相位的最高3位數據輸出至結果處理單元25。在所述累加後的相位的位寬確定時，延遲平衡單元23用於延遲所計數的時間可通過預先計算並設定。
結果處理單元25則根據上述累加後的相位的最高3位數據將上述(Xw+1，Yw+1)通過正/餘弦的區間映射計算出實際的累加後的相位對應的實際幅度值(即cosπθ和sinπθ)輸出。
在本發明實施例中，所述加權累計模塊242可以由(w-4)個如圖3所示的蝶形結級聯構成，所述相位乘π單元22輸出的相位值的第5位數據至第w位數據則分別控制第1至(w-4)個蝶形結的運算，上一級蝶形結的輸出(Xk，Yk)(k＝6，....w)即作為下一級蝶形結的輸入，直至最後一級的蝶形結輸出(Xw+1，Yw+1)。
採用本發明實施例提供的應用於DDS的相位幅度轉換方法及系統在相同雜散抑制的情況下能有效的實現面積和功耗的優化，從而很好的實現了面積、速度、功耗和輸出波形頻譜純度之間的一個折中。以雜散抑制為108dB情況為例，若採用現有的ROM查表的方式，則要求查表輸入為18位寬度(6*18＝108)，採用π/4相位壓縮後，ROM深度為65536，在400MHz工作情況下，該深度的ROM是無法滿足時序要求的。現有的一種解決辦法就是採用四個工作在100MHz頻率的ROM來並行實現。在UMC 0.18um工藝條件下，這樣的一個ROM大小約為360um*396um，總面積即為4*360um*396um，另外一種解決方法就是將原來的一個大的ROM分割成多個小的ROM，而每個小的ROM仍工作在400MHz的頻率。然而這兩種解決方法對ROM佔用面積過的問題並無太大改善。若採用本發明實施例提供的技術方案實現，即使工作在500MHz.頻率，在幾乎同樣雜散抑制的情況下，面積僅有491um*479um，面積的節省是很明顯的。此外，由於採用的器件更少，使功耗也得到降低。
在需要提高雜散抑制時，如果採用現有的ROM查表的方式，相位截斷每減少一位，ROM的面積就將成倍增長，而若採用本發明實施例提供的技術方案，相位截斷每減少一位只會造成數據通路上增加兩個加法器及相應的寄存器，對於面積的影響幾乎可以忽略。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
權利要求
1、一種應用於DDS的相位幅度轉換方法，其特徵在於，所述方法包括根據累加後的相位值θ，計算其在X-Y平面中單位圓上所對應點的坐標值(Xθ，Yθ)，該坐標值(Xθ，Yθ)即為該相位的幅度值，所述坐標值(Xθ，Yθ)通過下述公式獲得
其中，X0、Y0為所述單位圓上一固定點的坐標。
2、如權利要求1所述的應用於DDS的相位幅度轉換方法，其特徵在於，所述相位值θ通過用一組可控制的角度的加權累加來近似計算獲得，具體採用下述分解公式θk＝2-k，bk∈{0，1}，其中，N為所述累加後的二進位相位值的位數，bk為所述累加後的二進位相位值的第k位的數值，且b1對應相位值的最高位，bN對應相位值的最低位；所述(x0，Y0)為(1，0)。
3、如權利要求1所述的應用於DDS的相位幅度轉換方法，其特徵在於，所述相位值θ通過用一組可控制的角度的加權累加來近似計算獲得，具體採用下述分解公式θk＝2-k-1，φ0＝1/4+1/8+1/16+…+1/2N+1，bk∈{0，1}，其中，N為所述累加後的二進位相位值的位數，bk為所述累加後的二進位相位值的第k位的數值，且b1對應相位值的最高位，bN對應相位值的最低位；所述(X0，Y0)為(cosφ0，sinφ0)。
4、如權利要求2或3所述的應用於DDS的相位幅度轉換方法，其特徵在於，所述(Xθ，Yθ)的計算採用流水線的方式實現，其中每一級流水線的計算公式為
Xk+1＝Xk-(rktanθk)Yk
Yk+1＝Yk+(rktanθk)Xk
其中rk的取值為所述bk為0時，rk為-1，否則，rk等於bk。
5、如權利要求4所述的應用於DDS的相位幅度轉換方法，其特徵在於，對於5≤k≤N範圍內的每一級流水線的計算公式為
Xk+1＝Xk-(rkθk)Yk
Yk+1＝Yk+(rkθk)Xk
而(X5，Y5)的值則通過下述步驟獲得
預先計算並存儲相位值的最高4位在各種取值組合下分別對應的(X5，Y5)的值；根據當前輸入的相位值的最高4位的取值組合通過查表獲得相應的(X5，Y5)的值。
6、如權利要求1所述的應用於DDS的相位幅度轉換方法，其特徵在於，所述方法還包括下述步驟
對所述累加後的二進位相位值進行壓縮；
將壓縮後的相位值乘以π；
根據所述累加後的二進位相位值的最高3位的取值組合確定累加後的相位所處的實際相位區間，根據該實際相位區間將對應於壓縮並乘π後的相位值的幅度值利用正/餘弦波形的對稱性計算出所述累加後的相位對應的實際幅度值；
所述對所述累加後的二進位相位值進行壓縮的步驟具體包括
當所述累加後的二進位相位值從最高位算起的第三位為0時，則只截取所述相位值除高三位以外的剩餘位進行後期的計算；當該第三位為1時，則將除高三位以外的剩餘位取反加1後再進行後期的計算，若加1後會發生數據溢出，則只對剩餘位取反，再繼續進行後期的計算。
7、一種應用於DDS的相位幅度轉換系統，其特徵在於，所述系統包括
相位壓縮單元，用於對累加後的二進位相位值進行壓縮並輸出，使壓縮後的相位值映射到0～1/4的範圍內；
相位乘π單元，用於將所述相位壓縮單元輸出的相位值乘以π；
相位加權單元，用於在所述相位乘π單元輸出的相位值的控制下，計算所述相位乘π單元輸出的相位值在X-Y平面中單位圓上所對應點的坐標值並輸出；以及
結果處理單元，用於根據所述累加後的二進位相位值的最高3位的取值將所述相位加權單元輸出的坐標值通過正/餘弦的區間映射計算出累加後的相位對應的實際坐標值，並將該實際坐標值作為所述累加後的相位對應的幅度值輸出。
8、如權利要求7所述的應用於DDS的相位幅度轉換系統，其特徵在於，所述相位加權單元根據公式Xk+1＝Xk-(rktanθk)Yk，Yk+1＝Yk+(rktanθk)Xk，θk＝2-k-1，k＝1，...，w實現，其中w為所述相位乘π單元輸出的相位值的位寬，rk在所述累加後的二進位相位值從最高位算起的第k位為0時為-1，否則rk與所述累加後的二進位相位值從最高位算起的第k位的數值相同；
所述相位加權單元包括
存儲器，用於存儲預先計算的累加後的相位壓縮乘π後的相位值的最高4位在各種取值組合下分別對應的(X5，T5)的值，及根據所述相位乘π單元當前輸出的相位值的最高4位輸出對應的(X5，Y5)的值；以及
加權累計模塊，包括(w-4)個蝶形結，所述相位乘π單元輸出的相位值的第5至w位的數據分別控制第1至(w-4)個蝶形結，所述蝶形結根據上一級蝶形結輸出的(Xk，Yk)(k＝6，...，w)或所述存儲器輸出的(X5，Y5)及根據公式Xk+1＝Xk-(rkθk)Yk，Yk+1＝Yk+(rkθk)Xk，k＝5，...，w計算(Xk+1，Yk+1)，並將(Xw+1，Yw+1)輸出至所述結果處理單元。
9、如權利要求7所述的應用於DDS的相位幅度轉換系統，其特徵在於，所述系統還包括
延遲平衡單元，用於接收所述累加後的二進位相位值的最高3位的數據，並在計時滿一定時間後，將該3位數據輸出至所述結果處理單元；
所述一定時間通過預先計算所述累加後的二進位相位值輸入至所述相位壓縮單元至所述相位加權單元輸出坐標值的整個過程所耗時間來設定。
10、一種包含如權利要求7所述的應用於DDS的相位幅度轉換系統的DDS集成電路。
全文摘要
本發明適用於信號處理領域，提供了一種應用於DDS的相位幅度轉換方法及系統，所述方法包括根據累加後的相位值θ，計算其在X-Y平面中單位圓上所對應點的坐標值(Xθ，Yθ)，該坐標值(Xθ，Yθ)即為該相位的幅度值。本發明通過直接計算累加後的相位在X-Y平面中單位圓上所對應點的坐標值來作為其對應的幅度值，從而在相同雜散抑制的情況下能有效的實現面積和功耗的優化，很好的實現了面積、速度、功耗和輸出波形頻譜純度之間的一個折中。
文檔編號G06F1/02GK101354597SQ20081004610
公開日2009年1月28日 申請日期2008年9月19日 優先權日2008年9月19日
發明者波 辜 申請人:成都國騰電子技術股份有限公司