估算時間交錯模數轉換器之間的取樣延遲誤差方法與裝置製造方法

2023-09-19 15:54:45 5

估算時間交錯模數轉換器之間的取樣延遲誤差方法與裝置製造方法
【專利摘要】本發明公開了一種估算時間交錯模數轉換器之間的取樣延遲誤差方法與裝置，該方法包含：接收第一、第二模擬數字轉換器基於同一模擬輸入信號所分別產生的第一數字輸出信號與第二數字輸出信號；依據延遲調整量與第一、第二模擬數字轉換器之間的預定取樣延遲來決定延遲量，並施加延遲量至該第二數字輸出信號以產生延遲數字輸出信號，其中延遲調整量用以估算取樣延遲誤差；計算第一數字輸出信號與延遲數字輸出信號的差量；以及依據差量來反饋調整延遲調整量。
【專利說明】估算時間交錯模數轉換器之間的取樣延遲誤差方法與裝置

【技術領域】
[0001] 本發明關於模擬數字轉換器技術，且特別關於用以估算時間交錯模擬數字轉換器 中取樣延遲誤差的方法與裝置，以用來校正模擬數字轉換器之間的取樣延遲。

【背景技術】
[0002] 當模擬數字轉換器（analog-to-digital converter, ADC)的取樣頻率增高達到 GHz時，模擬電路的實作會變更艱難，因此發展出時間交錯（time-interleaved)模擬數字 轉換器，其中同一輸入信號是由多個取樣頻率較低的子模擬數字轉換器（sub-ADC)來進行 處理，並使用時間交錯的方法將這些子模擬數字轉換器的數字輸出結果組合起來，便能產 生一個完整的高取樣頻率數字模擬轉換器所應輸出的結果。
[0003] 以二路（two-path)子模擬數字轉換器（其包含一第一模擬數字轉換器與一第二 模擬數字轉換器）為例，第一模擬數字轉換器的輸出為編號奇數（例如1、3、5…）的取樣 值，而第二模擬數字轉換器的輸出則為編號偶數（例如2、4、6…）的取樣值，最後這些取樣 值會組合為編號連續（例如1、2、3、4、5、6…）的取樣值。由於子模擬數字轉換器的取樣延 遲的誤差，雖然第一與第二模擬數字轉換器個別的取樣間隔（也即取樣周期）為Ts，但所組 合的輸出的取樣間隔卻不是固定的〇. 5*Ts，換言之，第一模擬數字轉換器與第二模擬數字 轉換器之間的取樣延遲（也即第一模擬數字轉換器的取樣時間與第二模擬數字轉換器的 取樣時間之間的延遲時間）理想上應為〇. 5*Ts，然而，實際上卻會存在取樣延遲誤差，因而 使得時間交錯模擬數字轉換器的實際數字輸出與高取樣頻率的數字模擬轉換器所應輸出 的結果有所出入。
[0004] 因此，需要一種估算取樣延遲誤差的方法，以便後續基於估算出的取樣延遲誤差 來校正時間交錯模擬數字轉換器中的子模擬數字轉換器的取樣時間，以對取樣延遲誤差進 行補償。


【發明內容】

[0005] 因此，本發明的目的之一在於提供一種用以估算時間交錯模擬數字轉換器中取樣 延遲誤差的方法與相關裝置，以解決上述問題。
[0006] 依據本發明的實施例，揭露了一種用以估算一時間交錯模擬數字轉換器中一第一 模擬數字轉換器與一第二模擬數字轉換器之間的一取樣延遲誤差的延遲誤差估算裝置。該 延遲誤差估算裝置包含延遲濾波器與反饋調整電路。該延遲濾波器耦接於第二模擬數字轉 換器，用以接收第二模擬數字轉換器基於模擬輸入信號所產生的第二數字輸出信號，依據 延遲調整量與第一、第二模擬數字轉換器之間的預定取樣延遲來決定延遲量，並施加該延 遲量至第二數字輸出信號以產生延遲數字輸出信號，其中該延遲調整量用以估算取樣延遲 誤差。該反饋調整電路耦接於第一模擬數字轉換器與延遲濾波器，用以接收第一模擬數字 轉換器基於模擬輸入信號所產生的第一數字輸出信號，計算第一數字輸出信號與延遲數字 輸出信號的差量，並依據該差量來反饋調整延遲調整量。
[0007] 依據本發明的實施例，另揭露了一種估算一時間交錯模擬數字轉換器中一第一模 擬數字轉換器與一第二模擬數字轉換器之間的一取樣延遲誤差的方法。該方法包含下述步 驟：接收第一、第二模擬數字轉換器基於同一模擬輸入信號所分別產生的第一數字輸出信 號與第二數字輸出信號；依據延遲調整量與第一、第二模擬數字轉換器之間的預定取樣延 遲來決定延遲量，並施加該延遲量至第二數字輸出信號以產生延遲數字輸出信號，其中延 遲調整量用以估算取樣延遲誤差；計算第一數字輸出信號與延遲數字輸出信號的差量；以 及依據差量來反饋調整延遲調整量。

【專利附圖】

【附圖說明】
[0008] 圖1為採用本發明時間取樣延遲誤差估算裝置的模擬數字轉換系統的實施例的 方塊圖。
[0009] 圖2為圖1所示的反饋調整電路的實施例的方塊圖。
[0010] 圖3為本發明估算估算取樣延遲誤差的方法的實施例的流程圖。
[0011] 其中，附圖標記說明如下：
[0012] 10:模擬數字轉換系統
[0013] 100 :取樣延遲誤差估算裝置
[0014] 102:反饋調整電路
[0015] 104:延遲濾波器
[0016] 111 :時間交錯模擬數字轉換器
[0017] 110 :第一模擬數字轉換器
[0018] 112 :第二模擬數字轉換器
[0019] 202 :第一快速傅立葉轉換單元
[0020] 204 :第二快速傅立葉轉換單元
[0021] 206:比較單元
[0022] 212 :複數減法器
[0023] 214 :平方加法器

【具體實施方式】
[0024] 在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領 域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書 及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的 差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的"包含"為一開放式 的用語，故應解釋成"包含但不限定於"。以外，"耦接" 一詞在此包含任何直接及間接的電 氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電 氣連接於該第二裝置，或通過其他裝置或連接手段間接地電氣連接至該第二裝置。
[0025] 本發明的主要概念在於施加一延遲調整量並採用一錯誤偵測反饋機制來不斷調 整該延遲調整量，以藉由該延遲調整量來估計出取樣延遲誤差。請參閱圖1，圖1是採用本 發明時間取樣延遲誤差估算裝置的模擬數字轉換系統的一實施例的方塊圖。模擬數字轉換 系統10包含第一模擬數字轉換器110、第二模擬數字轉換器112以及取樣延遲誤差估算裝 置100。第一模擬數字轉換器110與第二模擬數字轉換器112分別是同一時間交錯模擬數 字轉換器111的中的任兩個子模擬數字轉換器。若時間交錯模擬數字轉換器111採用兩路 的架構，則第一模擬數字轉換器110與第二模擬數字轉換器112即為時間交錯模擬數字轉 換器111所具有的全部子模擬數字轉換器。然而，此僅作為範例說明之用，而非作為本發明 的限制條件，實際上，本發明並未局限於該時間交錯模擬數字轉換器111僅具有兩路的子 模擬數字轉換器，任何採用本發明所揭示的取樣延遲誤差估算機制來估計時間交錯模擬數 字轉換器111中兩個子模擬數字轉換器之間的取樣延遲誤差均落入本發明的範疇。請注 意，為了簡潔起見，圖1僅顯示出跟本發明有關的元件，然而，模擬數字轉換系統10實際上 另可包含其他元件來實現模擬數字轉換功能及/或其他功能。
[0026] 如圖所示，取樣延遲誤差估算裝置100包含一反饋調整電路102以及一延遲濾波 器104,其中反饋調整電路102與第一模擬數字轉換器110與延遲濾波器104耦接，以及延 遲濾波器104另會耦接至第二模擬數字轉換器112。
[0027] 第一模擬數字轉換器110與第二模擬數字轉換器112會同時接收一模擬信號S_ IN (例如，一弦波），並以相同的取樣頻率Fs (但不同的取樣時序）來對模擬信號S_IN取 樣，其中第一模擬數字轉換器110與第二模擬數字轉換器112之間的預定取樣延遲TD為 0. 5*Ts，其中Ts為取樣間隔（也即取樣周期)，以及Ι/Fs等於Ts ;接下來，第一模擬數字轉 換器110與第二模擬數字轉換器112分別輸出第一數字輸出信號D1與第二數字輸出信號 D2,其中第一數字輸出信號D1會傳遞至反饋調整電路102,而第二數字輸出信號D2會被傳 至延遲濾波器114處理以輸出延遲數字輸出信號DL至反饋調整電路102。本實施例中，延 遲濾波器104會依據一延遲調整量d與預定取樣延遲TD來決定一延遲量（TD+d)，並施加 延遲量（TD+d)至第二數字輸出信號D2以產生延遲數字輸出信號DL。此外，反饋調整電路 102會計算第一數字輸出信號D1與延遲數字輸出信號DL的一差量Err，並依據差量Err來 反饋調整延遲調整量d。
[0028] 延遲調整量d用以估算取樣延遲誤差，此外，差量Err是用以指示出第一數字輸出 信號D1與延遲數字輸出信號DL之間的差異程度。假若第一模擬數字轉換器110與第二模 擬數字轉換器112之間沒有取樣延遲誤差（也即兩者之間的取樣延遲等於預定取樣延遲 0. 5*Ts),則額外帶入的延遲調整量d會反應在差量Err上，因此，經由反饋調整機制，延遲 調整量d會被不斷調整整並收斂至一數值（例如0)來代表第一模擬數字轉換器110與第 二模擬數字轉換器112之間沒有取樣延遲誤差；另一方面，假若第一模擬數字轉換器110與 第二模擬數字轉換器112之間具有取樣延遲誤差（也即兩者之間的取樣延遲不等於預定取 樣延遲0. 5*Ts)，因此，差量Err的數值會反應出額外帶入的延遲調整量d是否等於取樣延 遲誤差，因此，經由反饋調整機制，延遲調整量d會被不斷調整並收斂至另一數值來代表第 一模擬數字轉換器110與第二模擬數字轉換器112之間的取樣延遲誤差。
[0029] 請參閱圖2,圖2為圖1所示的反饋調整電路的一實施例的方塊圖。本實施 例中，反饋調整電路102包含（但不局限於）一第一快速傅立葉轉換（fastFourier transform, FFT)單元202、一第二快速傅立葉轉換單元204以及一比較單元206,其中比較 單元206耦接至第一快速傅立葉轉換單元202、第二快速傅立葉轉換單元204以及延遲濾波 器104,並包含有一複數減法器212與一平方加法器214。
[0030] 如從圖2所示的方塊圖可看出，第一數字輸出信號D1與延遲數字輸出信號DL會 分別被送至第一快速傅立葉轉換單元104與第二快速傅立葉轉換單元106進行快速傅立葉 轉換，其中快速傅立葉轉換的轉換頻率取決於第一、第二模擬數字轉換器11〇、112的取樣 頻率Fs。第一快速傅立葉轉換單元104會輸出第一轉換輸出FFT1，而第二快速傅立葉轉 換單元106則會輸出第二轉換輸出FFT2。第一轉換輸出FF1與第二轉換輸出FF2會同時 被送至比較單元108,以通過比較單元206來得到差量Err。本實施例中，比較單元108中 的複數減法器201會對第一轉換輸出FFT1與第二轉換輸出FFT2進行相減以得到相減結果 (也即複數減法輸出）dc，並將相減結果dc送至平方加法器202以計算相減結果dc的實 部與虛部的平方和來作為差量Err。例如，若相減結果dc的實部與虛部分別是Re與Im，則 Err=Re~2+InT2〇
[0031] 接著，平方加法器202所輸出的差量Err會被送至延遲濾波器114,而延遲濾波器 114會依據差量Err來決定是否要調整目前所使用的延遲調整量d。於一實作方式中，延遲 濾波器104會比較反饋調整電路102目前所產生的差量（Err=error_present)與先前所產 生的差量（Er r=err〇r_last)，並依據一比較結果來選擇性地增加或減少延遲調整量d。舉 例來說，若延遲濾波器104判斷延遲調整量d仍需要進行調整（例如差量Err尚未低到一 預定目標值），則延延遲濾波器104可根據以下的虛擬程序碼（pseudo code)來更新延遲調 整量d。
[0032] d=d+sign*step-size*En， sign=l; if (error-present. > error-last.) sign=-sign else sign=sign end
[0033] 其中，step_size為調整步階大小，而sign為正負符號。請注意，差量Error與調 整步階大小skp_si Ze均為正數，因此，延遲調整量d的調整（增加或減少）是由正負符號 sign來決定。當目前所產生的差量大於先前所產生的差量時，則延遲濾波器104會根據比 較結果來減少延遲調整量d(例如d=d_step_size*error_present)，而當目前所產生的差 量不大於先前所產生的差量時，則延遲濾波器104會根據比較結果來增加延遲調整量d (例 如 d=d+step_size氺error-present)〇
[0034] 由上可知，延遲濾波器104會不斷地依據差量Err來反饋調整延遲調整量d，直到 差量Err達到預定目標值（例如趨近或等於零的數值）為止。舉例來說，取樣延遲誤差估 算裝置100會經由延遲調整量d的反饋調整來降低差量Err，直到差量Err夠低為止，此時， 延遲調整量d的數值即代表第一模擬數字轉換器110與第二模擬數字轉換器112之間的取 樣延遲誤差。
[0035] 請注意，使用複數減法器212與平方加法器214來實作比較單元206僅作為範例 說明，而非本發明的限制，舉例來說，任何經由比較第一、第二轉換輸出FFT1、FFT2來獲得 用以指示出第一數字輸出信號D1與延遲數字輸出信號DL之間的差異程度的差量Err均屬 本發明的範疇。同樣地，圖2所示的反饋調整電路僅作為範例說明，而非本發明的限制，換 言之，任何基於第一數字輸出信號D1與延遲數字輸出信號DL之間的差異程度，來不斷反饋 調整延遲調整量d以估算出取樣延遲誤差的作法，均符合本發明的精神。
[0036] 請參閱圖3,圖3為本發明估算時間交錯模擬數字轉換器中第一、第二模擬數字轉 換器之間的取樣延遲誤差的方法的一實施例的流程圖。假若可大致上獲得相同結果，則步 驟不一定要遵照圖3所示的順序來執行。估算取樣延遲誤差的方法可簡單歸納如下：
[0037] 步驟300:開始；
[0038] 步驟302 :接收第一數字輸出信號D1與第二數字輸出信號D2 ;
[0039] 步驟304 :依據延遲調整量d與預定取樣延遲TD來決定延遲量（TD+d)，並施加延 遲量（TD+d)至第二數字輸出信號D2以產生延遲數字輸出信號DL ;
[0040] 步驟306 :分別對第一數字輸出信號D1與延遲數字輸出信號DL執行快速傅立葉 轉換以產生第一轉換輸出FFT1與第二轉換輸出FFT2 ;
[0041] 步驟308 :對第一轉換輸出FFT1與第二轉換輸出FFT2執行複數減法，以產生一相 減結果dc ;
[0042] 步驟310 :計算相減結果dc的實部Re與虛部Im的平方和（Re~+InT2)來作為差 量 Err ;
[0043] 步驟312 :判斷差量Err是否達到預定目標值？若是，執行步驟322,否則執行步驟 314 ；
[0044] 步驟314 :比較目前所產生的差量（Err=error_present)與先前所產生的差量 (Err=error_last)；
[0045] 步驟316 :判斷比較結果（error_present_error_last)是否大於0 ?若是，則執 行步驟318,否則執行步驟320。
[0046] 步驟318 :減少延遲調整量d，接著回到步驟302 ;
[0047] 步驟320 :增加延遲調整量d，接著回到步驟302 ;
[0048] 步驟322 :目前所得的延遲調整量d即為所要估算的取樣延遲誤差。
[0049] 步驟324:結束。
[0050] 由於熟習技藝者於閱讀以上針對圖1與圖2所示的電路的說明書段落之後應可輕 易了解圖3所示的各個步驟的操作，故進一步的說明便在此省略以求簡潔。
[0051] 以上所述僅為本發明的較佳實施例，並非用以限定本發明的申請專利範圍，因此 凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含於本案的申請專 利範圍內。
【權利要求】
1. 一種估算一時間交錯模擬數字轉換器中一第一模擬數字轉換器與一第二模擬數字 轉換器之間的一取樣延遲誤差的方法，包含 ： 接收第一、第二模擬數字轉換器基於同一模擬輸入信號所分別產生的一第一數字輸出 信號與一第二數字輸出信號； 依據一延遲調整量與該第一、第二模擬數字轉換器之間的一預定取樣延遲來決定一延 遲量，並施加該延遲量至該第二數字輸出信號以產生一延遲數字輸出信號，其中該延遲調 整量用以估算該取樣延遲誤差； 計算該第一數字輸出信號與該延遲數字輸出信號的一差量；以及 依據該差量來反饋調整該延遲調整量。
2. 如權利要求1所述的方法，其中計算該第一數字輸出信號與該延遲數字輸出信號的 該差量的步驟包含： 分別對該第一數字輸出信號與該延遲數字輸出信號執行一快速傅立葉轉換以產生一 第一轉換輸出與一第二轉換輸出；以及 比較該第一轉換輸出與該第二轉換輸出來得到該差量。
3. 如權利要求2所述的方法，其中比較該第一轉換輸出與該第二轉換輸出來得到該差 量的步驟包含： 對該第一轉換輸出與該第二轉換輸出執行一複數減法，以產生一相減結果；以及 計算該相減結果的實部與虛部的平方和來作為該差量。
4. 如權利要求2所述的方法，其中計算該第一數字輸出信號與該延遲數字輸出信號的 該差量的步驟還包含： 依據該第一、第二模擬數字轉換器的一取樣頻率來設定該快速傅立葉轉換的一轉換頻 率。
5. 如權利要求1所述的方法，其中依據該差量來反饋調整該延遲調整量的步驟包含： 不斷地依據該差量來反饋調整該延遲調整量，直到該差量等於一預定目標值為止。
6. 如權利要求5所述的方法，其中依據該差量來反饋調整該延遲調整量的步驟包含： 比較目前所產生的該差量與先前所產生的該差量，並依據一比較結果來選擇性地增加 或減少該延遲調整量。
7. -種用以估算一時間交錯模擬數字轉換器中一第一模擬數字轉換器與一第二模擬 數字轉換器之間的一取樣延遲誤差的取樣延遲誤差估算裝置，包含： 一延遲濾波器，耦接於該第二模擬數字轉換器，用以接收該第二模擬數字轉換器基於 一模擬輸入信號所產生的一第二數字輸出信號，依據一延遲調整量與該第一、第二模擬數 字轉換器之間的一預定取樣延遲來決定一延遲量，並施加該延遲量至該第二數字輸出信號 以產生一延遲數字輸出信號，其中該延遲調整量用以估算該取樣延遲誤差；以及 一反饋調整電路，耦接於該第一模擬數字轉換器與該延遲濾波器，用以接收該第一模 擬數字轉換器基於該模擬輸入信號所產生的一第一數字輸出信號，計算該第一數字輸出信 號與該延遲數字輸出信號的一差量，並輸出該差量至該延遲濾波器以反饋調整該延遲調整 量。
8. 如權利要求7所述的取樣延遲誤差估算裝置，其中該反饋調整電路包含有： 一第一快速傅立葉轉換單元，用以對該第一數字輸出信號執行一快速傅立葉轉換以產 生一第一轉換輸出； 一第二快速傅立葉轉換單元，用以對該延遲數字輸出信號執行一快速傅立葉轉換以產 生一第二轉換輸出；以及 一比較單元，用以比較該第一轉換輸出與該第二轉換輸出來得到該差量。
9. 如權利要求8所述的取樣延遲誤差估算裝置，其中該比較單元包含： 一複數減法器，用以對該第一轉換輸出與該第二轉換輸出執行一複數減法，以產生一 相減結果；以及 一平方加法器，用以計算該相減結果的實部與虛部的平方和來作為該差量。
10. 如權利要求8所述的取樣延遲誤差估算裝置，其中該快速傅立葉轉換的一轉換頻 率取決於該第一、第二模擬數字轉換器的一取樣頻率。
11. 如權利要求7所述的取樣延遲誤差估算裝置，其中該延遲濾波器會不斷地依據該 差量來調整該延遲調整量，直到該反饋調整電路所產生的該差量等於一預定目標值為止。
12. 如權利要求11所述的取樣延遲誤差估算裝置，其中該延遲濾波器會比較該反饋調 整電路目前所產生的該差量與先前所產生的該差量，並依據一比較結果來選擇性地增加或 減少該延遲調整量。
【文檔編號】H03M1/10GK104253612SQ201310255744
【公開日】2014年12月31日 申請日期:2013年6月25日 優先權日:2013年6月25日
【發明者】徐宏達 申請人:瑞昱半導體股份有限公司