感生熱梯度的製作方法
2023-09-19 19:59:25 1
感生熱梯度的製作方法
【專利摘要】確定第一管芯上的第一熱傳感器與第二熱傳感器之間的溫度差；將溫度差從第一管芯傳送到第二管芯上的電路。確定來自第二管芯上的熱傳感器的溫度。在第二管芯上利用溫度差和來自熱傳感器的溫度來更改第二管芯上的一個或多個電路的操作特性。
【專利說明】感生熱梯度
【技術領域】
[0001]本發明的實施例涉及半導體器件。本發明的實施例更具體地涉及用於容許半導體器件中的感生熱梯度的技術。
[0002]直量
[0003]半導體器件在操作時產生熱能量。由於熱能量可能不是均勻的，因此可能存在熱梯度。隨著系統變得越小且半導體器件被更緊密地包裝，這可能導致器件之間的機械耦合。這種緊機械耦合可能導致半導體器件彼此之間的非期望感生熱梯度。
[0004]這些非期望熱梯度可能導致操作誤差。例如，在動態隨機存取存儲器(DRAM)中，非期望熱梯度可能導致不適當的刷新頻率以及甚至數據丟失。
[0005]附圖簡沭
[0006]本發明的各實施例在各附圖中是以示例方式而非限定方式示出的，在附圖中相似的附圖標記指代相似的要素。
[0007]圖1是具有與處理器/邏輯管芯層疊的一個或多個存儲器管芯的封裝的一個實施例的框圖。
[0008]圖2是具有單個傳感器的第一管芯和具有多個傳感器的第二管芯的一個實施例的框圖。
[0009]圖3是用於使用溫度差信息來操作存儲器陣列的技術的一個實施例的流程圖。
[0010]圖4是電子系統的一個實施例的框圖。
【具體實施方式】
[0011 ] 在以下描述中，陳述了多個具體細節。然而，本發明的各個實施例在沒有這些具體細節的情況下也可實踐。在其他實例中，公知的電路、結構和技術未被詳細示出，以免混淆對本描述的理解。
[0012]當處理器(或晶片上系統，SoC)和DRAM管芯被層疊時，可能在DRAM與邏輯晶片之間有小的熱梯度。邏輯晶片典型地包含若干熱傳感器，這些熱傳感器被用來監視邏輯晶片的各個部分上的溫度並且通常被放置在預期有局部化熱點之處。邏輯晶片可跨與該邏輯晶片中的更多和更少活躍區相對應的管芯展現高熱梯度。
[0013]DRAM晶片可展現基於溫度的可變保留時間。低功率DRAM晶片可在稱為「溫度補償自刷新」的特徵中使用此屬性。這可降低自刷新期間的刷新頻率，由此降低較低溫度下的待機功耗。典型地，DRAM晶片具有單個熱傳感器，因為DRAM晶片通常具有相對均勻的功率分布。然而，當與具有非均勻功率分布的邏輯晶片緊密耦合時，DRAM熱傳感器可能並不位於DRAM晶片的最熱點的附近。這可能導致DRAM以不恰當的低速率進行刷新，這會導致數據丟失。
[0014]本文中描述的技術通過一種或多種策略來解決此問題。在一個實施例中，可針對層疊上的所有器件標準化熱傳感器的位置。位置可被指定為例如與不能用於DRAM中的存儲器陣列的區域中的標準化垂直互聯陣列的特定偏移量。在一個實施例中，SoC(或其他計算元件)可計算最熱點與標準位置之間的溫度差。在一個實施例中，模式寄存器可被SoC (或其他計算元件)用來與DRAM就標準位置與熱點之間的溫度差進行通信。DRAM可在隨後利用此差異來相應地設置刷新速率。
[0015]在替代實施例中，技術可適於在沒有標準熱傳感器位置的情況下起作用。在這些實施例中，SoC(或其他計算元件)可計算跨其管芯的最大溫度梯度並使用此信息來編程DRAM偏移量溫度。這可允許DRAM比絕對需要更頻繁地刷新其內容，這可導致增大的功耗，但是可防止數據丟失。
[0016]圖1是具有與處理器/邏輯管芯層疊的一個或多個存儲器管芯的封裝的一個實施例的框圖。在圖1的示例中，例示了包含存儲器陣列(例如，DRAM)的若干管芯；然而，可支持任何數目的存儲器管芯。
[0017]集成電路封裝120可以是本領域公知的任何類型的封裝，該封裝具有本領域公知的任何類型的接口(例如，球柵陣列等)。在封裝120內，邏輯管芯140可被電耦合至接口。一個或多個存儲器模塊150可被電耦合至邏輯管芯140。邏輯管芯140可以是例如處理器管芯、晶片上系統(SoC)管芯或可具有不均勻熱圖案的任何其他管芯。
[0018]一個或多個存儲器模塊150也可物理連接至邏輯管芯140，其可具有一個或多個管芯的熱結果。由於邏輯管芯140可具有不均勻熱梯度，所以邏輯管芯140與存儲器模塊150中的一個或多個之間的物理連接，存儲器模塊150中的一個或多個的熱梯度可能並非如所預期的。典型地，存儲器模塊(例如，DRAM)跨管芯具有相對一致的溫度，因為存儲器模塊上的電路利用是相對分布式的。
[0019]因此，熱傳感器在存儲器模塊管芯上的放置可能是相對不重要的。即，當存儲器模塊在沒有任何外部熱影響的情況下操作時，單個熱傳感器可能是足夠的，並且熱傳感器的位置可能相對靈活。
[0020]與存儲器模塊相比，邏輯管芯具有被一致且頻繁使用的電路，這導致這些區域中較高的操作溫度。因此，邏輯管芯通常具有位於較高預期溫度的位置處的熱傳感器，從而可監視這些熱點。當邏輯管芯與另一管芯(例如，存儲器管芯150)形成接觸時，邏輯管芯上的熱點可能造成存儲器管芯上相應的熱點。因而，來自存儲器管芯熱傳感器的熱信息可能是不準確的。
[0021]在一個實施例中，存儲器管芯150具有在已知位置處的熱傳感器。即，每個傳感器管芯可具有相同的熱傳感器位置。邏輯管芯140可在緊鄰或基本上毗鄰存儲器管芯150的熱傳感器的位置處具有相對應的熱傳感器。邏輯管芯140也可在例如對應於一個或多個熱點的其他位置處具有熱傳感器。
[0022]在一個實施例中，邏輯管芯可確定熱點處的熱傳感器與同存儲器模塊中的熱傳感器相對應的熱傳感器之間的溫度差。邏輯管芯上的熱傳感器之間的溫度差可被存儲器模塊用來確定對由存儲器模塊上的熱傳感器所指示的溫度的調節。可基於經調節的溫度而非所測量的溫度來更改存儲器模塊的行為。
[0023]圖2是具有單個傳感器的第一管芯和具有多個傳感器的第二管芯的一個實施例的框圖。圖2的示例例示了兩個管芯，這兩個管芯可被層疊以使得來自一個管芯的熱可傳遞至另一個管芯。圖2的示例例示了僅兩個管芯，但是所例示的概念可適用於任何數量的
層疊管芯。[0024]管芯220可包括任何類型的電路，例如，DRAM陣列，或者其他存儲器結構235。管芯220包括與管理邏輯230耦合的熱傳感器240。在一個實施例中，當管芯220包括DRAM時，管理邏輯230可用於從熱傳感器240讀取溫度信息並且可使用該溫度信息來更改存儲器陣列235的行為或操作。在一個實施例中，存儲器陣列235的刷新速率可通過管理邏輯230基於來自熱傳感器240的信息來調節。
[0025]管芯250可包括邏輯電路，例如，處理器核、圖形處理器、晶片上系統(SoC)或其他邏輯275。管芯250可具有多種類型的電路，例如，處理器核、高速緩存存儲器、收發器等。由於管芯250可具有帶不規則熱梯度的電路，因此管芯250可具有多個熱傳感器(例如，260，265)，這些傳感器中的一個將與熱傳感器240對準。
[0026]在一個實施例中，熱傳感器240可被放置在管芯220上為管芯250的設計者和/或製造商所知的預定位置。熱傳感器260被定位成使得當管芯220被層疊在管芯250上時，熱傳感器240和260將被對準或在空間上足夠靠近，這樣來自熱傳感器260的溫度信息可與來自熱傳感器240的溫度信息一起使用。
[0027]控制電路270與熱傳感器260和265耦合，以收集溫度信息。在一個實施例中，控制電路270確定熱傳感器265與熱傳感器260之間的溫度差。控制電路270可將此差異(或指示差異範圍的信息)傳送到管理邏輯230。在一個實施例中，管理邏輯230中的寄存器中的位被設置成指示溫度差(例如，O指示0-10度差異、I指示10+度差異)。在另一實施例中，多個位被用來提供更多粒度的範圍，或者可傳送實際溫度差。
[0028]管理邏輯230使用來自控制電路270的溫度差信息以及來自熱傳感器240的溫度信息來管理存儲器陣列235的操作。在一個實施例中，管理邏輯230控制存儲器陣列235的刷新速率。管理邏輯230可組合溫度差信息與來自熱傳感器240的溫度信息，以確定用於存儲器陣列235的管理的操作溫度值。例如，如果溫度差指示較高溫度，則管理邏輯230可增大存儲器陣列235的刷新速率。
[0029]圖3是用於使用溫度差信息來操作存儲器陣列的技術的一個實施例的流程圖。參照附圖3描述的操作可通過跨一個或多個管散布的控制和/或管理電路來執行。
[0030]附圖3的操作可適用於在物理上彼此接觸以使得可發生熱傳遞的多個管芯的配置。在一個實施例中，下管芯上的至少一個熱傳感器與上管芯上的至少一個傳感器對準。在一個實施例中，下管芯包含邏輯電路，例如，處理器核或晶片上系統。上管芯可包含存儲器結構，例如，DRAM。在替換性實施例中，邏輯電路在上管芯上，而存儲器模塊在下管芯上。
[0031]在邏輯管芯上收集來自兩個或更多個熱傳感器的溫度信息(310)。邏輯管芯可具有任何數目個熱傳感器，並且邏輯管芯上的一個或多個電路可通過利用從多個熱傳感器收集的溫度信息來管理邏輯管芯的操作。
[0032]針對管芯上的至少一對熱傳感器確定溫度差信息(320)。在一個實施例中，將用於確定溫度差的熱傳感器中的至少一個與存儲器模塊管芯上的相對應的熱傳感器對準。
[0033]在邏輯管芯與存儲器管芯之間傳送溫度差信息(330)。在一個實施例中，可通過指示溫度差範圍的一個或多個比特來傳達溫度差，或者可傳送指示實際溫度差的數。例如，在單比特實施例中，O可指示第一範圍中的溫度差(例如，0-5度、0-10度、0-12度)，而I可指示第二範圍中的溫度差(例如，> 5度、> 10度、> 12度)。
[0034]在兩比特實施例中，可支持四個範圍。例如，00可指示第一範圍(例如，0-5度、0-7度、0-10度)，01可指示第二範圍(例如，6-10度、8-15度、11-20度)，10可指示第三範圍(例如，11-15度、16-20度、21-25度)，而11可指示第四範圍(例如，> 15度、> 20度、〉25度)。可類似地支持具有不同比特數目的其他實施例。
[0035]針對存儲器模塊聚集溫度信息(340)。在一個實施例中，存儲器模塊僅具有一個熱傳感器，該熱傳感器與邏輯管芯的熱傳感器中的一個對準。在替代實施例中，存儲器模塊可具有多個熱傳感器。存儲器模塊可具有管理(或其他控制)電路，其利用溫度信息來管理存儲器模塊的操作。在一個實施例中，至少部分地基於存儲器模塊的操作溫度來確定存儲器陣列的刷新速率。
[0036]管理電路利用來自存儲器模塊熱傳感器的溫度信息以及溫度差信息來調節(若有必要的話)存儲器模塊的操作參數(350)。在一個實施例中，可基於通過溫度差信息調節的所測得的溫度來確定存儲器模塊的刷新速率。也可調節其他操作參數。
[0037]在替代實施例中，可通過利用溫度差信息來作出其他調節。例如，如果兩個邏輯管芯被層疊，且相應的熱傳感器不被對準，則可在管芯之間共享溫度差信息，這將允許相應的控制電路具有更準確的信息，操作參數將基於該更準確的信息。
[0038]圖4是電子系統的一個實施例的框圖。圖4中例不的電子系統旨在表不一系列電子系統(或者有線或者無線)，包括例如臺式計算機系統、膝上型計算機系統、蜂窩電話、包括蜂窩啟用PDA之類的個人數字助理(PDA)、機頂盒。替換性電子系統可包括更多、更少和/或不同組件。
[0039]圖4中例示的組件中的一個或多個可在如上所描述的物理接觸的管芯上。例如，處理器410中的一個或多個以及作為存儲器420的部分的一個或多個DRAM模塊可如以上所描述地來布置。其他組件可被類似地布置。
[0040]電子系統400包括用於傳達信息的總線405或其他通信設備，以及耦合至總線405的可處理信息的處理器410。雖然電子系統400被例示為具有單個處理器，但是電子系統400可包括多個處理器和/或協處理器。電子系統400還可包括耦合至總線405的隨機存取存儲器(RAM)或其它動態存儲設備420 (稱為主存儲器)，且可存儲可由處理器410執行的信息和指令。主存儲器420還可用於存儲處理器410執行指令期間的臨時變量或其它中間信息。
[0041]電子系統400還可包括耦合至總線405的只讀存儲器(ROM)和/或其它靜態存儲設備430，這些存儲器和/或存儲設備可存儲供處理器410使用的靜態信息和指令。數據存儲設備440可被耦合至總線405來存儲信息和指令。諸如磁碟或光碟之類的數據存儲設備440以及相應驅動可被耦合至電子系統400。
[0042]電子系統400也可經由總線405耦合至顯示設備450，諸如陰極射線管(CRT)或液晶顯示屏(IXD)，用於向用戶顯示信息。包括字母數字和其他鍵的字母數字輸入設備460可被耦合至總線405以向處理器410傳達信息和命令選擇。另一類型的用戶輸入設備是光標控制項470,諸如滑鼠、跟蹤球或光標方向鍵,用於向處理器410傳達方向信息和命令選擇，以及用於控制顯示器450上的光標移動。
[0043]電子系統400還可包括用於提供對諸如區域網之類的網絡的訪問的網絡接口480。網絡接口 480可包括例如具有天線485的無線網絡接口，天線485可表示一個或多個天線。網絡接口 480還可包括例如用於經由網絡纜線487與遠程設備通信的有線網絡接口，該網絡纜線可以是例如乙太網纜線、同軸電纜、光纖電纜、串行纜線或並行纜線。
[0044]在一個實施例中，網絡接口 480可通過遵循IEEE802.1lb和/或IEEE802.1 Ig標準提供對區域網的訪問，和/或無線網絡接口可通過遵循藍牙標準提供對個域網的訪問。也可支持其他無線網絡接口和/或協議。
[0045]IEEE802.1lb對應於 1999年9月 16 日批准的題為「Local and Metropolitan AreaNetworks,Partll:ffireless LAN Medium Access Control(MAC)and Physical Layer(PHY)Specifications:Higher-Speed Physical Layer Extension in the2.4GHz Band(區域網和城域網，第11部分:無線LAN媒體接入控制(MAC)和物理層(PHY)規範:2.4GHz頻帶中的高速物理層擴展)」的IEEE Std.802.1 lb-1999以及相關文獻。ffiEE802.1lg對應於2003年6月 27 日批准的題為「Local and Metropolitan Area Networks,PartlI:ffireless LANMedium Access Control(MAC)and Physical Layer(PHY)Specifications:Higher-SpeedPhysical Layer Extension in the2.4GHz Band(區域網和城域網，第 11 部分:無線 LAN媒體接入控制(MAC)和物理層(PHY)規範，修正:2.4GHz頻帶中的更高速率擴展)」的IEEEStd.802.llg-2003以及相關文獻。在由藍牙技術聯盟公司(Bluetooth Special InterestGroup, Inc.)在 2001 年 2 月 22 日公布的 「「Specification of the Bluetooth System:Core, Versionl.1(藍牙系統規範:內核，版本1.1) 」中描述了藍牙協議。也可支持藍牙標準的相關聯以及先前或後繼版本。
[0046]作為經由無線LAN標準的通信的補充或替代，網絡接口 480可提供無線通信，該無線通信使用例如時分多址(TDMA)協議、全球移動通信系統(GSM)、碼分多址(CDMA)協議和/或任何其他類型的無線通信協議。
[0047]在本說明書中，對「一個實施例」或「一實施例」的引用意味著結合該實施例描述的特定特徵、結構或特性被包括在本發明的至少一個實施例中。在本說明書各處中出現的短語「在一個實施例中」並不一定全部指代同一實施例。
[0048]儘管已經依據若干實施例描述了本發明，然而本領域的技術人員將意識到本發明不限於所述實施例，而是可利用所附權利要求的精神和範圍內的修改和改變來實施。如此，描述被視為說明性的，而不是限制性的。
【權利要求】
1.一種裝置，包括: 具有熱傳感器的第一管芯； 具有第一熱傳感器和第二熱傳感器的第二管芯，所述第二管芯在物理上緊鄰所述第一管芯，而所述第一管芯的所述熱傳感器與所述第二管芯的所述第一熱傳感器對準； 與所述第二管芯上的所述第一熱傳感器以及所述第二管芯上的所述第二熱傳感器耦合的控制邏輯，所述控制邏輯用於確定所述第二管芯上的所述第一熱傳感器與所述第二管芯上的所述第二熱傳感器之間的溫度差； 與所述控制邏輯和所述第一管芯上的所述熱傳感器耦合的管理邏輯，所述管理邏輯用於接收所述溫度差以及來自所述第一管芯上的所述熱傳感器的溫度測量，以及用於基於從所述第二管芯傳達的所述溫度差和來自所述第一管芯上的所述熱傳感器的所述溫度測量來管理所述第一管芯的操作特性。
2.如權利要求1所述的裝置，其特徵在於，所述第一管芯包括動態隨機存取存儲器(DRAM)陣列。
3.如權利要求2所述的裝置，其特徵在於，所述管理邏輯基於所述第二管芯上的所述溫度梯度以及來自所述第一管芯上的所述熱傳感器的所述溫度測量來更改所述DRAM陣列的刷新速率。
4.如權利要求2所述的裝置，其特徵在於，所述第二管芯包括處理器核。
5.如權利要求2所述的裝置，其特徵在於，所述第二管芯包括晶片上系統(SoC)。
6.一種系統, 包括: 與天線耦合的無線收發器電路； 具有熱傳感器的第一管芯； 具有第一熱傳感器和第二熱傳感器的第二管芯，所述第二管芯在物理上毗鄰所述第一管芯，而所述第一管芯的所述熱傳感器與所述第二管芯的所述第一熱傳感器對準，所述第二管芯還與所述無線收發器電路耦合； 與所述第二管芯上的所述第一熱傳感器以及所述第二管芯上的所述第二熱傳感器耦合的控制邏輯，所述控制邏輯用於確定所述第二管芯上的所述第一熱傳感器與所述第二管芯上的所述第二熱傳感器之間的溫度差； 與所述控制邏輯和所述第一管芯上的所述熱傳感器耦合的管理邏輯，所述管理邏輯用於接收來自所述第二管芯的所述溫度差以及來自所述第一管芯上的所述熱傳感器的溫度測量，以及用於基於所述第二管芯上的所述溫度差和來自所述第一管芯上的所述熱傳感器的所述溫度測量來管理所述第一管芯的操作特性。
7.如權利要求6所述的系統，其特徵在於，所述第一管芯包括動態隨機存取存儲器(DRAM)陣列。
8.如權利要求7所述的系統，其特徵在於，所述管理邏輯基於所述溫度差以及來自所述第一管芯上的所述熱傳感器的所述溫度測量來更改所述DRAM陣列的刷新速率。
9.如權利要求7所述的系統，其特徵在於，所述第二管芯包括處理器核。
10.如權利要求7所述的系統，其特徵在於，所述第二管芯包括晶片上系統(SoC)。
11.一種方法，包括: 確定第一管芯上的第一熱傳感器與第二熱傳感器之間的溫度差；將所述溫度差從所述第一管芯傳送到第二管芯上的電路； 確定來自所述第二管芯上的熱傳感器的溫度； 利用所述溫度差和來自所述第二管芯上的所述熱傳感器的所述溫度來更改所述第二管芯上的一個或多個電路的操作特性。
12.如權利要求11所述的方法，其特徵在於，所述第二管芯包括動態隨機存取存儲器(DRAM)陣列。
13.如權利要求12所述的方法，其特徵在於，所述電路基於來自所述第二管芯上的所述熱傳感器的所述溫度測量來更改所述DRAM陣列的刷新速率。
14.如權利要求12所述的方法，其特徵在於，所述第一管芯包括處理器核。
15.如權利要求12所 述的方法，其特徵在於，所述第二管芯包括晶片上系統(SoC)。
【文檔編號】H01L27/108GK103460382SQ201280016742
【公開日】2013年12月18日 申請日期:2012年2月8日 優先權日:2011年3月31日
【發明者】K·D·休梅克 申請人:英特爾公司